Single Instruction Multiple Data( SIMD)

SIMD Es la abreviatura de una instruccin

mltiples datos, es una tcnica empleada para conseguir paralelismo a nivel de datos.
Este sistema usa un arreglo de procesadores

donde cada procesador sigue el mismo conjunto de instrucciones, diferentes elementos de informacin son asignados a cada procesador. T picamente tiene miles de procesadores simples.
El SIMD utili!a memoria distribuida

"as computadoras SMID tiene una

solo unidad de control # mltiples unidades funcionales$ "a unidad de control se encarga de enviar la misma instruccin a todas las unidades funcionales. Donde cada unidad funcional trabaja sobre datos diferentes.

Ejemplo
En la figura 1 se muestra una sumatoria como una operacin escalar (a) y una operacin SIMD (b).

Figura 1: operacin escalar y operacin SIMD

 "os tipos de datos utili!ados en las operaciones de SIMD son

llamados tipo vector donde cada correspondiente escalar.

tipo de vector tiene

su

"os

repertorios SIMD consisten en instrucciones %ue aplican una misma operacin sobre un conjunto mas o menos grande de datos. datos con una solo instruccin, las operaciones SIMD son ampliamente utili!adas para gr'ficos (D, procesamiento de audio)video en aplicaciones multimedia # en redes neuronales.

&or su capacidad de procesar mltiples

* pesar de la ventaja de ser capa!

de procesar mltiples datos por instruccin, las operaciones SIMD solo se pueden aplicar a ciertos patrones de procesamiento predefinidos. Estas no se pueden utili!ar para procesar mltiples datos de diferentes maneras.

Ventajas
Funcionan muy bien con vectores de datos La eficiencia es optima cuando se manejan arre los

de datos de ciclos F!"

"educido tama#o de la memoria de pro rama ya

$ue solo se necesita una copia del cdi o $ue se esta ejecutando simult%neamente

Desventajas
Las instrucciones de salto y las condiciones no pueden ser

ejecutadas en paralelo por $ue solo e&iste una '(

El rendimiento decae considerablemente en las sentencias

case en un factor de )*p don + es el n,mero de case.

Durante los ciclos -.ile/ los datos en al unos procesadores

pueden encontrar la condicin de salida del ciclo antes de $ue ocurra en otros procesadores. En este caso/ los procesadores $ue .ayan completado el ciclo deben des.abilitarse .asta $ue el resto de procesadores cumplan con el ciclo de salida