El Transistor FET 1/ 11

1. Introduccin

El transistor de efecto de campo, FET por su siglas en ingls: Field Effect Transistor, es
un dispositivo semiconductor de tres terminales, conduccin unipolar y controlado por
voltaje a diferencia del BJT que es controlado por corriente. Se construyen
principalmente de Silicio o Germanio.

Estos dispositivos presentan una impedancia de entrada muy alta, sea cual sea la
configuracin del dispositivo, lo cual permite un mejor control del ruido.

Se utilizan en la amplificacin de seales, fuentes de poder reguladas y como
resistencias controladas por voltaje.

2. Construccin del FET

Electrnica Prof. Julima Anato
El transistor FET est formado por un bloque de material tipo n o tipo p junto con dos
contactos de un material de tipo opuesto al material del bloque, tal como muestra la
figura 1.


S D


G

Figura 1

Cada extremo del bloque corresponde a un terminal, identificados como:

S Surtidor o Fuente
D Drenador

La unin de los dos contactos corresponde al otro terminal identificado como:

G Compuerta (Gate)

El espacio entre los dos contactos se llama canal y da la clasificacin del FET en FET
canal N y FET canal P. La figura 2 ilustra la estructura de estos FET.


S D N
P
D
N
S P

P
N
G
G

FET Canal N FET Canal P

Figura 2

El Transistor FET 2/ 11
El smbolo circuital utilizado para estos dispositivos se muestra en la figura 3.

D D

G
S
FET Canal N
G

S

FET Canal P

Figura 3

3. Operacin del BJT

La operacin del transistor depende de la polarizacin de las uniones PN o NP del
dispositivo. Durante la operacin normal del FET no se hace fluir corriente a travs de
las uniones. En lugar de esto, la conduccin ocurre nicamente a travs del canal. Por
tanto las uniones PN o NP del dispositivo se polarizan inversamente.

Mientras no exista polarizacin en el dispositivo no hay conduccin en el mismo.

3.1. Polarizacin paraun FETCanal N

Nota: La polarizacin para un FET canal P es similar, simplemente se invierte la
polaridad de las fuentes de polarizacin y por supuesto el sentido de las corrientes.

Para polarizar inversamente las uniones PN, las regiones P deben estar a un potencial
menor que las regiones N. (Figura 4)

S D
G
I
D
P
P

N
V
GS
V
DS







Figura 4

V
DS
Fuente de polarizacin para el canal N. Drenador positivo con respecto a
Surtidor. Se establece una corriente de Drenador a Surtidor I
D
.

V
GS
Fuente de polarizacin para regiones P. Compuerta negativa con respecto a
Surtidor. No hay corriente a travs de las uniones, por tanto I
G
=0.

El hecho de que I
G
=0 indica que el FET presenta una alta impedancia de entrada as
como tambin la igualdad entre las corrientes de Drenador y Surtidor, I
D
=I
S
.

Electrnica Prof. Julima Anato
El Transistor FET 3/ 11
La polarizacin inversa provoca un aumento en la barrera de potencial, aumentando as
la resistencia del canal. La barrera de potencial es mas ancha hacia el Drenador, ya que
hacia este terminal se tiene la mayor polarizacin inversa.

El grosor de la barrera de potencial controla la corriente I
D
y este grosor depende de la
polarizacin dada por V
GS
y V
DS
, es decir, V
GS
y V
DS
controlan a I
D
. Es por esta razn
que se define al FET como un dispositivo controlado por voltaje, porque un voltaje de
entrada V
GS
controla la seal de salida I
D
.

4. Curvas Caractersticas del FET

Las curvas del FET que caracterizan al dispositivo son:

Curvas de Salida, i
D
vs. v
DS

Curva de Transferencia, i
D
vs. V
GS


No hay curva de entrada como en el caso del BJT, puesto que aqu la corriente de
entrada I
G
=0.

4.1. Curvas deSalida

Estas curvas son parecidas a las curvas de salida del BJT. En el FET se tendr una
curva de salida para cada valor de V
GS
. (Figura 5)

i
D(mA)

v
DS
(V)
v
DSO v
PO

P
D
v
GS = 0
I
DSS
v
GS = -1





v
GSO



Figura 5

En las curvas de salida se pueden observar las diferentes zonas o regiones de
operacin del FET.

Zona Resistiva o Lineal (Zona Ohmica)

Es la zona cercana al eje i
D
, delimitada en cuanto a voltaje por: 0<v
DS
<V
PO
.

Electrnica Prof. Julima Anato
El Transistor FET 4/ 11
V
PO
Valor de tensin v
DS
para el cual i
D
comienza a estabilizarse con V
GS
=0.

v
P
=V
PO
+v
GS

v
P
Tensin de umbral para cada curva de salida o para cada valor de v
GS
constante.

La variacin de i
D
en esta zona es lineal y el dispositivo se comporta como una
resistencia controlada por voltaje. A medida que v
DS
aumenta de cero hasta v
P
, la
corriente i
D
aumenta linealmente a pesar del aumento de la resistencia del canal, debido
a que el aumento de v
DS
contrarresta el aumento de la resistencia.

Zona Saturada o Zona de Corrientes Constantes

Cuando v
DS
aumenta por encima de v
P
, la corriente i
D
aumenta mas lentamente debido
al estrangulamiento del canal ocasionado por la unin de las dos barreras de potencial
correspondiente a cada unin PN o NP. Sin embargo, el aumento de v
DS
mantiene la
corriente i
D
en un valor constante.

La zona en la cual i
D
es constante se conoce como zona de saturacin y la zona til
para el uso del dispositivo como amplificador de seales.

La zona de saturacin est limitada en cuanto a voltaje por: v
P
<v
DS
<v
DSO
, donde v
DSO
es
el mximo voltaje entre Drenador y Surtidor indicado por el fabricante.

Zona de Ruptura

Es la zona para la cual i
D
aumenta drsticamente para pequeos aumentos de tensin
v
DS
por encima de v
DSO
, es decir, v
DS
>v
DSO
.

Zona de Corte

Es la zona para la cual i
D
=0 sea cual sea el valor de v
DS
y se debe a que v
GS
se hace
tan negativo que el canal se obstruye totalmente por la unin de las dos barreras de
potencial.

El valor de v
GS
para el cual i
D
=0 es suministrado por el fabricante del transistor como:
v
GSO
Mximo voltaje entre Compuerta y Surtidor.

La relacin v
GSO
=V
PO
indica que para i
D
=0 se debe tener v
GSO
= -V
PO
en magnitud.

Zona Limitada por Potencia Disipada

Al igual que en el BJT, sobre las curvas de salida del FET tambin se indica la limitacin
de la zona lineal del FET, a travs de curvas de potencia tipo hiprbola, dadas por la
relacin: P
D
=v
DS
*i
D
, hacia el lado superior derecho de las curvas.

Electrnica Prof. Julima Anato
El Transistor FET 5/ 11
4.2. CurvadeTransferencia 4.2. CurvadeTransferencia

La curva de transferencia (Figura 6) se obtiene a partir de las variaciones de I
D
con
respecto a V
GS
, en la zona de saturacin. Esta variacin de I
D
con respecto a V
GS
para
un V
DS
constante no es lineal y se expresa matemticamente como:
La curva de transferencia (Figura 6) se obtiene a partir de las variaciones de I

D
con
respecto a V
GS
, en la zona de saturacin. Esta variacin de I
D
con respecto a V
GS
para
un V
DS
constante no es lineal y se expresa matemticamente como:
ctte V
PO
GS
DSS D
DS
V
V
I I
=

=
2
1

Esta expresin se conoce como Ecuacin de Transferencia y permite obtener I
D
en la
zona de saturacin para cualquier valor de V
GS
, conociendo previamente I
DSS
y V
PO
los
cuales son generalmente dados por el fabricante.


i
D
(mA)

V
GS
(V)
-V
PO
I
DSS








Figura 6

5. Circuitos dePolarizacin

El circuito de polarizacin se utiliza para ubicar al FET dentro de la zona de saturacin
de la curva de salida. Para lograr esta ubicacin es necesario polarizar las uniones PN
inversamente y as tambin lograr I
G
=0, manteniendo elevada la impedancia de entrada
del FET.

Un circuito de polarizacin es un circuito de c.c. formado por: fuentes de c.c.,
resistencias y el transistor.

5.1. Tipos deCircuitos dePolarizacin

Entre los circuitos de polarizacin para el FET se tienen:

Circuito de Polarizacin Fija
Circuito de Polarizacin por Divisor de Voltaje
Circuito de Autopolarizacin

El anlisis de estos circuitos involucra dos pasos bsicos:

1. Identificacin de la entrada y la salida del circuito.
Electrnica Prof. Julima Anato
El Transistor FET 6/ 11
2. Obtencin de las ecuaciones tanto para la entrada como para la salida del circuito.

Al igual que para el BJT, existen tres configuraciones del FET para su uso como
amplificador, las cuales por analoga con el BJT se muestran en la tabla 1:

Tabla 1. Analoga en las configuraciones del FET y BJT

FET BJT
Surtidor Comn Emisor Comn
Drenador Comn Colector Comn
Compuerta Comn Base Comn

En base a un FET canal N en configuracin Surtidor Comn, se analizan aqu los
circuitos de polarizacin, aunque cada configuracin tiene su propio circuito de
polarizacin.

5.1.1. CircuitodePolarizacin Fija

El circuito bsico de polarizacin fija se muestra en la figura 7:

I
G
R
G
V
GG
G
D
S
+V
DD

R
D
(a)
I
G
I
I
D
V
GS
V
DS
R
D


I
D
V
DD
R
G

V
GG


(b)


Figura 7

Circuito de Entrada (Malla I):

0 = + +
GS G G GG
V I R V , 0 =
G
I 0 =
G G
I R

R
G
equivale a una resistencia en corto, as: 0 = +
GS GG
V V , de donde se obtiene la
ecuacin de entrada:
GG GS
V V =

El equivalente del circuito de entrada se muestra en la figura 8.

Debido a que V
GG
es una fuente de c.c. de valor fijo, V
GG
fija al voltaje V
GS
y es por esta
razn que a este circuito de polarizacin se le identifica como circuito de polarizacin
fija.
Electrnica Prof. Julima Anato
El Transistor FET 7/ 11

V
GG
V
GS
V
DS
R
D

V
DD
I
DSS
V
PO

I
D






Figura 8 Figura 8

Circuito de Salida (Malla II): Circuito de Salida (Malla II):

Recorriendo la malla II se obtiene: 0 = + +
DS D D DD
V I R V , de donde la ecuacin de
salida es:
D D DS DD
I R V V + =

El valor de I
D
en el punto de reposo (I
DQ
) se puede determinar grficamente a partir de
la curva de transferencia o a travs de la Ecuacin de Transferencia.

Grficamente:

Se grafica la ecuacin de entrada sobre la curva de transferencia y la interseccin
corresponde al valor de I
DQ
. La figura 9 ilustra este caso.

i
D
(mA)

V
GS
(V)
-V
PO
I
DSS
I
DQ
-V
GG
Ec. de
Entrada



Curva de
Transferencia





Figura 9

La curva de transferencia puede hacerse para diferentes valores de VGS sobre la
ecuacin de transferencia, es decir esta se puede graficar con apenas tres puntos:

1. Corte con el eje i
D
I
DSS
2. Corte con el eje V
GS
VPO
3. Si 2 /
PO GS
V V = 4 /
DSS D
I I =



Electrnica Prof. Julima Anato
El Transistor FET 8/ 11
Matemticamente:

Se sustituye el valor de sobre la ecuacin de transferencia y se obtiene
directamente el valor de I
GG GS
V V =
DQ
.

Otras relaciones tiles en el anlisis de estos circuitos de polarizacin son:

S D DS
V V V = y
S G GS
V V V =

Como V
S
=0 y asi: y
DS D
V V =
GS G
V V = .

5.1.2. CircuitodePolarizacin por Divisor deVoltaje

El circuito bsico para este tipo de polarizacin se observa en la figura 10.

+V
DD

R
D
R
S
R
2
R
1
V
DD
I
D
I
G
=0
V
GS
V
DS
R
D

R
S
R
2
R
1
V
DD
I
R1
I
R2
I
II
V
G







Figura 10

Como I
G
=0 entonces I
R1
=I
R2
, y del circuito final en la figura 10 se tiene:

2 1
2 1
R R
V
I I
DD
R R
+
= = y
2 1
1
R R
V R
V
DD
G
+
=

ID
I
G
V
GS
V
DS
R
D
Esto permite redibujar el esquema del circuito de la figura 10 y el resultado se muestra
en la figura 11.



R
S
V
G
V
DD II

I



Figura 11


Electrnica Prof. Julima Anato
El Transistor FET 9/ 11
Circuito de Entrada (Malla I):

0 = + +
S S GS G
I R V V como
D S
I I = , la ecuacin del circuito de entrada se escribe
como:
D S GS G
I R V V + =

Circuito de Salida (Malla II):

0 = + + +
S S DS D D DD
I R V I R V como
D S
I I = , la ecuacin del circuito de salida se escribe
como:
) (
S D D DS DD
R R I V V + + =

Para obtener el valor de I
DQ
, se grafica la ecuacin de entrada sobre la curva de
transferencia y la interseccin de la ecuacin de entrada con la curva corresponde al
par (V
GSQ
,I
DQ
). La figura 12 refiere este caso.

i
D
(mA)

V
GS
(V)
-V
PO
I
DSS
I
DQ
-V
GSQ
Ec. de
Entrada

Curva de
Transferencia


V
G
/R
S


V
G

Figura 12

El aumento de R
S
disminuye I
D
hacindola menos estable y hace que V
GS
sea mas
negativo.

5.1.3. CircuitodeAutopolarizacin

Este circuito elimina las fuentes para el circuito de entrada y el voltaje de control V
GS
es
determinado por la resistencia R
S
. La figura 13 muestra el circuito bsico.

I
G
R
G
R
S
G
D
+V
DD

S
R
D
(a)
I
G
I
I
D
V
GS
V
DS
R
D


I
D

V
DD

R
G R
S



(b)

Figura 13
Electrnica Prof. Julima Anato
El Transistor FET 10/ 11

Como I
G
=0, R
G
acta como cortocircuito con lo que el circuito de autopolarizacin se
muestra ahora como el esquema de la figura 14.

I
G
= 0
I
I
D
V
GS
V
DS
R
D


I
D

V
DD

R
S



Figura 14

Circuito de Entrada (Malla I):

0 = +
S S GS
I R V , como , la ecuacin del circuito de entrada o ecuacin de
autopolarizacin se escribe como:
D S
I I =

D S GS
I R V =

V
GS
es funcin de I
D
por lo cual V
GS
no es fijo.

Circuito de Salida (Malla II):

0 = + + +
S S DS D D DD
I R V I R V como
D S
I I = , la ecuacin del circuito de salida se
escribe como:
) (
S D D DS DD
R R I V V + + =

Para obtener I
DQ
se sustituye el valor de V
GS
dado por la ecuacin de entrada sobre la
ecuacin de transferencia y se soluciona el sistema para hallar el punto Q.

Grficamente, se hace la interseccin de la recta de autopolarizacin sobre la curva de
transferencia y la interseccin corresponde al par (V
GSQ
,I
DQ
). Ver figura 15.

Para graficar la recta de autopolarizacin
D S GS
I R V = se obtienen los cortes con los
ejes:

Si V
GS
=0 I
D
=0
Punto
1
(0,0)
Si I
D
=0 V
GS
=0
El segundo punto se obtiene para 2
DSS D
I I = sustituyndolo en la ecuacin de recta
de autopolarizacin V , con lo que el punto resultante es:
. (I
2 /
DSS S GS
I R =
) ( 2 / , 2 /
2 DSS DSS S
I I R Punto
DSS
es un valor suministrado en la hoja de datos del
FET).
Electrnica Prof. Julima Anato
El Transistor FET 11/ 11
V
GS
(V)
-V
PO
I
DQ
-V
GSQ
Ec. de
Entrada
Curva de
Transferencia
I
DSS
i
D
(mA)
I
DSS
/2
-R
S
I
DSS
/2











Figura 15

Con I
DQ
sobre la ecuacin de salida o ecuacin de recta de carga d.c. se obtiene el
valor de V
DSQ
.
Electrnica Prof. Julima Anato