10 de oct.

Sistemas Digitales Ciclo 02/2013

Ejercicios de tarea 1. Usando el Algebra de Boole simplifique la siguiente expresin matemtica.

2. Para el circuito de la figura 1: a. Encuentre la funcin matemtica de salida. b. Encuentre la tabla de verdad para la operacin del circuito. c. Simplifique la funcin matemtica de salida utilizando el algebra de Boole. d. Implemente un circuito utilizando nicamente los 3 tipos de compuertas lgicas bsicas para la funcin simplificada de salida.

Figura 1

3. Escribir la expresin de salida de la figura 2 y utilcela para determinar la tabla de verdad completa. Despus aplique las formas de onda de la figura 3 a las entradas del circuito y dibuje la forma de onda de salida resultante.

Figura 2

Vctor Figueroa

10 de oct.

Sistemas Digitales Ciclo 02/2013

Figura 3

4. Implementar las expresiones Booleanas que se muestran a continuacin: 5. Muestre como puede implementarse con una compuerta NOR de dos entradas y una compuerta NAND de dos entradas. 6. Utilizando el algebra de Boole, simplifique la siguiente funcin e implementar un circuito usando nicamente compuertas NAND de dos entradas, repita lo anterior utilizando ahora nicamente compuertas NOR de dos entradas.

7. Disee el circuito lgico que corresponde a la tabla de verdad que se muestra en la tabla 1.
Tabla 1

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

x 1 0 1 1 1 0 0 1

Vctor Figueroa

10 de oct.

Sistemas Digitales Ciclo 02/2013

8. Simplificar mediante mapas de Karnaugh las tablas de verdad de la tabla 2 y la tabla3.
Tabla 2

A 0 0 0 0 1 1 1 1

Entradas B 0 0 1 1 0 0 1 1

Salidas C 0 1 0 1 0 1 0 1
Tabla 3

X 0 1 0 0 0 1 0 1

Y 0 0 1 0 0 1 1 1

Entradas A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0

Salidas Y 1 0 1 0 0 1 1 1 0 0 0 0 1 1 0 1

Z 1 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0

Vctor Figueroa

10 de oct.

Sistemas Digitales Ciclo 02/2013

9. Disee un circuito lgico que tenga dos seales de entrada A1 y A0, y una entrada de control S de manera que funcione de acuerdo con los requerimientos descritos en la figura 4.

Figura 4

10. La figura 5 representa un detector de magnitud relativa que toma dos nmeros binarios de tres bits (x2x1x0 y y2y1y0) y determina si son iguales; en caso de no se as, que determine cul es mas grande. Hay tres salidas, que se definen de la siguiente manera: a. M = 1 solo si los dos nmeros de entrada son iguales. b. N = 1 solo si x2x1x0 es mayor que y2y1y0. c. P= 1 solo si y2y1y0 es mayor que x2x1x0. Disee los circuitos lgicos para este detector.

Figura 5

Vctor Figueroa