Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Capitulo 4
Capitulo 4
RAE
Introducci on
Sistemas Combinacionales
Sistemas Secuenciales
RAE
Introducci on
Al hablar de sistemas, nos referimos al enfoque sist emico con el que ser an tratadas las funciones de conmutaci on. Dentro de este enfoque sist emico, existen 2 grandes areas: los Sistemas Combinacionales y los Sistemas Secuenciales. Los sistemas combinacionales est an formados por un conjunto de compuertas interconectadas cuya salida, en un momento dado, esta u nicamente en funci on de la entrada, en ese mismo instante. Por esto se dice que los sistemas combinacionales no cuentan con memoria.
RAE
Introducci on
Los sistemas secuenciales en cambio, son capaces de tener salidas no s olo en funci on de las entradas actuales, sino que tambi en de entradas o salidas anteriores. Esto se debe a que los sistemas secuenciales tienen memoria y son capaces de almacenar informaci on a trav es de sus estados internos.
RAE
Sistemas Combinacionales
Un sistema secuencial puede ser visto como una caja negra, en cuyo interior hay compuertas l ogicas, que representan una ecuaci on de conmutaci on.
RAE
Condiciones superuas
Las condiciones superuas corresponden a aquellos casos en que las combinaciones de variables de entrada no pueden ocurrir. Por ejemplo, si se quiere construir un circuito combinacional para convertir n umeros que est an en BCD (de 4 bits), a siete salidas que representan los segmentos de un display.
RAE
Condiciones superuas
Nos enfocaremos en el segmento inferior derecho del display (segmento c), cuya Tabla de Verdad corresponde a: X3 0 0 0 0 0 0 0 0 X2 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 c 1 1 0 1 1 1 1 1 X3 1 1 1 1 1 1 1 1 X2 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 c 1 1 -
RAE
Condiciones superuas
Se puede observar que las entradas mayores a 9 no son posibles, debido a que el c odigo BCD solo llega hasta el 9. Por esto, las combinaciones de entrada posteriores a 1001 no son posibles y se consideran superuas. Luego si construimos el MK de esta funci on, podemos dejar las celdas superuas con un -.
RAE
Condiciones superuas
Las celdas superuas pueden ser consideradas como ceros o bien como unos, independientemente. De esta manera se agrupa seg un conveniencia, para obtener la menor cantidad de subcubos, y que estos sean del mayor tama no posible.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Condiciones superuas
RAE
Sistemas Combinacionales
Los sistemas combinacionales relativamente peque nos (menores a 100 compuertas), pueden ser construidos con compuertas convencionales. T picamente se utilizan u nicamente compuertas NAND o NOR.
RAE
Sistemas Combinacionales
Utilizando compuertas NAND Por ejemplo, para representar la ecuaci on: F (A, B , C , D ) = A D + B A C Algebraicamente se puede convertir: F (A, B , C , D ) = = AD +B AC (A D ) (B A C )
RAE
Sistemas Combinacionales
RAE
Sistemas Combinacionales
Utilizando compuertas NOR Representar la siguiente ecuaci on utilizando compuertas NOR: F (A, B , C , D ) = (A + D ) (B + A + C ) C Algebraicamente se puede convertir: F (A, B , C , D ) = = (A + D ) (B + A + C ) C (A + D ) + (B + A + C ) + C
RAE
Sistemas Combinacionales
Utilizando compuertas NOR
RAE
Sistemas Combinacionales
Hasta el momento solo hemos visto chips con compuertas l ogicas elementales, con las cuales es posible representar ecuaciones de conmutaci on. A medida que aumenta la cantidad de compuertas, nos vemos en la necesidad de construir dispositivos l ogicos altamente integrados (VLSI). Los dispositivos VLSI consideran una disminuci on en el tama no (f sico) nal de la soluci on, en el costo por densidad de compuertas y en la latencia del circuito combinacional (debido a que las interconexiones internas son m as r apidas) . Sin embargo es necesario construir un chip distinto, seg un sea la aplicaci on, por lo que los costos en dise no son bastante altos.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Los Arreglos L ogicos Programables (PLA) son dispositivos l ogicos altamente integrados, dise nados de manera gen erica. Estos dispositivos se pueden adaptar para ser utilizados en usos espec cos. Los PLA se basan en el hecho de que todas las expresiones l ogicas pueden ser representadas como una suma de productos (SOP).
RAE
Internamente los PLA tienen una estructura regular de compuertas NOT, AND y OR, que se describe de la siguiente forma:
Cada entrada pasa por una compuerta NOT, con lo que se obtiene su complemento. Luego Cada entrada y su complemento est an conectados a cada compuerta AND. Finalmente cada compuerta AND esta conectada a cada compuerta OR. Las salidas de las compuertas OR corresponden a las salidas del PLA.
RAE
RAE
Sistemas Secuenciales
Hasta ahora solo hemos visto los circuitos combinacionales, cuyas salidas dependen exclusivamente de las entradas. Sin embargo, en los sistemas digitales, es indispensable el poder contar con memoria o bien, con estados internos. De esta manera se puede actuar en base a la historia. En general, un circuito secuencial est a compuesto por circuitos combinacionales y elementos de memoria. Se dice que en un circuito secuencial la salida actual depende de la entrada actual y del estado actual del circuito.
RAE
Sistemas Secuenciales
RAE
Sistemas Secuenciales
La parte combinacional del circuito acepta entradas externas y desde los elementos de memoria. Algunas de las salidas del circuito combinacional se utilizan para determinar los valores que se almacenaran en los elementos de memoria. Las salidas del sistema secuencial pueden corresponder tanto a salidas del circuito combinacional, como de los elementos de memoria.
RAE
Flip-Flop
Estos elementos de memoria son representados mediante unos dispositivos llamados Flip-Flop. Los FLIP-FLOP (FF) est an constituidos por una combinaci on de compuertas digitales. Estas compuertas est an conectadas de tal manera que es posible almacenar informaci on. Estas compuertas est an realimentadas y deben lograr cierta estabilidad para poder almacenar informaci on.
RAE
Flip-Flop S-R
Este dispositivo es llamado Flip-Flop S-R.
Flip-Flop S-R
En el siguiente diagrama se muestra el comportamiento del Flip-Flop S-R, en base a las se nales de entrada.
RAE
Flip-Flop S-R
RAE
Sincronizaci on
Existen sistemas digitales que operan de forma as ncrona o bien s ncrona. En los sistemas as ncronos, los circuitos l ogicos pueden cambiar de estado en cualquier momento en que var en una o m as entradas. Los sistemas as ncronos son dif cil de dise nar, y la tarea de detectar fallas, es m as dif cil a un. Por otra parte, en los sistemas s ncronos los tiempos de las salidas son discretos y est an dados por una se nal de entrada denominada reloj (CLK). El CLK corresponde a una se nal cuadrada, que se distribuye en gran parte del sistema, permitiendo sincronizar las transiciones de este.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Flip-Flop Sincronizado
Para sincronizar un Flip-Flop, se puede incluir la se nal CLK como se muestra en la gura:
De esta manera el Flip-Flop toma en cuenta las se nales de entrada S y R u nicamente cuando la se nal CLK se encuentre en 1. De otro modo el sistema permanece inalterable.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Flip-Flop Sincronizado
Sin embargo, en este caso la sincronizaci on depende del ancho del pulso de la se nal CLK. Es decir, durante todo el tiempo en que la se nal CLK se encuentre en 1 (alto) las entradas podr an variar, resultando un sistema as ncrono. Y en cambio si el pulso es muy angosto, podr a llegar a no ser detectado. Por estas razones se introduce el t ermino canto, que corresponde a las transiciones del pulso CLK.
RAE
Flip-Flop Sincronizado
El instante en que la se nal CLK cambia de 0 a 1, se denomina canto de subida, y cuando cambia de 1 a 0 se llama canto de bajada. El sincronismo del sistema puede estar dado por una de estas dos transiciones.
RAE
Flip-Flop Sincronizado
Para lograr sincronizar un Flip-Flop mediante cantos, se utiliza un esquema Maestro-Esclavo, en el que se propagan las entradas con la se nal CLK.
Flip-Flop
Existen distintos tipos de Flip-Flop, sin embargo todos cuentan con una entrada CLK para su sincronizaci on, adem as de una salida (Q ) y su complemento (Q ). Los Flip-Flop var an en el n umero de entradas, y en las transiciones que estas provocan. T picamente un Flip-Flop se representan mediante la siguiente gura:
Flip-Flop S-R
Para el Flip-Flop S-R se tienen las siguientes tablas que lo caracterizan: Tabla S 0 0 1 1 caracter stica R Q n+1 0 Qn 1 0 0 1 ??? 1 Tabla de excitaci on Q n Q n+1 S R 0 0 0 0 1 1 0 1 0 0 1 - 0 1 1
RAE
Flip-Flop D
El Flip-Flop D solo cuenta con 1 entrada y esta caracterizado por: Tabla de excitaci on Q n Q n+1 D 0 0 0 0 1 1 1 0 0 1 1 1
RAE
Flip-Flop J-K
El Flip-Flop J-K es muy similar al Flip-Flop S-R, con la diferencia que este si es consistente cuando ambas entradas son 1. Tabla J 0 0 1 1 caracter stica K Q n+1 Qn 0 1 0 0 1 1 Qn Tabla de excitaci on Q n Q n+1 J K 0 0 0 0 1 1 1 0 - 1 - 0 1 1
RAE
Flip-Flop T
El Flip-Flop T, al igual que el Flip-Flop D, solo cuenta con 1 entrada. Tabla de excitaci on Q n Q n+1 T 0 0 0 0 1 1 1 0 1 0 1 1
RAE
Sistemas Secuenciales
Como se dijo anteriormente, estos dispositivos son capaces de almacenar informaci on, mediante estados. Se puede decir que en un sistema secuencial las salidas est an en funci on de las entradas y de un vector de estados. Los estados est an dados por la informaci on que almacenan los Flip-Flop, por lo que si alguno de ellos cambia, se puede decir que ha cambiado el estado del sistema secuencial. Como los Flip-Flop se encuentran sincronizados, los cambios de estado solo pueden ocurrir en los cantos de bajada de la se nal CLK.
RAE
Diagramas de Estado
Es posible modelar el comportamiento de los estados de un sistema secuencial, mediante un diagrama de estados. En este diagrama, los nodos representan los estados del sistema, es decir, cada nodo representa una combinaci on de valores espec cos para cada Flip-Flop. Los arcos por su parte representan las transiciones entre los estados, que est an dadas por eventos que se explican en sus r otulos y son efectuadas s ncronamente.
RAE
Diagramas de Estado
RAE
Sistemas Secuenciales
Ejemplo de Sistema Secuencial Para comprender mejor el uso de Flip-Flop en los sistemas secuenciales, se desarrollar a el siguiente ejemplo:
RAE
Sistemas Secuenciales
Primer Paso: Ecuaciones L ogicas Luego se expresan las ecuaciones de las entradas para cada uno de los Flip-Flop. JA = 1 KA = C B JB = C KB = A JC = 1 KC = A + B
RAE
Sistemas Secuenciales
Segundo Paso: Pr oximos Estados Utilizando la tabla caracter stica (en este caso la del los Flip-Flop J-K ), se construyen los MK para los siguientes estados. Tabla caracter stica J 0 0 1 1 K 0 1 0 1 Q n+1 Qn 0 1 Qn
RAE
Sistemas Secuenciales
Tercer Paso: Diagrama de Estados Finalmente se dibuja el diagrama de estados, siguiendo las transiciones de los Flip-Flop.
RAE
Sistemas Secuenciales
Otro ejemplo de sistema secuencial Se desea dise nar un contador de 2 bits, que alterne desde 0 a 3. El Primer Paso consiste en considera el siguiente diagrama de estados donde X y Y son las salidas esperadas:
Qn q1 q2 q3 q1
RAE
Q n+1 q2 q3 q4 q2
X 0 0 1 1
Y 0 1 0 1
Sistemas Secuenciales
Segundo Paso: Asignaci on Secundaria Se deben asignar strings binarios (distintos) a cada estado. El n umero m nimo de bits necesarios para representar N estados es log2 N , por lo que para 4 estados se requieren 2 bits. Como los Flip-Flop son los encargados de almacenar los bits, para este caso se requieren 2 Flip-Flop. Luego la tabla Q n Q n+1 00 01 01 10 10 11 11 00 resultante es: X Y 0 0 0 1 1 0 1 1
RAE Sistemas Combinacionales y Sistemas Secuenciales
Sistemas Secuenciales
Tercer Paso: Elecci on de Flip-Flop y Construcci on de MK Se debe elegir que tipo de Flip-Flop se utilizaran para construir este circuito secuencial. Si se utilizan Flip-Flop tipo D, los MK quedan de la siguiente manera:
Sistemas Secuenciales
Cuarto Paso: Construcci on del circuito Una vez que ya se obtuvieron las ecuaciones, mediante los MK, se puede construir el circuito secuencial.
RAE
Fin...
Fin...
RAE