Documentos de Académico
Documentos de Profesional
Documentos de Cultura
01 Modelos DC Dispositivos
01 Modelos DC Dispositivos
alu m a d n
de
so
Pa ra u
iv
tt p
:/
w w
e rs
id
.u
c m
lu .e te s n se
os
de
la
M a
d ri
Tema 1
ndice
1. El diodo
1.1. 1.2. 1.3. 1.4. Modelo de Shockley . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modelo de la tensin de codo Combinaciones de diodos
3
3 3 4 5 6 7 8 8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ejemplo de resolucin de circuitos con diodos . . . . . . . . . . . . . . . . . . . . . 1.4.1. 1.4.2. 1.4.3. 1.4.4. Caso 1: Ambos diodos en corte . . . . . . . . . . . . . . . . . . . . . . . .
2.1. 2.2.
Modelo SPICE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
M a
d ri
9
9 10 10 10 11 12 12 13 14 15 15 16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Zona de saturacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
os
alu m a d n
2.4.1.
de
so
Pa ra u
3.2.
e rs
3.1.
w w
id
3. El transistor MOSFET
.u
c m
lu .e te s n se
2.2.2.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
de
la
. . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.1.
Zona de corte
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17
. . . . . . . . . . . . . . . . . . . . . . 17 18 19 20 20
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
iv
3.2.3.
tt p
3.2.2.
:/
3.2.1.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4. El transistor JFET
20
Electrnica Analgica
Tema 1
La descripcin del comportamiento de los dispositivos electrnicos bsicos en DC es un asunto an en desarrollo. Ciertamente, el comportamiento de los diodos, transistores bipolares y JFET ya ha llegado a un cierto lmite de complejidad en el que no se producen avances signicativos. En cambio, los dispositivos CMOS necesitan nuevos modelos DC a medida que se produce la miniaturizacin de los transistores debido a la aparicin de nuevos fenmenos en estos dispositivos. Los modelos ms exactos han sido utilizados para el desarrollo de modelos SPICE de los dispositivos. Por ello, se remite al estudiante a consultar el material ofrecido en el bloque de documentos de SPICE disponible en el Espacio Virtual de la asignatura. En este documento, se mostrar como deben tratarse los dispositivos para realizar un anlisis manual del circuito, rpido aunque bastante
bsicos.
1.
El diodo
Se entiende por diodo cualquier unin PN, sea de silicio, de germanio, o de arseniuro de galio,
de
la
grosso modo
alu m a d n
c m
Donde
IS
ID = IS exp
lu .e te s n se
VD N VT
os
M a
d ri
d
VT
inexacto, que pueda ser empleado para determinar el punto de operacin de los circuitos electrnicos
(1)
el coeciente de idealidad, y
el potencial
de
VD
se dene como la
so
.u
Pa ra u
En general, todos los diodos pueden describrirse por esta ecuacin si bien hay que recordar que
iv
e rs
de
VD .
:/
no es ms que una idealizacin en la que se han obviado muchos efectos. Cada tipo de diodo se
w w
id
ID
IS
N.
N 1
IS
tt p
N 2
en un rango intermedio.
Electrnica Analgica
IS
Tema 1
comporta como una fuente de tensin de valor constante, llamado tensin de codo y simbolizada como
V .
En el caso de los diodos de silicio, esta tensin es 0.6-0.7 V, en los diodos Schottky y
de Germanio, de 0.3 V y, en los diodos de AsGa, del orden de 1.6 V. Si el diodo no conduce, es necesario que
VD < V .
diodo aunque la experiencia acumulada da la oportunidad de intuirlo. Segn la hiptesis de partida, habr que proceder del modo siguiente: 1.
ID > 0,
el circuito, podremos concluir que hemos acertado siempre y cuando la cada de tensin en el diodo sea
VD < V .
Lgicamente, en este modelo es inconcebible que la cada de tensin en un diodo que conduce
aparezcan estas incongruencias matemticas no tiene signicado fsico sino que est asociado a fallos en el procedimiento, bien de comprensin del dispositivo, bien en la realizacin de clculos.
invierte el sentido tanto de la tensin del diodo como de la corriente que lo atraviesa. Habra que
de
so
En caso de que haya varios diodos, es necesario proceder con todas las combinaciones de los
Pa ra u
estados posibles. As, si hay dos diodos, podran darse hasta posibles combinaciones:
iv
:/
w w
e rs
id
tt p
.u
c m
reemplazar
por
alu m a d n
VZ
En caso de que el diodo est en ruptura Zener, el estudio sera similar con la salvedad de que se
os
de
la
es posible. Sin embargo, recordemos que estamos trabajando con un modelo simplicado. El que
lu .e te s n se
sea menor de
V .
2N
M a
2.
Diodo OFF o en corte: En este caso, reemplazaremos el diodo por un abierto. Tras resolver
junto con
cumplan las condiciones expresadas con anterioridad y vericando que la situacin de TODOS los diodos es compatible con el conjunto de suposiciones iniciales. Como se ha dicho antes, la propia experiencia del diseador ayuda a no explorar todos los casos posibles. Pongamos algunos ejemplos:
Electrnica Analgica
d ri
esto no fuera as, debemos volver a empezar suponiendo que el diodo est en el otro estado.
Tema 1
conduciendo. Lo mismo ocurre si es la zona N conectada a la tensin ms negativa. Si la zona P de un diodo est conectada a la alimentacin negativa, o la zona N a la positiva, es muy probable que el diodo no conduzca salvo que se encuentre en ruptura Zener. Si dos diodos se encuentran en serie pero enfrentados entre s (zona P de uno con zona P del otro, o viceversa), es probable que ambos diodos estn en zona OFF salvo que aparezca la
pondr ON.
os
N del otro, los dos diodos o conducen simultneamente, o estn en corte. Concretamente, se
alu m a d n
c m
Si los dos diodos se encuentran en serie propiamente dicha, es decir, zona P de uno con zona
de
Zener de manera simultnea. En todo caso, uno conducir por mecanismo Zener y el otro se
la
ruptura Zener. Por otra parte, en esta conguracin no es posible que los dos sufran ruptura
lu .e te s n se
M a
de
so
id
Pa ra u
Cuando los diodos estn en paralelo, debemos recordar la premisa de que solo conduce el de
iv
nmero de diodos. En esos casos, habra que dividir el circuito en subbloques o recurrir a simuladores.
tt p
Sin embargo, debe recordarse que, en la prctica, no es habitual encontrarse circuitos con gran
:/
w w
VZ
e rs
.u
la ruptura Zener solo puede aparecer si ocurre de manera simultnea en ambos diodos por lo
VZ 1 + VZ 2
VO
d ri
2 V .
Si la zona P de un diodo est conectada a la alimentacin positiva, es muy probable que est
el circuito por medido de corrientes de malla. Por comodidad, y dada la disposicin de los diodos, hemos elegido las corrientes de malla de tal modo que coinciden de modo natural con las corrientes asociadas a los diodos,
ID1
ID2 .
Ingeniera Superior en Electrnica 5
Electrnica Analgica
preguntamos resolveremos
Tema 1
V + V + R I + R (I + I ) = 0 IN D1 1 D1 2 D1 D2 R I + V + R (I + I ) = 0
3
D2 D2 2 D1 D2
(R + R ) I + R I + V = V 1 2 D1 2 D2 D1 IN R I + (R + R ) I + V = 0 2 D1 2 3 D2 D2
(2)
Ocurre que hay cuatro incgnitas y solo dos ecuaciones. Por ello, debemos tomar suposiciones
lineales que solo se pueden resolver de manera numrica. As, esto es lo que hacen todos los simuladores como SPICE, APLAC, VHDL-AMS, etc. En cambio, nosotros utilizaremos el modelo en codo de los diodos. Debemos estudiar los cuatro casos posibles:
En este caso, las corrientes que uyen a travs de los diodos son nulas (ID 1 que Eq. 2 se transforma en:
lu .e te s n se
la
M a
d ri
taramos el sistema de ecuaciones. Sin embargo, esto nos conduce a un sistema de ecuaciones no
= ID2 = 0)
adicionales. Podramos utilizar la ecuaciones de Shockley de cada diodo de tal modo que comple-
por lo
os alu m a d n
id :/ / C
los extremos del diodo sea menor que
V 0,7V 1 .
c m
Sin embargo recordemos que, para que los diodos estn en OFF, es necesario que la tensin entre La segunda ecuacin cumple de manera trivial
so
Pa ra u
w w
e rs
tt p
iv
VIN
VO = R2 (ID1 + ID2 ) = 0
1 Evidentemente,
estamos suponiendo que el diodo es de silicio. En otros diodos, el valor de este parmetro cambia.
Electrnica Analgica
.u
de
de
V =V D1 IN V =0 D2
Tema 1
V (VD1 =
VD2 = V ).
(R + R ) I + R I + V = V 1 2 D1 2 D2 IN R I + (R + R ) I + V = 0
2 D1 2 3 D2
Este sistema de ecuaciones se puede resolver aplicando la regla de Cramer:
ID1 =
R1 + R2 R2 R2 R2 + R3
Al estar los dos diodos en conduccin, ambas corrientes deben ser positivas. Esto ocurre cuando:
lu .e te s n se
ID2 =
R1 + R2 VIN V R2 V
R1 V R2 VIN R1 R2 + R1 R3 + R2 R3
os
de
la
alu m a d n
c m
de
so
Pa ra u
VIN < V ,
iv
:/
en la expresin:
Para terminar, dmonos cuenta de que no era necesario resolver el sistema completo. Fijmonos
tt p
w w
negativos. Adems, la primera condicin choca con la condicin ya deducida en el apartado anterior
e rs
id
Estas expresiones se contradicen entre s pues una requiere valores positivos de la entrada y otra
.u
M a
R1 V R2
R1 + R2 R2 R2 R2 + R3
(R2 + R3 ) VIN R3 V R1 R2 + R1 R3 + R2 R3
R3 V R2 + R3
d ri
VIN V R2 V R2 + R3
d
N ID1
positiva y nunca 0. Recordemos que hay un teorema del clculo que establece que, si la suma de nmeros reales es nula, debe haber tanto nmeros positivos como negativos. En conclusin, o tiene valor negativo, o
ID2 ,
Electrnica Analgica
Tema 1
ID1 = 0
y que
VD2 = V .
(R + R ) I + V = 0 2 3 D2
Podemos ver rpidamente que esta situacin es imposible. Recordemos que, a partir de las premisas, deben vericarse dos condiciones. En primer lugar, que
VD1 < V
ID2 > 0.
pues todos los parmetros son positivos. En consecuencia, descartamos esta situacin directamente.
M a
d ri
VIN
2
V <0 R2 + R3
> V )
que no ha sido descrita en las tres situaciones anteriores. Al ser ste el nico caso que
nos queda por examinar podemos estar seguros de que esta situacin es posible . En este caso, Eq. 2 se simplica a:
alu m a d n
(R + R ) I + V = V 1 2 D1 IN R I + V = 0
D1
de
.u
c m
lu .e te s n se
Podemos imaginar que esta situacin debe ser posible ya que hay una rango de valores de
os
de
la
D2
so
Pa ra u
w w
e rs
id
VIN V R1 + R2
iv
tt p
:/
ID1 =
R2 (VIN V ) R1 + R2
VIN V > 0 VIN V > 0 VIN > V R1 + R2 R2 R1 (VIN V ) < V VIN > V R1 + R2 R2
VD 2 =
Ambas expresiones no se contradicen aunque la primera es ms restrictiva por lo que nos quedaremos con ella. Vemos, adems, que ste es el rango de tensiones de entrada que buscbamos. Para concluir,
caso de que este caso no completara todo el rango de valores de VIN solo se puede dar un consejo: Repasar los clculos pues debe haber un fallo en alguna parte de los clculos. Toca armarse de paciencia...
2 En
Electrnica Analgica
Tema 1
R2 (VIN V ) R1 + R2
VO = f (VIN )
VIN = V .
2.
El mtodo ms sencillo de describir el comportamiento de un transistor BJT es mediante el modelo SPICE. A diferencia de otros modelos tpicos como el Ebers-Moll, el modelo SPICE echa mano de las ganancias de un transistor
en lugar de
R .
si entran en el transistor en tanto que la corriente de emisor es positiva si sale. De este modo, la corriente de emisor es positiva si sigue la echa del smbolo . Evidentemente, toman signo negativo
la
os
transistores.
alu m a d n
de
NPN son:
Una vez sabido esto, el modelo SPICE establece que las corrientes de emisor y colector de un
.u
c m
entra en el transistor y las de base y colector, positiva si salen. Eq. 3 contina vericndose en estos
de
IE = IC + IB
lu .e te s n se
En el caso de un transistor NPN, decimos que las corrientes de base y de colector son positivas
M a
d ri
d
(3)
id
IE = IS 1 +
Pa ra u
w w
e rs
1 F
exp
VBE NF VT
1 IS exp 1 R
VBC NR VT VBC NR VT
so
(4)
iv
En el caso de que el transistor fuera PNP, y siguiendo el criterio de signos descrito anteriormente, las ecuaciones del modelo SPICE seran:
uniones BE y BC respectivamente.
tt p
siendo
IS
:/
IC = IS exp
VBE NF VT
1 IS 1 +
exp
(5)
IE = IS 1 +
3 Realmente,
1 F
exp
VEB NF VT
1 IS exp
VCB NR VT
(6)
SPICE considera que todas las corrientes de un transistor son entrantes. Sin embargo, por comodidad, en los clculos manuales seguiremos este criterio.
Electrnica Analgica
Tema 1
VBE , VBC
VEB , VCB .
Lgicamente, el clculo de
IB
Es importante resear que en este modelo no se tiene en cuenta el efecto Early. Se considera un efecto de segundo orden que, en general, no afecta profundamente al punto de operacin.
casos, los trminos exponenciales de Eq. 4-7 desaparecen, quedando reducidas las ecuaciones a
IE =
IC =
lu .e te s n se
IS F
M a
d ri
d
(8)
de
IS R
la
(9)
os
alu m a d n
de
so
Pa ra u
despreciar el trmino
exp
VCB NR VT
iv
:/
transistores PNP,
VEB
w w
tensin de codo que vimos en los diodos) y la tensin BC es sucientemente negativa como para
e rs
id
En este caso, la tensin BE de los transistores NPN es positiva (Realmente, del orden de la
.u
c m
IB = IE IC = IS
1 1 R F
(10)
desempea el rol de
VBE
VCB
el de
VBC .
De este modo:
tt p
IE = IS 1 +
1 F
exp VBE NF VT
VBE NF VT 1 VBE NF VT
(11)
IC = IS exp IB = IE IC =
(12)
IS exp F
(13)
Para los transistores PNP, las ecuaciones seran similares teniendo en cuenta que cambia el sentido de las corrientes as como la transformacin
Electrnica Analgica
10
Tema 1
IE = IS 1 +
1 F
exp
VBE NF VT
1 VBE NF VT
1+
1 F
F IB = (F + 1) IB
(14)
IC = IS exp
= F IB
(15)
Estas ecuaciones sern la base de los modelos con tensiones de codo que veremos en apartados posteriores y que permiten interpretar el funcionamiento del transistor como el de un dispositivo que amplica la corriente que llega a la base cuando est en zona activa directa.
d ri d e M a
4
F IC = = F IE F + 1
como, por ejemplo, en el tema de los amplicadores diferenciales.
d
(16)
Este parmetro es clave en el modelo Ebers-Moll y volver a cobrar importancia con posterioridad
Existe un ltimo parmetro, relacionado con la zona activa directa, llamado experimental se dene como:
hF E . Este parmetro
(17)
hF E =
del punto de operacin. Por ello, el valor debe cambiar a causa de los efectos Early, de generacin-
partir de la anchura de base y otros parmetros tecnolgicos. En un transistor ideal, se verica que
alu m a d n
de
so
Pa ra u
Es un caso muy parecido al anterior donde se intercambian los roles de las tensiones y las
w w
e rs
id
iv
VBC > 0
.u
VBE < 0
c m
hF E F
aunque esto no siempre es cierto. Sin embargo, a la hora de hacer clculos manuales,
recombinacin, alta inyeccin, ... en tanto que el segundo es un parmetro ideal que se calcula a
os
de
lu .e te s n se
Q
la
IC IB
VCB > 0
:/
VEB < 0
en el caso de los PNP. Las ecuaciones del modelo SPICE se convierten en:
tt p
IE = IS exp 1 R
VBC NR VT exp
(18)
IC = IS 1 + IB =
4 Para
VBC NR VT 1
(19)
IS exp R
VBC NR VT
(20)
hacer el asunto algo ms catico, existe un parmetro llamado hf e , en minsculas, que modela la amplicacin de la corriente de base en pequea seal. Idealmente, se incorpora a la igualdad anterior hf e = hF E = F .
Electrnica Analgica
11
Tema 1
En el caso de un PNP:
IE = IS exp IC = IS 1 + IB = 1 R
VCB NR VT exp
1 1
(21)
VCB NR VT 1
(22)
IS exp R
VCB NR VT
(23)
Todas las corrientes son negativas. El motivo de este hecho no es sino el criterio utilizado para denir el sentido de las corrientes. El convenio escogido en la pgina 9 no es sino el que mejor describe las
d ri
en este apartado.
corrientes cuando el transistor est en zona activa directa, que es la contraria a la que se muestra
IB :
(24)
IC = (R + 1) IB
IE = R IB
M a
(25)
Finalmente, recordemos que no es habitual polarizar transistores en esta zona de trabajo. Ejemplo
os
C
alu m a d n
c m
En esta zona apenas pueden realizarse simplicaciones. As, las ecuaciones del modelo SPICE se
de
la
lu .e te s n se
VBE NF VT
de
so
id
.u
IE = IS 1 +
1 F
exp
IS exp 1 R
VBC NR VT VBC NR VT
(26)
Pa ra u
w w
e rs
IC = IS exp
VBE NF VT
IS 1 + VBE NF VT
exp
(27)
Una ecuacin anloga se obtiene para el caso de los PNP. En general, todas las corrientes del transistor son positivas y puede verse que, en general, el cociente entre la corriente de colector y la de base es siempre menor que la ganancia en zona activa directa.
Electrnica Analgica
tt p
:/
IB =
IS exp F
IS exp R
VBC NF VT
iv
(28)
12
Tema 1
Zona de trabajo
CORTE SATURACIN ZAD ZAI
Condicin nal
VBE < V , VBC < V VSAT IC IB > 0, I < F B VCE > VSAT , IB > 0 IB > 0, IC < 0, VEC > VSAT
VBC
Zona de trabajo
CORTE SATURACIN ZAD ZAI
Hiptesis iniciales
IB = IC = IE = 0 VEB = V , VEC = VSAT VEB = V , IC = F IB = V VSAT , IE = R IB
Condicin nal
VEB < V , VCB < V VSAT IC IB > 0, I < F B VEC > VSAT , IB > 0 IB > 0, IC < 0, VCE > VSAT
trabajo (Cuadro 1). En este cuadro, se han planteado las hiptesis iniciales que se deben cumplir
resolver las ecuaciones del circuito. Por ejemplo, en la zona de corte, partiendo de la suposicin inicial de que todas las corrientes son nulas, debe deducirse nalmente que las uniones PN estn
de
En esta tabla, se encuentran diversos parmetros que ya se han estudiado bien en el apartado del modelo en codo del diodo, bien en el apartado 2.2. El nico parmetro novedoso es
la
inversamente polarizadas.
lu .e te s n se
en un transistor polarizado y cuales son las condiciones nales que se deben cumplir nalmente al
M a
d ri
VCB
VSAT .
Este
os
C w w
parmetro tiene un valor aproximado de 0.2 V y se incluye debido a la asimetra que existe entre los dopados de emisor y colector de un transistor real, que hace que las tensiones de codo sean
alu m a d n
:/ / id
apenas 0.4-0.5 V.
so
Pa ra u
tt p
iv
e rs
y CE por EB, CB y EC. En estas condiciones, la ecuacin anterior no cambia (Cuadro 2).
de signos de las corriente cambia de un NPN a un PNP, hay que reemplazar los subndices BE, BC
.u
de
c m
VCE )
Asimismo, se han escogido las corrientes de malla de tal modo que coincidan con algunas de las corrientes caractersticas del transistor. Los datos necesarios para conocer el punto de operacin del circuito estn recogidos en la tabla siguiente:
Parmetro Valor
Tipo Silicio 200 12 V
Parmetro
RB RC RE
Valor
100 k 5 k 1 k
F VCC
Electrnica Analgica
13
Tema 1
Figura 2: Ejemplo de circuito con transistor NPN. Las corrientes de malla (en verde y rojo) coinciden
os
alu m a d n
de
so
Pa ra u
w w
e rs
id
iv
En este sistema de ecuaciones, hay cuatro incgnitas y dos ecuaciones. Necesitamos dos ecua-
(Eq. 4-7), incluyendo si fuera necesario el efecto Early. Este sistema de ecuaciones sera no lineal y debe resolverse numricamente. Como esto es lo que realizan los simuladores, optaremos por la siguiente opcin, que es escoger la zona del trabajo del transistor y proceder en consecuencia.
Electrnica Analgica
ciones ms. Si se desea realizar un clculo exacto, conviene utilizar las ecuaciones del modelo SPICE
tt p
:/
Si sustituimos cada elemento por el valor que se proporciona en el enunciado del problema, aparece
.u
c m
Malla roja:
de
la
Malla verde:
lu .e te s n se
VIN .
En el circuito de la gura, es fcil ver que solo son necesarias dos corrientes de malla y que las
M a
d ri
d
14
Tema 1
VBC
Sin embargo, esto solo es posible si se cumplen las condiciones de la misma tabla. Ello nos permite establecer un rango de
VBC .
IC
M a
d ri
colector es sistema de
En otras palabras,
IB =
VIN V y 301
de
la
lu .e te s n se
VCE = 12
V )
14,8 4VIN .
alu m a d n
VIN > V .
determinar el rango de valores. En primer lugar, es necesario que la corriente de base sea positiva,
os
modo que:
c m
zona de corte, pasa a zona activa directa. Por otra parte, es necesario que
d
de
VCE = 12
V si
V.
so
Condicin que marca el lmite superior de la tensin de entrada para la que el transistor est en zona
Pa ra u
activa directa.
:/
iv
w w
e rs
id
tt p
Electrnica Analgica
.u
de
15
Tema 1
IB =
IC =
IB =
Asimismo, se debe cumplir que:
IC 1192,5 VIN < F = 200 1192,5 VIN < 1200VIN 3200 = IB 6VIN 16
os
lu .e te s n se
de
la
alu m a d n
M a
Para que todo esto se cumpla, es necesario que la corriente de base sea positiva:
d ri
(29) la frontera de
d
3,65
16
V, que es el nal de la zona activa directa. Por otra parte, ocurre un hecho curioso. Nunca se impuso
de
so
Pa ra u
iv
Este caso es fcil de resolver: Como se adelant antes, es imposible. Esto puede demostrarse
necesarias no pueden cumplirse simultneamente. Por otra parte, los casos anteriores ya han acaparado todo el rango de valores posibles para
de varias maneras: Una, numricamente, imponiendo las premisas y observando que las condiciones
tt p
:/
w w
Simplemente, la base inyecta tanta corriente que el emisor no puede drenarla con lo que una fraccin
e rs
id
es debido ni mucho menos a que el transistor pase a ZAI pues, en esta conguracin, es imposible.
.u
IC > 0 en saturacin. Sin embargo, de las ecuaciones anteriores puede deducirse que si la tensin de entrada es superior a 1192,5 V, la corriente de colector cambia de signo. Esto no
la condicin de que
c m
VIN ,
VIN > 0,
la tensin ms negativa del circuito. Esto es imposible pues la corriente elctrica uye de manera natural de las regiones de mayor tensin hacia las que tienen menos. Si fuera negativo, la unin BC estara inversamente polarizada por lo que no sera admisible que el transistor estuviera en ZAI.
Electrnica Analgica
Tema 1
3.
El transistor MOSFET
Existen muchos modelos que permiten una descripcin renada del comportamiento en esttica
de un transistor MOSFET. Estos modelos han sido esbozados en la descripcin de los modelos SPICE de los dispositivo y ah se remite al estudiante. Para el estudio manual de un transistor MOS, se recurre al uso del modelo cuadrtico de un transistor MOS, nicamente dependiente de su transconductancia, del canal,
de su tensin umbral,
VT H
Todas estas magnitudes son positivas excepto la tensin umbral de los PMOS, que es
M a
W 1 W 1 = X COX = kX 2 L 2 L
donde
d ri
(30)
efectiva (
length
o anchura (
width)
d
y
El parmetro \beta que se ha denido en el prrafo anterior se calcula a partir de las caracters-
o longitud
hace
os
Empecemos por los transistores NMOS, en los que la tensin umbral es positiva. En estos
de
alu m a d n
lu .e te s n se
Corte,
p , kn , kp ).
la
saturacin,
donde la
de
simetra entre fuente y drenador y solo se distinguen tras la polarizacin pues, por denicin, la fuente est a menor tensin que el drenador. Si se cambiaran las tornas, se cambiaran los papeles.
corriente es constante salvo efectos de modulacin del canal. Recordemos que, en un NMOS, hay
so
id
.u
c m
VGS
VDS
y su relacin con
VT H ,
Pa ra u
U n
tal y como recoge el cuadro 3. Deben tenerse en cuenta varias cosas. En primer lugar, en la regin
iv
tt p
la corriente de drenador-fuente es denida positiva y, nalmente, se pueden mejorar un poco estas ecuaciones multiplicando por el factor asociado a la modulacin del canal, de valor
:/
campo elctrico fuera tan intenso que se producera conduccin por avalancha. En segundo lugar,
w w
e rs
(1 + VDS ):
(31)
siendo
IDS 0
En el caso de los transistores PMOS, el Cuadro 3 puede aplicarse una vez que hagamos ciertas correcciones. En primer lugar, debemos recordar que la tensin umbral es negativa. Asimismo, a diferencia del caso del NMOS, la fuente est a mayor tensin que el drenador. De este modo, las nuevas circunstancias se recogen en el Cuadro 4. Recordemos que, en este cuadro, todas las tensiones
Electrnica Analgica
17
Tema 1
Zona de trabajo
CORTE LINEAL SATURACIN
VGS < VT H IDS = 0 1 2 VGS > VT H , 0 < VDS < VGS VT H IDS = 2 (VGS VT H ) VDS 2 VDS VGS > VT H , VDS > VGS VT H > 0 IDS = (VGS VT H )2
Zona de trabajo
CORTE LINEAL SATURACIN
Tensiones
VGS VGS
Corriente
VGS > VT H ISD = 0 1 2 < VT H , 0 > VDS > VGS VT H ISD = 2 (VGS VT H ) VDS 2 VDS < VT H , VDS < VGS VT H < 0 ISD = (VGS VT H )2
En caso de no desear trabajar con valores negativos de tensin, se puede modelar el transistor
la
lu .e te s n se
en el Cuadro 5. Evidentemente, tambin puede tenerse en cuenta el efecto de modulacin del canal.
utilizando el valor absoluto de la tensin umbral. Puede verse entonces que el Cuadro 4 se transforma
M a
son negativas.
d ri
(32) es la corriente calculada a partir de los Cuadros 4 o 5.
os
ISD0
alu m a d n
En el caso de los transistores MOS, se debe suponer que el transistor se encuentra en una
so
Pa ra u
En general, se debe suponer que el transistor se encuentra en una determinada zona de trabajo
iv
en la tercera columna de los Cuadros 3-5). Se calculan las tensiones de puerta, drenador y fuente y se verican las condiciones que aparecen en la segunda columna de dichas tablas. Si no hay incoherencias, se habr acertado pero, en caso contrario, se rechazar la suposicin inicial y se supondr otra de las restantes.
Zona de trabajo
CORTE LINEAL SATURACIN
tt p
:/
(corte, lineal o saturacin). As, podemos suponer que la corriente que circula por ella es la recogida
w w
e rs
id
trabajo. Por ejemplo, si un MOS tiene una fuente de corriente conectada a la fuente o el drenador,
Tensiones
.u
determinada operacin de trabajo. Hay situaciones en las que se puede prescindir de alguna zona de
de
c m
de
Corriente
VSG < |VT H | ISD = 0 1 2 VSG > |VT H |, 0 < VSD < VSG |VT H | ISD = 2 (VSG |VT H |) VSD 2 VSD VSG > |VT H |,VSD > VSG |VT H | > 0 ISD = (VSG |VT H |)2
Cuadro 5: Denicin alternativa del estado de un transistor PMOS. En este caso, todas las tensiones que se denen se entienden como positivas.
Electrnica Analgica
18
Tema 1
A lo largo de estos desarrollos, suelen aparecer ecuaciones cuadrticas con dos soluciones. Cul debe escogerse? En principio, solo se debe escoger la que sea coherente con la fsica del transistor.
Pongamos ahora un ejemplo. Sea la estructura mostrada en Fig. 3 donde se desea conocer
lu .e te s n se
os
de
= 1mA/V
VT H = 1V .
la
VB .
Por ejemplo, en un NMOS supuesto en saturacin, es absurdo que aparezca una tensin de puerta
Supondremos
alu m a d n
de
VCC = RS ISD + VS
c m
M a
VCC = 10V , RS = 1k ,
d ri
(33) (34)
puerta.
Pa ra u
w w
e rs
id
so
.u
Figura 3: Ejemplo de transistor PMOS. Solo hay una corriente de malla efectiva al ser nula la de
En caso de estar en zona de corte, la corriente es nula. Por tanto, la tensin de fuente es
VCC .
iv
:/
tt p
Electrnica Analgica
19
Tema 1
(35)
Esta ecuacin puede resolverse formalmente aunque la expresin sera realmente complicada. Por
de
ya que
la
este caso, no lo sera. Por otra parte, podemos estar seguros de que nos encontramos en saturacin V. Si nos preguntramos en qu
lu .e te s n se
La segunda solucin no tiene sentido fsico pues la tensin de fuente-puerta debe ser positiva y, en
2 VS
17VS + 71 = 0 VS =
17 2 17 2
M a
= 9,62V = 7,38V
VB = 8
os
alu m a d n
de
VB
Pa ra u
El proceso es similar al anterior con la salvedad de que debe cambiar el valor de la corriente de
El estudio de los transistores JFET es muy parecido al de los transistores MOSFET. Las principales diferencias son que, en primer lugar, hay una unin PN que no debe polarizarse en directa y que la conduccin solo se realiza en un estrecho margen de tensiones de puerta, limitado por 0 y la tensin de
puerta con un dopado opuesto. Ocurre entonces que en un transistor de canal N, la fuente es la parte del canal situada a menor tensin y, en caso de canal P, a mayor. El drenador es, evidentemente, el
Electrnica Analgica
4.
El transistor JFET
tt p
:/
iv
w w
e rs
id
so
.u
c m
d ri
VS
d
y comprobar que: 20
Tema 1
Zona de trabajo
PROHIBIDA CORTE LINEAL SATURACIN
Corriente
Sin denir
Zona de trabajo
PROHIBIDA CORTE LINEAL SATURACIN
Tensiones
0 < VGS 0 < VGS VGS < 0 VGS > VP > 0 < VP , 0 < VSD < VP VGS < VP , 0 < VP VSG < VDS
Corriente
Sin denir
de canal P. A semejanza de los transistores MOS, se pueden denir las regiones de corte, lineal y saturacin. Asimismo, existe una zona de polarizacin prohibida que no debe nunca aparecer. Las
de
Existe una denicin alternativa, que se puede encontrar en algunos textos, en la que el coeciente
la
lu .e te s n se
IDSS
tal que
IDSS =
(1 + |VDS |).
alu m a d n
que el transistor trabaja en una determinada zona y, posteriormente, se verica que las tensiones
so
Pa ra u
iv
Electrnica Analgica
tt p
:/
w w
e rs
id
.u
de
c m
las ecuaciones de malla, se reemplaza la corriente por su valor en funcin de las tensiones asumiendo
efecto de modulacin del canal multiplicando la corriente recogida en las tablas anteriores por
os
pinch-o
M a
d ri
21