Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema8 CircCombinacionales
Tema8 CircCombinacionales
CIRCUITOS COMBINACIONALES
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
8.1. Introduccin 8.2. Definicin de circuito combinacional 8.3. Anlisis de circuitos combinacionales 8.4. Sntesis y diseo de circuitos combinacionales 8.5. BLOQUES FUNCIONALES COMBINACIONALES Codificadores Decodificadores Multiplexores y Demultiplexores
8.1. INTRODUCCIN
En los sistemas secuenciales la salida o salidas en un instante de tiempo no solo dependen de los valores de las entradas en ese instante, sino tambin de los valores que tuvieron en tiempos anteriores.
En cierta forma, estos sistemas poseen memoria Tema 10. Los estudiaremos en el
8.1. INTRODUCCIN
Sntesis o diseo del circuito: Dada una especificacin literal, obtener un circuito que la satisfaga (generalmente bajo unos criterios de optimizacin).
Varios circuitos pueden satisfacer la misma tabla de verdad SOLUCION no UNICA.
En ambos casos aplicaremos las tcnicas de obtencin de funciones booleanas y su simplificacin, que ya hemos estudiado.
Tambin explicaremos nuevas normas concretas dependiendo de los tipos de sistemas para simplificar los problemas de anlisis y sntesis.
8.2. ANALISIS
Dado el esquema circuital del sistema (nivel de puertas lgicas), el anlisis del sistema consiste en:
Obtener sus ecuaciones Proceder a su simplificacin Transcripcin (si es posible) de su funcionamiento en forma literal.
Importante: el anlisis debe conducir a una solucin nica (por ejemplo, en una tabla de verdad).
La estructura del circuito viene dada por su diagrama lgico formado por puertas lgicas cuyo comportamiento lo determina el smbolo que lo representa Un circuito combinacional se analiza determinando la salida de los elementos lgicos que lo constituyen ( normalmente puertas lgicas), partiendo de las variables de entrada y avanzando en el sentido de la seal hacia la salida.
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
8.2. ANALISIS
Circuito o sistema est construido con puertas AND, OR y NOT, su salida o salidas (la expresin de la funcin que realiza) puede obtenerse de una forma sencilla:
Partiendo de las puertas de entrada y progresando hacia las salidas a travs de los diferentes "niveles" del circuito lgico. Un nivel representa cada paso por una puerta y la de salida es el primer nivel. Las puertas cuya salida alimentan al primer nivel, constituyen el segundo nivel, y as sucesivamente.
Un sencillo ejemplo N 1 se da en la Figura
x y x
z
xy
xz
x y + x z + zt
( y + t )( x y + x z + zt )
zt
( y + t )( xy + xz + zt ) + yz
z t
y+t
y
yz
z
4 nivel 3er nivel 2 nivel 1er nivel
D. Pardo, et al. 1999
8.2. ANALISIS
ejemplo N 1
D. Pardo, et al. 1999
8.2. ANALISIS
Si el circuito est construido con puertas NAND, NOR su anlisis se hace de forma anloga. Podemos considerar las equivalencias entre puertas (tema anterior). REGLAS cuando el circuito est realizado con puertas NAND y queremos transformarlo en combinacin de puertas AND y OR:
Considrense como puertas OR todas las puertas NAND en nivel impar. Considrense como puertas AND todas las puertas NAND en nivel par. Complemntense todas las variables que entren en el circuito en un nivel impar. Cuando una variable entre a un nivel par y a uno impar slo ser complementada en el nivel impar.
8.2. ANALISIS
REGLAS cuando el circuito est realizado con puertas NOR y queremos transformarlo en combinacin de puertas AND y OR:
Considrense como puertas AND todas las puertas NOR en nivel impar. Considrense como puertas OR todas las puertas NOR en nivel par. Complemntense todas las variables que entren en el circuito en un nivel impar. Cuando una variable entre a un nivel par y a uno impar slo ser complementada en el nivel impar.
8.3. SINTESIS
La sntesis del sistema consiste en que: Dada una especificacin literal, obtener un circuito que la satisfaga, generalmente bajo unos criterios de optimizacin.
Importante: la sntesis de un sistema carece de solucin nica, al menos en lo que atae al problema circuital ya que varios circuitos pueden satisfacer la misma tabla de verdad.
Las especificaciones literales pueden considerarse de varios tipos, y deben considerarse a la hora del anlisis:
Unos relacionados directamente con la funcin lgica a generar Otros relacionados con especificaciones de realizacin: El tipo de lgica o circuito a emplear La minimizacin de algn parmetro de coste (como pueden ser el nmero de puertas, el nmero de entradas por puerta, el tiempo de demora, ...). pero pueden existir varias soluciones de "compromiso", al no existir tcnicas o reglas precisas de optimizacin ni factores "absolutos" de coste.
10
8.3. SINTESIS
Vamos a exponer las fases del proceso de sntesis (diseo) de circuitos combinacionales:
Definicin de la funcin a realizar y especificacin de las entradas y salidas. Obtencin de la tabla de la verdad de la funcin (o funciones) a generar: En ella intervienen solamente las especificaciones que podramos llamar "lgicas". A partir de dicha tabla, y con ayuda de los mapas de Karnaugh ha de procederse a la simplificacin de la funcin lgica.
Obtendremos la funcin como una suma de productos (minterms) o bien como un producto de sumas (con los maxterms). NOTA: la forma cannica conduce a una realizacin o implementacin en dos niveles.
La tcnica de simplificacin puede modificarse para obtener, por ejemplo, una economa de puertas. En particular esto puede ocurrir en dos situaciones frecuentes: Cuando se desea generar simultneamente varias salidas (varias funciones) Cuando se desea obtener el circuito en tres niveles que, en algunos casos, resulta ventajoso sobre el de dos niveles. No existen reglas concretas para obtener una expresin ptima. Finalmente se realiza la implementacin de la expresin aceptada como ptima mediante puertas lgicas.
AND y OR NAND. Aqu es donde interviene el tipo de lgica a utilizar.
11
8.3. SINTESIS
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
12
8.3. SINTESIS
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
13
8.3. SINTESIS
Conociendo las reglas de anlisis combinacional, es muy sencillo el paso de puertas AND y OR a NAND o NOR: Implementacin con puertas NAND
Obtener la funcin como suma de productos (minterms). Realizar el circuito con puertas AND y OR. Cambiar todas las puertas a NAND. Complementar las variables que entran en un nivel impar.
14
8.3. SINTESIS
Implementacin en tres niveles Para obtener una red o circuito con tres niveles puede seguirse el principio siguiente:
En el proceso de simplificacin se permite que cuando cogemos los minterms (o maxterms) tomemos alguna casilla que pueda:
tener algn valor 0" si se busca una suma de productos O algn 1" en caso de ser un producto de sumas.
De modo que si algunos "0" se toman como 1" (y lo propio para los maxterm) puede obtenerse una expresin ms simple de la funcin mediante los mapas de Karnaugh.
Si con tales agrupaciones construyramos la funcin, estara mal y lo podramos hacer en dos niveles. El tercer nivel se utiliza para generar una seal de inhibicin sobre el segundo nivel, justo cuando ocurren en las entradas las combinaciones mal consideradas.
Las ventajas de esta sntesis suelen ser, reducir el nmero de entradas por puerta y en algunos casos no necesitar complementacin de las entradas.
15
8.3. SINTESIS
Implementacin multifuncin Cuando se requieren varias salidas en la sntesis de un circuito combinacional (generacin de multifunciones):
una solucin al problema puede obtenerse tratando cada salida (o funcin) independientemente de las otras. Sin embargo, puede minimizarse la solucin:
considerando que pueden existir trminos comunes a todas las funciones y que pueden por tanto generarse una sola vez. Estos trminos comunes podrn ser obtenidos considerando la funcin producto de las funciones (caso de pretender obtenerlas como suma de productos) o mediante la funcin suma (en caso de pretender obtenerlas como producto de sumas).
16
17
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
19
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
20
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
21
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
22
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
23
24
Salidas
Y3 Y4 Y5 Y6 Y7
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
Debemos dibujar ocho mapas de karnaugh para simplificar cada una de las funciones de salida. El resultado es la equivalencia entre cada minterm de entrada y la salida correspondiente. Por ejemplo, la entrada 110 activar la salida Y6. En el circuito el minterm corresponder a una puerta AND de tres entradas con las variables X Y Z como entradas. De manera similar se construye el circuito para el resto de entradas.
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm
25
26
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
http://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/graficos(.gif)/UNID2_45.gif
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
28
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
La sntesis con puertas lgicas se realiza obteniendo la expresin lgica de la salida Z, obteniendo :
C B A
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
30
http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm
31
Ejemplo n 2:
x
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
f = m(3,4,5,6,7,12,13,14)
D. Pardo, et al. 1999
Entradas
y
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
z
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
t
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
f
0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 0
0 t 1 1 0 0 1 t
a0 Multiplexor 8 1
a7 x y z Variables de seleccin
32
33
Siendo :
PO : El bit de paridad impar que es la funcin XOR= OR-EXCLUSIVO de los bits que componen la palabra de cdigo.
El circuito detecta la paridad de una combinacin binaria, y aade el bit obtenido a la combinacin de n bits para lograr una combinacin de n+1 bit cuya paridad es constante. Se utiliza para detectar errores en la transmisin de datos
http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDh cOd7SI3o/s400/arbol_de_paridad_4_bits.png
34
http://digitale.galeon.com/comparadores.htm
http://digitale.galeon.com/comparadores.htm http://digitale.galeon.com/comparadores.htm
35
Agradecimientos Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada de la Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailn Vega, Lus A., Elementos de Electrnica.Universidad de Valladolid. Secretariado de Publicaciones e Intercambio Editorial.1999. http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801.htm http://www.profesormolina.com.ar/electronica/componentes/int/sist_comb.htm http://upload.wikimedia.org/wikipedia/commons/thumb/f/fc/Decoder_Example.svg /500px-Decoder_Example.svg.png
http://digitale.galeon.com/comparadores.htm http://3.bp.blogspot.com/_js6wgtUcfdQ/R6vn4TT0kPI/AAAAAAAACP4/xDhcOd7SI3o/s400/a rbol_de_paridad_4_bits.png
36