MEMORIA DE EJERCICIOS Lgica Digital En esta memoria se van a reflejar una serie de ejercicios realizados en clase, tanto en el entrenador,

como en el programa Workbench. Cada ejercicio estar compuesto de tres partes. La primera parte ser el enunciado del ejercicio. La segunda estar formada por la resolucin del ejercicio, con todos los elementos que se pidan, como son tabla de verdad, funciones simplificadas, esquemas, etc. La tercera y ltima parte de cada ejercicio, estar formada por una breve explicacin de la teora empleada para la realizacin de cada ejercicio, y como se ha aplicado al mismo. Dado que los ejercicios de esta memoria se van a realizar con el programa Workbench, y ste representa las variables negadas de una funcin con el smbolo de comillas (`) utilizar el mismo smbolo durante toda la memoria para representar las variables negadas. Construir mediante puertas los circuitos correspondientes a las siguientes funciones lgicas: (abc + a'c)d [a+b(b'+c)]d' (b+c')[a'+b'(c+d')

La teora empleada para la realizacin de este ejercicio es la de los principios bsicos de la electrnica digital, es decir las puertas lgicas. Las puertas lgicas son el dispositivo bsico con que se puede montar cualquier circuito. Estas puertas representan dos posibles estados (1 y 0) en los que puede haber o no haber tensin. Pueden ser de diversos tipos, representando cada una de ellas una operacin lgica bsica. Puerta NOT o Puerta inversora

Su funcin lgica es la de invertir la seal de entrada a la salida. S = A'

Puerta AND o Multiplicacin Lgica

Su funcin lgica es la de multiplicar sus dos entradas. S = AB Puerta OR o Suma Lgica

Su funcin Lgica es la de realizar una suma. S = A + B Puerta XOR o Suma binaria

Su funcin lgica es la de realizar una suma binaria. S = A'B + AB' Con esta serie de puertas lgicas, se puede implementar cualquier funcin lgica dada, a partir de esta o de una tabla de verdad. Todas estas puertas tienen una puerta complementaria, que niega a la salida.

NAND NOR XNOR Todas estas puertas son la base de la lgica digital, pero actualmente se construyen dentro de un circuito integrado, que est formado por varias de estas puertas.

4 Puertas NAND 4 Puertas NOR 6 Puertas NOT

4 Puertas AND 4 Puertas OR 4 Puertas XOR Obtener la funcin y tabla de la verdad de las siguientes figuras:

F = A'B'+A'B+AB' Tabla de Verdad A 0 0 1 1 B 0 1 0 1 S 1 1 1 0

F = A'B+AB' Tabla de Verdad A 0 0 1 1 B 0 1 0 1 S 0 1 1 0

La teora empleada para realizar este ejercicio es la basada en la obtencin de una funcin y de su tabla de verdad a travs del diseo del circuito o viceversa. En este caso se nos da un diseo de circuito determinado, y a travs del mismo, hay que deducir la tabla de la verdad, teniendo en cuenta cmo es el circuito, las puertas lgicas que incluye, y las distintas variaciones a que se somete a las variables. La tabla de verdad es un cuadro formado por tantas columnas como variables tenga la funcin, y corresponde a la representacin grfica de una funcin booleana. Una vez obtenida la tabla de la verdad, habr que obtener la Funcin Booleana, que es una variable binaria, cuyo valor depende de una expresin algebraica. Esta funcin vendr dada por el nmero de puertas, y las caractersticas de stas que haya en el diseo del circuito. Dependiendo del valor de salida que se escoja, esta funcin se podr representar de dos maneras, por producto de sumas y por suma de productos siendo funciones equivalentes. En este caso se ha optado por la suma de productos, y para ello hay que escoger los 1 que hay en la salida, dando como resultado una funcin que representa el circuito diseado. Para realizar una primera seleccin de ingreso en una determinada empresa, se solicita a los aspirantes que cumplan los requisitos de alguno de los tres puntos siguientes: estar en posesin del ttulo acadmico y dos aos de experiencia en trabajo anlogo al ofertado acreditar cinco aos de experiencia y vivir en la misma ciudad ser recomendado de la direccin En todos los casos ser necesario tener coche propio. Obtener la funcin lgica que relacione adecuadamente todas las variables, y construir un circuito que efecte automticamente la seleccin.

Tabla de Verdad A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

Tener coche = A Para ser admitido, tienen que estar Tener ttulo = B activas al menos la variable A y cualquiera otra. Tener experiencia = C Ser recomendado = D Representacin de la funcin por Suma de productos F = AB'C'D + AB'CD'+ AB'CD + ABC'D' + ABC'D + ABCD'+ ABCD

La teora empleada para realizar este ejercicio, est basada de nuevo en las puertas lgicas, pero con variaciones. En este problema nos dan una serie de variables reales, para que a partir de esos supuestos, se construya un circuito electrnico. El primer paso que se debe seguir, es asignar a cada uno de esos supuestos una letra (A, B, C, D) que sern con las que ms adelante construyamos la funcin. Una vez asignada la letra a cada supuesto, habr que realizar una Tabla de Verdad. La Tabla de Verdad es una tabla que incluye tantas variables de entrada y de salida como tengamos. Segn las entradas que tengamos, obtendremos una u otra salida. En este caso tenemos cuatro variables de entradas y una nica salida y hay que tener en cuenta que tiene que haber siempre una variable activa (en este caso, tener coche) mas una cualquiera de las otras para resultar admitido.

Por tanto, siempre que tengamos un uno en la variable del coche (A) y un uno cualquiera en cualquiera de las otras variables, la salida ser un uno. En el caso contrario en que en la variable A tengamos un cero, dar igual cualquiera de las otras variables, puesto que la salida siempre dar como resultado cero. Una vez obtenida la Tabla de Verdad, con todas sus entradas y salidas, hay que proceder a obtener la funcin lgica de dicha tabla. Esto se puede realizar de dos maneras, fijndose en los unos a la salida, o en los ceros. Si nos fijamos en los unos, habr que sumar todos los productos lgicos para que esa funcin de cmo resultado uno, obteniendo tantos productos lgicos como unos haya. Cuando una de las variables vale uno, se representa esa variable, pero si la variable vale cero, se representar una variable negada. Si nos fijamos en los ceros, habr que multiplicar todas las sumas lgicas para que el resultado final de la funcin sea 0, obteniendo tantas sumas lgicas como 0 haya. Al igual que en el caso anterior cuando la variable aparece en forma de 0, se representar esa variable, pero si la variable aparece en forma de 1, se representar negada. Extraer la funcin en su forma cannica en producto de sumas y suma de productos, de la siguiente tabla: A B C S 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 F = A'B'C' + A'BC + AB'C + ABC'

F = (A + B + C')(A + B' + C)(A' + B + C)(A'+B'+C') 9

En este ejercicio se obtiene una funcin a partir de una determinada tabla de la verdad. Se obtienen dos funciones distintas, una de suma de productos, obtenida a partir de los unos de las salidas y otra de producto de sumas, obtenidas a partir de los ceros de las salidas. Simplificar esta expresin mediante la aplicacin de los postulados, propiedades y teoremas del lgebra de Boole: F = (A+B+C)(A+B+D)(A'+B+C')(C+D)(B+D') __________________________________ __________________________________ F = (A+B+C)(A+B+D)(A'+B+C')(C+D)(B+D') ________________________________ F = A'B'C'+ A'B'D' + A'B'C + C'D' + B'D _ F = (A'C' + A'D' + A'C + D)B' + C'D' _ F = A'B + A'B+ CD _ F = A'B + C'D' __________ 10

F = A'B + C'D' F= (A + B')(C+D)

Para simplificar esta funcin, se ha utilizado el lgebra de Boole, que se puede definir como las matemticas de los sistemas digitales. En este sistema, cada variable se designa mediante una letra, y la complementaria de esa variable, se representa con una barra encima de ella (en este caso con una `) Cada funcin Booleana de sumas, multiplicaciones, etc. de variables, es una funcin lgica, que se puede representar con una puerta. La funcin bsica del lgebra de Boole es la de representar una funcin lgica lo mas reducida posible, para que a la hora de implementar el circuito resultante de dicha funcin, este sea lo ms simple y barato posible. Para lograr estas simplificaciones mximas, el lgebra de Boole postula una serie de reglas, leyes y postulados para lograrlo. La primera de estas leyes, es la Ley Conmutativa, que establece que el orden que se aplica a las variables en una operacin OR es indiferente. A+B=B+A La segunda de las leyes es la Ley Asociativa, que establece que al aplicar la operacin OR a ms de dos variables, el resultado es el mismo, independientemente de la forma en que se agrupen las variables. A + (B+C) = (A+B) +C La tercera ley es la Ley distributiva, que dice que si se aplica la operacin OR a dos o ms variables, y luego se aplica la operacin AND al resultado de esa operacin y otra variable aislada, es equivalente a aplicar la operacin AND a la variable aislada con cada uno de las otras dos variables y luego aplicar la operacin OR a los productos resultantes. A(B + C) = AB+AC Adems de estas leyes, el lgebra de Boole tiene una serie de reglas para la simplificacin de expresiones booleanas. A+0=A A+1=1 A0=0 A 1 = A A+A=A 11

A + A' = 1 AA=A A A' = 0 A A'' = A A + AB = A + B A + AB = A A + A'B = A+B La ltima parte del lgebra de Boole, son los Teoremas de DeMorgan, que forman una parte muy importante del lgebra de Boole, ya que nos indican equivalencias entre distintas puertas. El primer teorema dice que el complemento de dos o ms variables a las que se aplica la operacin AND es equivalente a aplicar la operacin OR a los complementos de cada variable. ___ XY = X' + Y' El segundo teorema dice que el complemento de dos o ms variables a las que se aplica la operacin OR es equivalente a aplicar la operacin AND a los complementos de cada variable. _____ X + Y = X'Y' En el ejercicio realizado, se han utilizado todos los mtodos del lgebra de Boole para la simplificacin de la funcin. Se comienza aplicando el segundo teorema de DeMorgan para negar dos veces la funcin. A continuacin se utiliza la Ley distributiva para sacar factor comn de la funcin y simplificarla. Y se termina utilizando los postulados para llegar al resultado final. Transformar las siguientes funciones para poder implementar el circuito exclusivamente con puertas NAND _____________ F = ABC'D + AB'C ____________ ____________ ______ _____ F = (abc'd) (ab'c) ______ _____ F = (abc'd) (ab'c)

12

______ _________ F= (A'+B) (A'+B'+C) F = (A''B) (A''B''C') F = (AB') (ABC')

Para la realizacin de esto ejercicio, se utilizan las Leyes de DeMorgan, incluidas en el lgebra de Boole. En el enunciado del ejercicio, indica que las funciones que se presentan, deben ser implementadas en un circuito formado con puertas NAND. Como dichas funciones estn escritas con todo tipo de puertas, hay que conseguir convertir esas funciones en multiplicaciones lgicas, para as poder montar el circuito con puertas NAND de dos entradas. 13

En el primero de los casos, la funcin viene dada como una suma de productos que se niega a la salida. El primer paso a dar, es convertir esta funcin en una multiplicacin, para lo que se niega dos veces toda la funcin, obtenindose dos productos, negados individualmente, y luego negados dos veces a la salida. Si se aplica a toda esta funcin el postulado 9 del lgebra de Boole, esta funcin negada dos veces a la salida, es igual que la misma funcin sin negar, por lo que se eliminan las negaciones, obtenindose un producto de productos, que ya si que se puede implementar con puertas NAND. En el segundo de los casos la funcin viene presentada como producto de sumas, negados independientemente. Para la conversin de esta funcin hacemos uso del segundo teorema de DeMorgan, que dice que el complemento de dos o ms variables a las que se aplica la operacin OR es equivalente a aplicar la operacin AND a los complementos de cada variable. Segn este teorema, las dos sumas que forman la funcin se podrn convertir en multiplicaciones, negando una vez por separado cada variable de la misma. Como ya existen variables negadas, utilizando de nuevo el postulado 9, desaparecen esas negaciones, con lo que al final se obtiene de nuevo una funcin de producto de productos para que se pueda implementar con puertas NAND. 7. En la figura siguiente se muestra el dibujo de un sistema de apertura de puerta de un garaje. Para que la puerta se pueda abrir, es necesario, que tanto a la entrada como a la salida el coche se encuentre bien situado sobre la plataforma, para que se activen los pulsadores a1 o b1 y adems, que el conductor introduzca una llave en el registro correspondiente (a2 o b2) Si un coche quiere salir y otro quiere entrar al mismo tiempo, la puerta no se abrir, y una lmpara de color naranja indicar al conductor del coche que desea entrar que se retire para que pueda salir el que est dentro. Otra lmpara del mismo color, que se ilumina al mismo tiempo que la de fuera, indicar al conductor del coche de dentro que debe esperar hasta que se retire el de fuera. Otra lmpara de color rojo, situada al principio del tnel de salida (visible desde las plazas de aparcamiento), indicar al conductor que quiere salir del garaje que modere su velocidad, y espere, por que un coche est situado en la plataforma de entrada. El coche que quiera entrar o que quiera salir debe permanecer en reposo hasta que la puerta se haya abierto completamente. El cierre de la puerta se produce automticamente transcurrido un tiempo. Desarrollar un circuito de control para la apertura de la puerta arrastrada por el motor M y para las seales luminosas LN y LR. Montar el diagrama lgico con puertas NAND de dos entradas y comprobar el funcionamiento. TABLA DE VERDAD A1 0 0 0 0 0 0 0 0 1 1 1 1 A2 0 0 0 0 1 1 1 1 0 0 0 0 B1 0 0 1 1 0 0 1 1 0 0 1 1 B2 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 0 1 0 0 0 1 0 0 0 0 LN 0 0 0 0 0 0 0 0 0 0 1 1 LR 0 0 0 0 0 0 0 0 1 1 1 1

14

1 1 1 1

1 1 1 1

0 0 1 1

0 1 0 1

1 1 0 0

0 0 1 1

1 1 1 1

SM = A'B'CD + A'BCD + ABC'D' + ABC'D AB 00 CD 00 01 11 10 01 11 1 1 1 1 10

SM = ABC' + A'CD LN= AB'CD' + AB'CD + ABCD' + ABCD AB 00 CD 00 01 11 10 LN = AC LR = AB'C'D'+AB'C'D+AB'CD' + AB'CD + ABC'D' + ABC'D + ABCD' + ABCD AB 00 CD 00 01 11 10 LR = A 01 11 1 1 1 1 10 1 1 1 1 01 11 10

1 1

1 1

15

En este ejercicio hay que partir de la base de los puntos que nos indican en el enunciado para construir la tabla de la verdad. Para que el motor funcione tienen que estar como mnimo activados los pulsadores A1 y A2, o B1 y B2 simultneamente, por lo que estas variables deben tener un valor de 1. En el caso de que los pulsadores A2 o B2 estn activados al mismo tiempo, el sistema considerar que puede abrir la puerta. Por otro lado existe una luz de advertencia naranja, segn la cual si los pulsadores A1 y B1 estn activados a la vez, uno de los coches deber retroceder. Tambin otra luz roja se encender cada vez que uno de los pulsadores B1 o A1 est activado. Siguiendo estas indicaciones, se obtiene la tabla de verdad, resultando una tabla con cuatro entradas y tres salidas, que indicarn los movimientos de la puerta del garaje as como el encendido o apagado de las luces de indicacin. A partir de la tabla de la verdad, habr que obtener las funciones lgicas que se correspondan con cada elemento de la salida, es decir, el motor ( S), la luz naranja (LN) y la luz roja (LR) En este caso, al ser menor el nmero de 1 que de 0 y dado que hay que implementar el circuito con puertas NAND, se ha optado por obtener las funciones lgicas en forma de suma de productos. Una vez obtenidas las funciones en forma de suma de productos, se proceder a su simplificacin. Para ello se va a emplear el Mtodo Grfico de Karnaugh, que es una tcnica mas precisa, y sobre todo ms sencilla que la simplificacin segn el lgebra de Boole.

16

Para llevar a cabo el Mtodo Grfico de Karnaugh es necesario hacer un grfico que se divide en forma de cuadrcula, tantas como variables tenga la funcin. Mtodo de Karnaugh para funciones de tres variables. 00 0 1 Las variables de la funcin estn repartidas en dos ejes de coordenadas, y en cada eje deben aparecer todas las posibles combinaciones que se pueden realizar con esas variables. El orden debe ser tal que slo cambie el valor de una variable, para que exista adyacencia algebraica, y poder agrupar la primera casilla con la ltima, tanto en sentido vertical como horizontal, simulando un cilindro imaginario. Una vez que se ha hecho el grfico, se procede a colocar un 1 o un 0 en cada casilla que cumpla la funcin. La colocacin de un 1 o un 0 depender de si la funcin est expresada en forma de suma de productos o producto de sumas respectivamente. Una vez se haya trasladado la funcin completa a la tabla, se proceder a agrupar el nmero de 1 o 0 en funcin de potencia de 2, es decir, de dos en dos, de cuatro en cuatro, de ocho en ocho, etc., pudiendo adems una variable formar parte de mas de un grupo. De cada grupo de 1 0 se obtendr un trmino, y se eliminar cada variable que a lo largo o a lo ancho de cada grupo varen de valor (1,0) Con las variables que no se eliminen y teniendo en cuenta, la forma de la funcin original, se construir una nueva funcin simplificada, para implementarla en el circuito. En este ejercicio, se pide adems de su simplificacin, que la funcin resultante se implemente con puertas NAND de dos entradas, ya que se trata de una puerta universal En primer lugar habra que negar la funcin dos veces, para poder convertir la funcin en un producto de productos, eliminando el signo +. Para ello utilizamos el teorema de DeMorgan. Una vez convertida, obtenemos una multiplicacin lgica de todos sus valores, negados a la salida de la funcin, y negados a la salida de cada conjunto de variables de la funcin, con lo que ya se puede implementar este circuito con puertas NAND, tal y como se puede observar en el grfico. Montaje con puertas NAND de dos Entradas 01 11 10

17

8. Display de 7 Segmentos. Este ejercicio consiste en montar un display de 7 segmentos partiendo de la base de un codificador 74148 y el display de 7 segmentos. El codificador codificar nmeros digitales, con una relacin de 8 a 3. Para realizar la prctica ser necesario calcular la tabla de verdad, las funciones, y los esquemas con puertas lgicas que se correspondan con el decodificador 7447, que es un decodificador de BCD a 7 segmentos. Tabla de Verdad Funciones en Producto de Sumas y Simplificaciones por Karnaugh FA = (A' + B' + C)(A + B' + C') Esta funcin no tiene simplificacin FB = (A + B' + C)(A + B + C') Esta funcin no tiene simplificacin FC = A' + B + C' Esta funcin no tiene simplificacin FD = (A' + B' + C)(A + B' + C')(A + B + C)

18

Esta funcin no tiene simplificacin FE = (A' + B' + C)(A' + B +C)(A + B' + C')(A + B' + C)(A + B + C) ABC 0 1 00 0 01 0 0 11 0 10 0

FE = (A + B')C FF = (A' + B' + C)(A' + B + C')(A' + B + C)(A + B + C) ABC 0 1 00 0 01 11 0 10 0 0

FF = (B + C)(A' + C)(A' + B) FG = (A' + B' + C')(A' + B' + C)(A + B + C) ABC 0 1 00 0 01 11 0 0 10

FG = (A' + B')(A + B + C) En este ejercicio, se pretende utilizar un display de 7 segmentos, un codificador 74148 y un decodificador 7447. El codificador 74148 es un dispositivo de 8 lneas de entrada y tres de salida, que se emplea para codificar en binario los 8 primeros nmeros del sistema digital. Para utilizar este dispositivo junto con un display de 7 segmentos, es necesario utilizar un decodificador 7447 que decodifica los nmeros binarios, trasladndolos a cada segmento del display. En este caso hipottico, no se dispone del decodificador, por lo que ser necesario utilizar puertas lgicas bsicas para desempear la misma funcin. El primer paso es calcular la tabla de verdad. Esta tabla esta formada por tres entradas, que en realidad son las tres salidas del codificador, y por 8 salidas, que son las que se apliquen a cada una de las entradas del display. Hay que tener en cuenta que el codificador 74148 proporciona el valor codificado de las entradas activas en forma negada en la salida, por lo que para calcular la tabla de la verdad, habr que invertir los trminos. Una vez obtenida la tabla de la verdad, se obtiene la funcin lgica correspondiente a cada segmento del display. En este caso, y al ser menor el nmero de 0 que de 1, se obtienen las funciones en forma de producto de sumas. Una vez obtenidas las ocho funciones, correspondientes a cada display, se procede a simplificarlas por el Mtodo de Karnaugh, no pudindose simplificar las cuatro primeras de ellas. Para la representacin del circuito se utilizan un codificador 74148, puertas NOT, puertas OR, puertas NAND y un display de 7 segmentos. El primer paso es conectar mediante interruptores, la fuente de alimentacin a cada una de las entradas del codificador, que estn numeradas de 0 a 7, siendo estos los nmeros digitales que vamos a convertir en binarios.

19

Las salidas A0, A1 y A2, sern las que conectemos a nuestro circuito formado con puertas lgicas, para decodificarlas y trasladarlas al display. El codificador 74148 est compuesto por 8 entradas y por dos terminales EI (Enable Input) y EO (Enable Output) aparte de las entradas Vcc y Gnd. La entrada Enable Input (EI) es una entrada de habilitacin o inhibicin que permite codificar el dispositivo cuando se le aplica un nivel bajo. Cuando est en nivel alto, sea cual sea el estado de las entradas, el circuito se inhibe, y no codifica, apareciendo un nivel alto en todas las salidas. En este caso, no se necesita la entrada EI, pero esta si es imprescindible cuando se conectan dos o ms codificadores en cascada. La salida Enable Output (EO) indica mediante un nivel bajo, que ninguna entrada est activada, y que por tanto, est activada la entrada EI con un nivel bajo, pudiendo codificar. En este caso, ninguno de los dos terminales es necesario para este circuito, ya que nuestras salidas se envan a puertas lgicas para decodificarlas y enviarlas al display. Si hay que tener en cuenta, que cuando una determinada entrada est activada, con un nivel alto, el dispositivo codifica esta entrada con su nmero correspondiente, independientemente de cual sea el estado de todas las dems entradas, reconociendo siempre el valor mas alto. Una vez que se hayan obtenido y simplificado las funciones lgicas, se proceder a implementarlas con puertas lgicas, y una vez implementadas, conectarlas al codificador y al display. Para conectarlas al codificador, se utilizarn sus tres salidas A0, A1, A2, teniendo en cuenta, que A2 se corresponde con el BIT ms significante, por lo que se conectarn invertidas las salidas A0 y A2.

20

21

8. Codificador 74148 En este ejercicio se va a estudiar el dispositivo 74148, que es un codificador con ocho lneas de entrada y tres de salida, y que tiene como funcin la de codificar nmeros digitales en nmeros binarios. ste circuito slo permite codificar los 8 primeros nmeros binarios, por lo que para conseguir ms nmeros, ser necesario conectar en cascada varios dispositivos. En el ejercicio se tendr que construir una tabla de verdad, y responder una serie de preguntas. Cul es el nivel activo que hay que aplicar a las entradas? El nivel que hay que aplicar a las entradas es 0, ya que el codificador 74148 niega las entradas a la salida. Qu quiere decir que el decodificador es prioritario? Esto quiere decir que el codificador que el dispositivo va a codificar la entrada mas alta, ignorando todas las que estn a su izquierda, independientemente de su nivel de entrada. Si actuamos sobre la entrada 7, el codificador codificar el nmero 7 en binario, e ignorar las codificaciones anteriores. Qu funcin cumple la entrada EI? La entrada EI (Enable Input) es una entada de inhibicin que hace que el dispositivo codifique cuando est en un nivel bajo. Si el nivel es alto, sea cual sea el estado de las entradas, el circuito no codifica. Qu informacin suministran las salidas EO y GS? La salida EO (Enable Output) indica mediante un nivel bajo que ninguna de las entradas est activa, habilitando al dispositivo para codificar. Si alguna de las entradas est activada, EO tendr un nivel alto. La salida GS (Group Signal) muestra un nivel bajo cuando alguna entrada est activada, y un nivel alto cuando todas las entradas estn inactivas o el circuito inhibido.

22

El codificador 74148 es un dispositivo con 8 lneas de entrada (0 a 7) y tres de salida (A0, A1 y A2) que convierte nmeros digitales en binario. Para poder codificar nmeros decimales del 0 al 15, son necesarias 16 entradas diferentes, por eso es necesario utilizar dos codificadores diferentes. El codificador 74148 est compuesto por 8 entradas y por dos terminales EI (Enable Input) y EO (Enable Output) aparte de las entradas Vcc y Gnd. Las salidas que ofrece dicho codificador, aparecen a la salida negadas, por lo que habr que tenerlo en cuenta a la hora de su utilizacin. La entrada Enable Input (EI) es una entrada de habilitacin o inhibicin que permite codificar el dispositivo cuando se le aplica un nivel bajo. Cuando est en nivel alto, sea cual sea el estado de las entradas, el circuito se inhibe, y no codifica, apareciendo un nivel alto en todas las salidas. Esta es imprescindible cuando, como en este caso, se conectan dos o ms codificadores en cascada. La salida Enable Output (EO) indica mediante un nivel bajo, que ninguna entrada est activada, y que por tanto, est activada la entrada EI con un nivel bajo, pudiendo codificar. En este caso, al utilizar dos codificadores, ser imprescindible utilizar la salida EO de uno de ellos, para completar las cuatro salidas del decodificador. Las entradas de menor peso (nmeros 07) se conectarn al primer codificador para que convierta los nmeros digitales en binario. La salida EO del segundo codificador, se conectar a la entrada EI del primer codificador, para que mientras que no haya un nivel alto en las entradas de este codificador, la salida EO permanezca a nivel bajo, permitiendo al primer dispositivo codificar los nmeros del 0 al 7. Al estar habilitado el segundo dispositivo, y sin nivel activo en ninguna entrada, todas las salidas presentan nivel alto, por lo que a la salida de todo el dispositivo (puertas NAND) obtendremos de forma negada, el valor de las salidas del primer codificador. Como este tipo de codificadores niega a la salida, obtendremos los ocho primeros dgitos correspondientes al primer codificador. Como la salida EO del segundo codificador presenta 23

un nivel bajo, al no tener activas ninguna de sus entradas, la salida D conectada a una puerta AND, permanecer con un nivel bajo. Cuando alguna de las entradas del segundo codificador (815) est en nivel alto, su salida EO estar a nivel alto tambin, inhibiendo el primer codificador, independientemente de las entradas que tenga. En las salidas A, B y C aparecer ahora de forma negada la informacin de las salidas del segundo codificador, que al suministrarlas ste negadas, aparecern en su forma directa. En este segundo caso, la salida D que es la de mayor peso, aparece a un nivel alto, ya que este es el nivel de la salida EO. Con este segundo ejercicio, se pretende demostrar la utilidad de la entrada EI y de la salida EO que sirven para habilitar o deshabilitar los codificadores cuando se encuentran conectados dos o ms entre s, y llevarlo a la prctica, probando que cuando el segundo codificador se encuentra habilitado, el primer codificador no codifica y no se tienen en cuenta sus entradas y sus salidas.

24