Está en la página 1de 15

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA ESCUELA DE CIENCIAS BASICAS, TECNOLOGIA E INGENIERIA PROGRAMA TECNOLOGIA EN ELECTRONICA

CURSO: SISTEMAS DIGITALES SECUENCIALES CDIGO: 90178_40

ACTIVIDAD 10 TRABAJO COLABORATIVO 2

POR: NELSON QUINTANA ARELLANO CC#73.076.302

TUTOR: CARLOS EMEL RUIZ Ingeniero Electrnico

CARTAGENA DE INDIAS D. T. Y C, 11 DE MAYO DE 2013

INTRODUCCION

Este proyecto nos permite asimilar mejor los conocimientos planteados durante el proceso de aprendizaje del curso y constatar en la prctica algunas de las aplicaciones de los circuitos secuenciales. Se plantearon diseos y prcticas, usando el lenguaje VHDL y tener un conocimiento ms claro sobre la importancia de este en el diseo de circuitos digitales. Se identifica la importancia de los sistemas secuenciales en los sistemas de procesamiento actuales. VHDL Representa la combinacin de VHSIC y HDL, donde VHSIC es el acrnimo de Very High Speed Integrated Circuit y HDL es a su vez el acrnimo de Hardware Descripcin Lenguaje. Es un lenguaje usado por ingenieros definido por el IEEE (Institute of Electrical and Electronics Engineers) (ANSI/IEEE 1076-1993) que se usa para disear circuitos digitales. Durante la ejecucin de este trabajo colaborativo se pudo aplicar las funcionalidades de los LATCH y FLIP FLOP, en la solucin de problemas en los circuitos secuenciales.

TABLA DE CONTENIDO

A) Descripcin del problema B) Diagrama de bloques. C) Uso de los flip-flop para resolver el problema planteado. D) Diseo e implementacin del circuito. E) Diagrama de flujo del circuito diseado. F) Software en vhdl. G) Simulacin del latch sr en vhdl. H) Conclusiones. I) Bibliografa.

DESARROLLO DE LA ACTIVIDAD Elementos utilizados para elaborar el circuito: a. Un temporizador 555. b. Tres Flip Flop JK CI74LS76. c. Compuerta OR CI 74LS32. d. Compuerta AND CI 74LS08. e. Decodificador CI 74LS48 f. Display siete segmentos g. Regulador 7805 h. Protoboard i. Resistencias varias j. 3 diodos Led

DISEO DEL DIAGRAMA DE BLOQUES

C) Describir cmo los flip-flop se usan para resolver el problema planteado

Utilizamos los FLIP FLOPS para generar una secuencia de ocho estados diferentes Describimos el contador mediante un diagrama de estado, que nos muestra la manera como avanza la secuencia cada vez que se aplica un pulso de reloj. En el diseo de circuitos secuenciales en general, el diagrama de estado es el primer paso hacia la obtencin del circuito. Dependiendo del tipo de entradas.

Asncronos: slo tienen entradas de control. El ms empleado es el Biestable RS. Sncronos: Adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas. La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D. Diagrama de Estados El diagrama de estado nos muestra la manera como avanza la secuencia cada vez que se aplica un pulso de reloj. El numero de estados por lo que pasa el contador es de 7 por lo que se necesitarn 3 Flip Flop para disearlo.
1001 0111 0010

0100
0101

0110 0011 0001 0000 1000

Fase 1. Descripcin del Problema.

Disear un circuito secuencial que permita en un display de siete segmentos la secuencia de diez nmeros de manera cclica.

2468013579

Solucin: Este circuito se plantea como una mquina de estado. Para la implementacin se elige trabajar con un Flip Flop tipo D, la descripcin del dispositivo se muestra a continuacin:

Tomado del Datasheet. Se plantea la siguiente tabla de verdad para la mquina de estado:

2 4 6 8 0 1 3 5 7 9

Entrada Flip Flop D3 D2 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0

D1 0 1 0 0 0 1 0 1 0 1

D0 0 0 0 0 1 1 1 1 1 0

Estado Salida Q Q3 Q2 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 0

Q1 1 0 1 0 0 0 1 0 1 0

Q0 0 0 0 0 0 1 1 1 1 1

A partir de la tabla de verdad se obtienen los mapas de Karnaugh para las entradas de los Flip Flop tipo D: Para D3 Q3Q2 00 01 0 0 0 0 0 1 0 1 11 X X X X 10 0 0 X X

00 Q1Q0 01 11 10

Simplificando queda la expresin D3=Q2Q1 Para D2 Q3Q2 00 01 0 1 0 1 1 0 1 0 11 X X X X 10 0 0 X X

Q1Q0

00 01 11 10

D2=Q2Q1+Q2Q1 Para D1 Q3Q2 00 01 0 1 1 1 0 0 0 0 11 X X X X 10 0 1 X X

Q1Q0

00 01 11 10

D1=Q1Q0+Q2Q1 Para D0 Q3Q2 00 01 1 0 1 1 1 1 0 0 11 X X X X 10 0 0 X X

00 Q1Q0 01 11 10

D0= Q3Q0+Q3Q2Q1

A partir de las expresiones lgicas halladas se disea el circuito lgico utilizando para ello compuertas AND, OR, NOT, y del FLIP FLOP tipo D.

Visualizacin Para la visualizacin se emplea el integrado 7447, este es un decodificador de 7 segmentos para Display de nodo comn.

El display elegido, como ya se dijo es un display de nodo comn

Para el reloj se emplea el 555 en modo astable

Para un ciclo til del 50% R1 tiene que ser despreciable frente a R2, as la frmula quedara: F=1.44/2R2*C. Como el periodo solicitado en el diseo es de tres segundos, entonces la frecuencia ser de 0.33 Hz As, segn la frmula si se asume un condensador de 10uF, la resistencia ser: R2=1.44/2 F C R2=1.44/0.66*10E-6 R2= 218K El valor comercial ms cercano es 220K. Se elige darle un valor a R1 de 1K que es pequeo. Con estos valores el periodo ser de 3.05 segundos.

PROGRAMA EN VHDL

El circuito final es el siguiente:

CONCLUSIONES

Se pudo entender por medio de ejercicios prcticos llevados a la realidad el modo de operacin de circuitos secuenciales y vimos como la retencin de informacin es de suma importancia para la ejecucin de tareas por parte de sistemas automatizados.

Se puso en prctica el diseo de temporizadores y vemos que aunque el sistema utilizado es muy bsico, es tambin bastante verstil y muy didctico.

Se entendi ms el uso del lenguaje VHDL para el diseo de circuitos digitales el cual nos permiti dar un paso ms hacia lo que ser la programacin de circuitos ms complejos como sern los

microcontroladores que aunque utilizan un lenguaje de programacin diferente ya nos vamos acostumbrando a este tipo de diseos abstractos. Se pudo entender como a partir de circuito FLIP-FLOP y temporizadores que los controlen se puede llegar a diferentes diseos de control, en este caso un contador de modulo diferente a los que estamos acostumbrados.

REFERENCIAS BLIOGRAFICAS

Gonzlez, G. (2008). Mdulo de sistema digitales secuenciales.Segunda unidad.(pp. 72-112).Medelln:Unad Wikipedia.( 2013,Mayo 4).Normas apa.Descargado el 3 de mayo de 2013,de http://es.wikipedia.org/wiki/Wikipedia,http://www.cimm.ucr.ac.cr/cuadernos/d ocumentos/Normas_APA, Electrnica unicorn. (2013,Mayo 4) Circuitos secuenciales.Descargado el 3 de mayo de 2013,de http://www.unicrom.com/Dig_Circuito_Secuencial.asp Unad. (2013,Mayo 4) Curso sistema digitales secuenciales, campus virtual.Descargado el 3 de mayo de 2013,de http://www.unad.learnmate.co/course/view.php?id=165. Estado Nelson.(2013,Mayo 13).Descargado el 13 de mayo de 2013,de http://youtu.be/WgW74XgeatQ Nelson estado.(2013,Mayo 13).Descargado el 13 de mayo de 2013 ,de http://youtu.be/zzsiQtn8dUg