LATCHES Y FLIP-FLOPS

Ctedra Alumno
Semestre

: :
:

Electrnica Digital Osores Ramos Jimmy

VII
2

CIRCUITO COMBINACIONAL
Los circuitos Combinacionales no tienen realimentacin y no disponen de elementos para almacenar informacin. En cualquier momento dado, el valor actual de las salidas est determinado exclusivamente por el valor actual de las entradas.(las variables de salida del sistema no dependen del tiempo)

No pueden reconocer una secuencia de combinaciones, ya que no poseen una manera de almacenar informacin pasada, es decir no poseen memoria. La informacin a la salida de las puertas de desvirta necesariamente al eliminar las excitaciones de entrada.

CIRCUITO SECUENCIAL
Los circuitos Secuenciales si tienen realimentacin y si disponen de elementos para almacenar informacin. El valor actual de las salidas dependen de las entradas, salidas y estados intermedios). El circuito secuencial debe ser capaz de mantener su estado durante algn tiempo, para ello se hace necesario el uso de dispositivos de memoria El circuito secuencial consta de un lazo de retroalimentacin, que toma informacin de algn punto del circuito.

CIRCUITO SECUENCIAL
La realimentacin entre las salidas y las entradas garantiza la permanencia de la informacin almacenada (memorizada) en todo momento del funcionamiento electrnico normal (tensin y corrientes de almacenamiento adecuadas)

Estructura de un Sistema Secuencial

Entradas Primarias Salidas Primarias

Circuito Combinatorio
Entradas Salidas

Memoria Entradas Secundarias Salidas Secundarias

Clasificacin
Los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo:
Circuitos secuenciales sncronos Circuitos secuenciales asncronos.

Circuitos secuenciales sncronos

Las seales son validas solo en tiempos discretos. Permiten un cambio de estado en los instantes marcados por una seal de sincronismo de tipo oscilatorio denominada reloj (CLK). La seal de reloj es una serie de pulsaciones rectangulares o cuadradas

Circuitos secuenciales asncronos

Los cambios de estado ocurren al ritmo natural marcado por los retardos asociados a las compuertas lgicas utilizadas en su implementacin. Un biestable es asncrono si su cambio de estado depende exclusivamente del estado de sus entradas.

 La Lgica secuencial requiere de elementos de memoria (biestables-dos estados estables) para almacenar estados

Estos elementos se dividen en: Biestables disparados por nivel (LATCH) Biestables disparados por flanco (FLIP-FLOPS)

La diferencia entre ellos es que los Latch estn diseados para trabajar con niveles (estados) y los Flip-flops para trabajar con flancos (cambios de estados).

10

Dispositivos lgicos de Funcin Fija

11

Dispositivos lgicos de Funcin Fija

12

Dispositivos lgicos de Funcin Fija

13

LATCHES

14

LATCHES
El Latch (cerrojo) es un dispositivo de almacenamiento temporal de dos estados (biestable). Almacenan informacin en forma asncrona Con Latches se pueden hacer directamente circuitos secuenciales o se pueden usar para crear Flip-Flops Tipos:

SR , S R y D
15

LATCH SR (SET-RESET)
Elemento de memoria mas sencillo Es un biestable con un estado SET y otro de RESET(puesta a 1 y a 0)

16

LATCH SR (SET-RESET)
Se tiene dos versiones:

R
Latch S-R con entrada activa en ALTO

S
Compuesta de dos puertas NOR

17

LATCH SR (SET-RESET)
Se tiene dos versiones:

S
Latch S R con entrada activa en BAJO

R
Compuesta de dos puertas NAND

Q
18

Funcionamiento del LATCH

S
Si:

Q
Q 1 SET hasta R

RESET hasta S

R
Cuando

Q
Q est a nivel ALTO, Q cuando Q est a nivel BAJO, Q

est a nivel BAJO y est a nivel ALTO

19

Funcionamiento del LATCH

S

S
0 0 1

R
0 1 0

Q
1 1 0

Q
1 0 1
Condicin no vlida SET RESET

NC

NC

No cambia
20

Smbolo Lgico para los Latches

Q Q

SR

SR
21

Aplicacin
Si se aplica las formas de onda a las entradas del Latch, determinar la forma de onda que se observara en la salida. Considere Q inicialmente en estado BAJO

S
R
Q
22

Aplicacin
Utilizando el CI 7402, montar el circuito de la Figura.

Q
23

Aplicacin [Cont.]
El diseo del circuito queda de esta forma:

24

Aplicacin [Cont.]
La tabla de verdad para este circuito es la siguiente:

S
0 0 1
1

R
0 1 0
1

Q
NC 0 1
?

Q
NC 1 0
?
Condicin no vlida SET RESET No cambia

El funcionamiento de este circuito es que al dejar sueltos (sin conectar a ninguna parte) los pines 2 y 6 del CI 7402, es como estarle dando el valor de 1 tanto a SET como tambin a RESET (lo cual dara una salida invlida). Para dar valores de cero ya sea a SET o a RESET, lo que se tiene que hacer es conectar a GND, SET o RESET, segn se desee la salida.
25

LATCH SR con Habilitacin

S
EN

R
Cuando EN se activa en ALTO, habilita a las entradas S y R para que controle el estado al que va a cambiar
Si EN esta en BAJO el Latch no cambia de estado (a pesar de las combinaciones que tengan S y R)
26

Funcionamiento del LATCH SR con Habilitacin

S
Q

EN
R

EN
0 1 1
1 1

S
X 0 0
1 1

R
X 0 1
0 1

Q
NC NC 0
1 1

Q
NC NC 1
0 1
No cambia

No cambia
RESET SET No vlido
27

Smbolo Lgico para los Latches con Habilitacin

S
EN

28

Aplicacin
Determinar la forma de onda Q, si se aplican las seales de entrada mostradas. Suponer que inicialmente se encuentra en estado RESET

S
R
EN
Q
29

Aplicacin
Utilizando el CI 7400, montar el circuito de la Figura.

S
EN

EN
R

30

Aplicacin [Cont.]
Haciendo uso del simulador tenemos el siguiente esquema:

31

LATCH D con Habilitacin

Se diferencia del Latch SR en que solo tiene una entrada, adems de la de habilitacin (EN). Esta nica entrada recibe el nombre de Entrada de Datos D La funcin del inversor es hacer que las entradas S y R, siempre sean el complemento la una de la otra, de esa forma nunca se tendr la condicin prohibida

D
EN

Q
32

Funcionamiento del LATCH D

D

EN

D
0 0 1

EN
0 1 0

Q
Q0
0

Q
Q0
1
No cambia RESET No cambia

Q0
1

Q0
0

SET
33

Smbolo Lgico para los Latches D con Habilitacin

D
Q

EN

34

Aplicacin
Determinar la forma de onda Q, si se aplican las entradas mostradas a un Latch D. Suponer que inicialmente se encuentra en estado RESET

D
EN

Q
35

FLIP-FLOPS
0 1 0 1
36

FLIP-FLOPS
Dispositivos sncronos (cambia de estado nicamente en un instante especifico de una entrada de disparo denominado reloj) Los cambios de salida se producen sincronizadamente con el reloj Los Flip-flops son sensitivos a la transicin del pulso de reloj ms que a la duracin. Los circuitos secuenciales bsicos que funcionan tambin como unidades de memoria elementales se denominan multivibradores biestables (por tener dos estados estables alto y bajo-), tambin conocidos como FlipFlops. Son capaces de memorizar un bit de informacin. Existen varios tipos de Flip-flops y variaciones de estos que permiten realizar funciones especficas, dependiendo de la aplicacin.

Tipos

SR D y JK
,
37

FLIP-FLOPS DISPARADOS POR FLANCO

Cambia de estado con:
* Flanco positivo (flanco de subida) 1

CLK 0

* Flanco negativo(flanco de bajada) del pulso de reloj. 1

CLK 0
38

 Deben cumplir dos requisitos de temporizacin:

* Tiempo de establecimiento

FLIP-FLOPS DISPARADOS POR FLANCO

Entradas

CLK

Intervalo que precede a flanco activo de la seal CLK durante la cual la entrada sncrona debe mantenerse en el nivel indicado.
* Tiempo de retencin

t
Entradas

Intervalo que sigue a flanco activo de la seal CLK durante la cual la entrada sncrona debe mantenerse en el nivel indicado.

CLK

39

FLIP-FLOP SR DISPARADO POR FLANCO

Sus entradas S (set) y R (reset) se denominan entradas sncronas. El cambio de estado se efecta en el flanco de disparo de un impulso de reloj.

Las entradas S y R se pueden cambiar en cualquier instante en que la entrada del reloj este a nivel ALTO o nivel BAJO (excepto durante un breve instante de tiempo en las proximidades de las transiciones de disparo de reloj) sin que vare la entrada.

40

FLIP-FLOP SR DISPARADO POR FLANCO

S
CLK
Detector de transicin de impulsos

41

TIPOS:
S C
R
Disparado por flanco positivo

SR
S C
Q

R
Disparado por flanco negativo

42

Funcionamiento del FLIP-FLOP disparado por flanco positivo

S
CLK
Detector de transicin de impulsos

SR

S
0 0 1

R CLK Q
0 1 0 X

Q
Q0
1 0
No cambia RESET SET

Q0
0 1

No vlido
43

Funcionamiento del FLIP-FLOP disparado por flanco negativo

S
CLK
Detector de transicin de impulsos

SR

S
0 0 1

R CLK Q
0 1 0 X

Q
Q0
1 0
No cambia RESET SET

Q0
0 1

No vlido
44

Aplicacin
Determinar la forma de onda Q, si se aplican las entradas mostradas a un flip-flop disparado por flanco negativo. Suponer que inicialmente se encuentra en estado RESET

CLK

S
R Q
45

FLIP-FLOP JK DISPARADO POR FLANCO

Es el mas verstil y es uno de los tipos de Flip-flops ms utilizados. La entrada J realiza la funcin SET y la entrada K la funcin RESET. No tiene Condiciones no validas(J y K pueden ser 1 simultneamente)

46

FLIP-FLOP JK DISPARADO POR FLANCO

J
CLK
Detector de flancos

47

TIPOS:
J
C
K
Disparado por flanco positivo

JK
J
C
Q

K
Disparado por flanco negativo

48

Funcionamiento del FLIP-FLOP JK disparado por flanco positivo

J
CLK
Detector de flancos

J
0 0 1

K CLK Q
0 1 0

Q
Q0
1 0
No cambia RESET SET
Basculacin

Q0
0 1

Q0

Q0

49

Aplicacin
Determinar la forma de onda Q, si se aplican las entradas mostradas a un flip-flop JK disparado por flanco positivo. Suponer que inicialmente se encuentra en estado RESET

CLK

J
K

Q
50

FLIP-FLOP D DISPARADO POR FLANCO

til cuando se necesita almacenar un nico bit de datos (1 0). La salida Q toma el estado de la entrada D en el impulso de disparo de la seal de reloj.

51

TIPOS:
D

D
D

C
Disparado por flanco positivo

C
Disparado por flanco negativo

52

Funcionamiento del FLIP-FLOP disparado por flanco positivo

D CLK Q
1 0 1 0

Q
0 1
SET RESET

Funcionamiento del FLIP-FLOP disparado por flanco negativo

D CLK Q
1 0 1 0

Q
0 1
SET RESET
53

Aplicacin
Dibujar la salida Q en funcin del reloj para un flip-flop D cuyas entradas son las que se muestran. Suponer disparo por flanco positivo y que Q se encuentra inicialmente a nivel BAJO.

CLK

54

Contadores con Flip-Flops

Una de las aplicaciones ms importantes de los Flip-flops son los contadores digitales, que sern tratados a detalle en posteriores diapositivas.

55

Contadores con Flip-Flops

El concepto bsico se ilustra con la siguiente figura:
1

J
CLK

J
C C
Q
K
Flip-Flop B

K
Flip-Flop A

56

Contadores con Flip-Flops

CLK
Q
Q
A

Note la secuencia de QA y Q , si se toma QA como el bit menos significativo , se produce una secuencia binaria de dos bits a medida que se disparan los Flip-flops.
B

57

Aplicacin
Determine las formas de onda de salida en funcin del reloj para y mostrar la secuencia binaria representada por estas seales.

Q ,Q y Q
A

58

Aplicacin [Cont.]
En el diagrama de tiempos resultante se observa que las salidas cambian en los flancos negativos de los impulsos de reloj y siguen la secuencia binaria: 000, 001, 010, 011, 100, 101, 110, y 111.

CLK
Q
A

Q
Q

59

Entradas asncronas de inicializacin y borrado

Las entradas asncronas pueden variar el estado del flipflop independientemente del reloj.

Generalmente los fabricantes las denominan de inicializacin (PRE) y borrado, clear (CLR)
Un nivel activo en la entrada de inicializacion del flip-flop (preset) pone a SET el dispositivo, y un nivel activo en la entrada de borrado (clear) lo pone en estado RESET.

60

Entradas asncronas de inicializacin y borrado

Smbolo lgico de un flip-flop JK con entrada de inicializacin (preset) y de borrado (clear) activas a nivel BAJO

PRE

C
K
Conectadas de manera que anulan el efecto de las entradas J, K y el reloj.

CLR

61

Aplicacin
En el flip-flop JK activado por flanco positivo, con entradas preset y clear, determine la salida Q para las entradas en el diagrama de tiempos si Q est inicialmente a nivel BAJO.

62

Bibliografa
1. Thomas L. Floyd, Digital Fundamentals. Ninth Edition. 2. Ronald J. Tocci; Neal S. Widmer; Gregory L. Moss,Digital Systems, Principles and Applications. Tenth Edition

63