Flip-Flop J-K

Objetivo: Desarrollar un Flip-Flop J-K y un Latch J-K

Introduccin

Flip-flop El flip-flop es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:
y y

Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS. Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Flip- flop J-K

Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R. Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
y y

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida. K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena. Latch Es un circuito electrnico usado para almacenar informacin en sistemas lgicos asncronos. Un latch puede almacenar un bit de informacin. Los latches se pueden agrupar, algunos de estos grupos tienen nombres especiales, como por ejemplo el 'latch quad ' (que puede almacenar cuatro bits) y el 'latch octal' (ocho bits). Los latches son dispositivos biestables asncronos que no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos de entrada, mientras que los biestables sncronos, cuando tienen datos de entrada, cambian el estado de salida en respuesta a una entrada de reloj.

Desarrollo Se elaborara un flip-flop en vhdl Cdigo VHDL

library ieee; use ieee.std_logic_1164.all ; entity flipflop is port (J,K,CLK: in std_logic; Q, NQ: inout std_logic); end flipflop; architecture jk of flipflop is begin process (CLK, J, K) begin if (CLK'event and CLK = '1') then if (J = '0'and K = '0') then NQ <= NOT Q; Q <= (NQ AND J) OR (Q AND (NOT K)); elsif (J = '0' and K = '1') then NQ <= NOT Q; Q <= '0'; elsif (J = '1' and K = '0') then NQ <= NOT Q; Q <= '1'; elsif (J = '1' and K = '1') then NQ <= NOT Q; Q <= (Q AND (NOT K)); end if; end if; end process; end jk;

Tabla
ck 1 1 1 1 j 0 0 1 1 k 0 1 0 1 q q 0 1 Q(not) q(not) q(not) 1 0 q

Latch
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.all

entity latch is Port ( J : in STD_LOGIC; K : in STD_LOGIC; Q : inout STD_LOGIC; NQ : inout STD_LOGIC); end latch; architecture JK of latch is begin process (J,K) begin if(J='0')then if(K='0')then Q<=Q; NQ<=Not Q; else Q<='1'; NQ<='0'; end if; else if(K='1')then Q<=Not Q; NQ<=Q; else Q<='0'; NQ<='1'; end if; end if; end process; end JK;

j 0 0 1 1

k 0 1 0 1

q q 0 1 Q(not)

q(not) q(not) 1 0 q