P. 1
Practica 1 Compuertas Multiplexor VHDL

Practica 1 Compuertas Multiplexor VHDL

|Views: 147|Likes:
Publicado porshujidan

More info:

Published by: shujidan on Mar 26, 2013
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

09/07/2013

pdf

text

original

Práctica #1.

Compuertas y Multiplexores con VHDL

Objetivos: • • Familiarizarse con el programa Galaxy para la creación de proyectos. Obtener las bases necesarias del lenguaje VHDL para la programación de sistemas digitales. Familiarizarse con el programa Active-HDL Sim para la simulación de sistemas digitales. Aplicar los conocimientos teóricos de Arquitectura de computadoras

Esta guía los llevará paso a paso en la creación de proyectos en VHDL, así como en la simulación del sistema digital.

Para la creación y simulación de sistemas digitales utilizaremos el programa Galaxy. El primer paso es crear el proyecto en el cual realizaremos el diseño en VHDL. Esto se muestra en las figuras 1 y 2.

Figura 1. Creación de nuevo proyecto con Galaxy

Figura 2. Nuevo proyecto con Galaxy (2).

1

Dr. Marco Aceves, PhD

Práctica #1. como lo muestra en la figura 4. El cuadro de diálogo de la información del proyecto se muestra en la figura 3. el nombre del proyecto y el tipo (VHDL es más completo que Verilog. de otra forma no podrá ser agregado al proyecto. Figura 3. Para agregar archivos vhd al proyecto recién creado. se seleccionará el nombre de la librería. PhD . Compuertas y Multiplexores con VHDL En este caso. Información del proyecto VHDL en Galaxy Para iniciar a trabajar con VHDL simplemente es necesario agregar un archivo de texto usando el mismo procedimiento anteriormente mencionado. 2 Dr. por lo que se usará éste). Sin embargo. seleccione “add files” en el menú Project. Marco Aceves. debido a que se pretende programar un dispositivo GAL se seleccionara “Project [Target – Library] “ En el siguiente cuadro de diálogo. en lugar de seleccionar “Project” se seleccionará “text file”. Nota importante: es necesario que al grabar su archivo de texto se ponga manualmente la extensión vhd.

ARCHITECTURE algoritmica OF Compuerta_OR IS BEGIN x <= a OR b. a continuación se muestra una compuerta OR programada en VHDL. Marco Aceves. se muestra cómo compilarlo. END Compuerta_OR. library ieee. el siguiente paso es compilarlo. Archivo VHDL agrega al proyecto. Compuertas y Multiplexores con VHDL Figura 4. En la siguiente figura (Figura 5. x : OUT std_logic). END algoritmica.all. ENTITY Compuerta_OR IS PORT (a.Práctica #1. Una vez terminado su programa en VHDL. PhD .std_logic_1164. use ieee. 3 Dr. Como ejemplo. b : IN std_logic.

PhD . Una vez que tanto el diseño como la compilación son correctas. como lo muestra la figura 6. Marco Aceves. Para la simulación se utilizará el programa “Active-HDL Sim”. Una ves abierto el programa para simulación se tiene que abrir el archivo VHD.Práctica #1. Compuertas y Multiplexores con VHDL Figura 5. Compilación de un programa en VHDL. 4 Dr. como lo muestra la figura 5. En la pestaña de “Compiler” aparecerán los errores en caso de haberlos. el siguiente paso es la simulación del programa VHD.

Para esto se selecciona “add signals” del menú “waveform”. 5 Dr. Active-HDL Sim. PhD . A este comportamiento se le llama “stimulus”. Compuertas y Multiplexores con VHDL FIgura 6.Práctica #1. Figura 7. En el siguiente cuadro de diálogo. Marco Aceves. Señales por se agregadas en Active-HDL Sim. A continuación se necesitará definir el comportamiento de las entradas para poder simular la salida(s). se seleccionarán todas las entradas y salidas como se muestra en la figura 7. Lo siguiente es agregar las señales de entrada y salida que se requieren simular.

En este ejemplo la frecuencia de la señal “a” es de 1MHz y la de la señal “b” es de 10MHz (Se pueden utilizar KHz y Hz). Figura 8. Marco Aceves. Creación de “Stimulus” para las señales de entrada. Es recomendable utilizar para estos ejercicios el tipo de simulador reloj. 6 Dr. seleccionar “stimulators”. Compuertas y Multiplexores con VHDL Seleccionar las entradas y con click derecho. La creación de los “stimulus” se muestra en la Figura 9. Esto se muestra en la Figura 8. PhD .Práctica #1.

PhD . iniciará la simulación oprimiendo el botón que se muestra en la figura 10. Por último.Práctica #1. Ejemplo de “stimulators” de una compuerta OR. Figura 10. Compuertas y Multiplexores con VHDL Figura 9. Marco Aceves. Inicio de la simulación y observabilidad de la salida “x” para una compuerta OR 7 Dr.

Inicio de la simulación y observabilidad de la salida “x” para una compuerta AND El siguiente paso es hacer algo ligeramente más complejo más relacionado con la materia arquitectura de computadoras: un multiplexor. Compuertas y Multiplexores con VHDL Figura 11. PhD . desarrolle un multiplexor como lo muestra la figura 12 Figura 12. de lo contrario arrojará falso. El multiplexor funcionará de la manera siguiente: a. Marco Aceves. b. c y d serán de 2 bits cada una. El siguiente código muestra un comparador de 2 bits en el cual si a y b son iguales el resultado de C es verdadero. lo mismo que la salida y Existirá una señal de selección sel de 2 bits de tal forma que si 8 Dr.Práctica #1. Basado en dicho código. Diagrama de un Multiplexor se 4 entradas de 2 bits cada una.

NOT. 3) Diseñar y simular en VHDL un multiplexor de 4 entradas y 2 bits cada una. AND. Habiendo terminado su guía. incluidas en el mismo reporte. NAND y XOR en diferentes archivos (si es posible proyectos). 9 Dr. en formato . 2) Comprobar mediante simulación el diseño para dichas compuertas (OR. están listos para su siguiente práctica.Práctica #1. Su práctica consiste en lo siguiente: 1) Diseñar la lógica en VHDL de las siguientes compuertas: OR (ya fue mostrada). los resultados y las conclusiones de la misma de manera individual. y deberá de ser documentada el diseño. El reporte deberá ser enviado por e-mail en la fecha que se indique. La realización de esta práctica es por equipos. NOT. NAND y XOR). PhD . la simulación.doc (de compatibilidad 2003) o pdf. Marco Aceves. Compuertas y Multiplexores con VHDL sel = 00 sel = 01 sel = 10 sel = 11 y=a y=b y=c y=a Lo anterior da una guía paso a paso de cómo diseñar un sistema digital en VHDL. AND.

Después de 3 días de retraso. rpt y de proyecto deberán de ser compactados (zip o rar sin contraseña) y enviados por mail al igual que su reporte. Los archivos utilizados vhd.Práctica #1. El retraso de la entrega de su práctica demeritará en un 15% del total por día. no se admitirán prácticas 10 Dr. PhD . Compuertas y Multiplexores con VHDL La calificación para esta práctica se dará de la siguiente manera: Objetivo e Introducción Diseño de las compuertas en VHDL Simulación de las compuertas en Active-HDL Sim Explicación de la simulación Diseño del multiplexor Simulación y explicación de dicha lógica Conclusiones de su práctica Archivos completos 10% 15% 15% 10% 20% 20% 10% 0% (pero deben de ser enviados) La práctica deberá de ser enviada por mail en la fecha acordada. Marco Aceves.

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->