Manual de Usuario - PLC 5 Avanzado

Allen Bradley
Controladores programables PLC 5 con nuevas caractersticas y Ethernet

(Cat. Nos. 1785-L11B, -L20B, -L30B, -L40B, -L40L, -L60B, -L60L, -L80B, -L20E, -L40E, -L80E, -L26B, -L46B, -L46L, -L86B)
Manual del usuario
Informacin importante para el usuario
El equipo de estado slido tiene caractersticas de funcionamiento que difieren de las del equipo electromecnico. El manual Safety Guidelines for the Application, Installation and Maintenance of Solid State Controls (publicacin SGI-1.1) describe algunas diferencias importantes entre el equipo de estado slido y los dispositivos electromecnicos cableados. Debido a dicha diferencia y a la gran variedad de usos para el equipo de estado slido, todas las personas responsables de la aplicacin de este equipo deben estar satisfechas de que sea aceptable cada aplicacin destinada a este equipo. Bajo ninguna condicin, Allen-Bradley Company aceptar responsabilidad ni obligacin por los daos indirectos o consiguientes como resultado del uso o aplicacin de este equipo. Los ejemplos de ilustraciones, grficos, programas y esquemas mostrados en esta gua tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y requisitos asociados con cualquier instalacin particular, Allen-Bradley no puede asumir responsabilidad u obligacin por el uso real basado en los ejemplos y los grficos. Allen-Bradley Company no asume ninguna responsabilidad de patente con respeto al uso de informacin, circuitos, equipo o software descritos en este manual. Est prohibida la reproduccin total o parcial del contenido de esta publicacin de propiedad exclusiva sin el permiso por escrito de Allen-Bradley Company. En este manual hacemos anotaciones para alertarle de las consideraciones de seguridad. ATENCION: Identifica informacin sobre prcticas o condiciones que pueden resultar en lesiones personales, daos de propiedad o prdidas econmicas.
Las notas de Atencin le ayudan a: Identificar un peligro Evitar el peligro Reconocer las consecuencias Importante: Identifica informacin especialmente importante para una aplicacin y un entendimiento correctos del producto.
Ethernet es una marca registrada de Intel Corporation, Xerox Corporation y Digital Equipment Corporation. PLC y PLC-5 son marcas registradas de Allen-Bradley Company, Inc. Data Highway Plus, DH+, PLC-5/11, -5/20, -5/26, -5/30, -5/40, -5/46, -5/40L, -5/60, -5/60L, -5/80, -5/86, -5/20E, -5/40E y -5/80E son marcas comerciales de Allen-Bradley Company, Inc.
Resumen de cambios
Introduccin
Esta versin contiene informacin nueva y actualizada. Los cambios ms importantes son los siguientes.
Para ver esta nueva informacin: El procesador de serie E tiene capacidad para hasta 2000 archivos de programa Vea el captulo: 4
Informacin actualizada
Para obtener esta informacin actualizada: Posibilidades de conexin del canal 1A para los procesadores PLC-5/20E, -5/40E y -5/80E Referencia al bit de control del usuario S26:6 para el control de forzados y cambios de la tabla de datos durante el modo marcha del procesador Descripcin general de los pasos requeridos para comunicacin con las E/S residentes en el procesador Consejo de diseo para la colocacin de mdulos de E/S para las E/S inmediatas Descripcin general de los pasos requeridos para comunicacin con las E/S remotas Consejos para resolver problemas de la comunicacin de E/S remotas Descripcin general de los pasos requeridos para comunicacin con un canal adaptador Descripcin general de los pasos requeridos para comunicacin con las E/S extendidas locales Diseo de una red DH+ Uso del archivo de indicadores de estado global Programacin de rutinas de fallo para manejar los fallos del rack de E/S remotas El uso de subdiagramas SFC requiere MCP A Uso del bit .TO para que las instrucciones de transferencia en bloques no impidan la finalizacin de las STI Programacin de instrucciones de transferencia en bloques en las PII Aclaracin sobre las descripciones de fallos Vea el captulo: 1 1 5 5 6 6 7 8 10 10 16 17 18 19 21
1785 6.5.12ES Enero 1997
RDC2
Notas
1785 6.5.12ES Enero 1997
Prefacio
Uso de este manual

Cmo usar la documentacin
Los documentos del controlador programable PLC-5 estn organizados segn las tareas que usted realiza. Esta organizacin le permite encontrar la informacin necesaria sin leer la que no est relacionada con la tarea actual. La flecha en la Figura P.1 indica el manual que est usando actualmente.
Figure P.1 Documentos del controlador programable con caractersticas mejoradas y Ethernet
Enhanced PLC 5 Programmable Controller Quick Start How to get the processor installed and running
Inicio rpido del controlador programable PLC-5 Ethernet Cmo instalar y poner en marcha el procesador
Enhanced and Ethernet PLC 5 Programmable Controller Manual del usuario Explanation of system design, programming, and operation; reference material 1785 6.5.12ES
1785 10.4
1785 10.5ES
del conjunto de instrucciones Referencia Ejecucin de instrucciones, parmetros, bits de estado y ejemplos
Referencia rpida de los controladores programables PLC-5 1785 Acceso rpido a los interruptores, bits de estado, indicadores, instrucciones y pantallas de software 1785 7.1ES
1785 6.1ES
Para obtener ms informacin acerca de los controladores programables PLC-5 o de las publicaciones mencionadas anteriormente o de otras publicaciones relacionadas, comunquese con su oficina de ventas local, distribuidor o integrador de sistemas. Para obtener informacin detallada acerca de TCP/IP en particular y de establecimiento de redes en general, vea las siguientes publicaciones: Comer, Douglas E. Internetworking with TCP-IP, Volume 1: Protocols and Architecture. Englewood Cliffs, N.J.: Prentice-Hall, 1990. ISBN 0-13-468505-9. Tanenbaum, Andrew S. Computer Networks, 2nd ed. Englewood Cliffs, N.J.: Prentice-Hall, 1989. ISBN 0-13-162959-X.
Propsito de este manual
Este manual tiene como propsito ayudarle a disear y operar un sistema de controlador programable PLC5 con caractersticas mejoradas y/o Ethernet. Srvase de este manual para ayudarle a:
1785 6.5.12ES Enero 1997
P2
Uso de este manual
determinar las caractersticas del procesador y cmo

usarlas seleccionar los elementos de hardware apropiados para el sistema planificar el sistema PLC5 operar el sistema PLC5
Convenciones
Este manual usa las siguientes convenciones:

Este icono:
Consejo de diseo
Indica: que la informacin se refiere al diseo del sistema Tambin se hace referencia a estos consejos en el ndice. hay ms informacin acerca del tema en la publicacin a la que se hace referencia
Las palabras entre corchetes representan las teclas que usted

presiona. Por ejemplo: [Enter] o
Programming/Documentation [F1] Online
Las palabras que describen la informacin que usted tiene que

proporcionar se muestran en letra cursiva. Por ejemplo, si usted tiene que escribir un nombre de archivo, esto se muestra as:
filename
Los mensajes y comandos que muestra el terminal se muestran

as:
Press a function key
1785 6.5.12ES Enero 1997
Uso de este manual
P3
Trminos usados en este manual
Familiarcese con los siguientes trminos y definiciones.

Definicin datos transferidos, en bloques de datos de hasta 54 palabras, hacia/desde un mdulo de E/S de transferencia en bloques (por ejemplo, un mdulo analgico) datos (palabras) transferidos hacia/desde un mdulo de E/S discretas se refiere a los procesadores PLC 5/11, 5/20, 5/26, 5/30, 5/40, 5/46, 5/40L, 5/46L, 5/60, 5/60L, 5/80y 5/86 Los procesadores PLC 5/26, 5/46 y 5/86 son procesadores protegidos. Consulte el Suplemento de procesadores PLC 5 protegidos, publicacin 1785 6.5.13ES. Este trmino tambin se refiere a los procesadores PLC 5/V30B, 5/V40B, 5/V40L cuando se aplica. Para obtener ms informacin, consulte el Manual del usuario de los controladores programables PLC 5/VME VMEbus, publicacin 1785 6.5.9ES.
Trmino Datos de transferencia en bloques
Datos de transferencia discreta Procesadores PLC-5 con caractersticas mejoradas
Ethernet
una red de rea local con una velocidad de comunicacin de banda de base de 10M bps diseada para intercambio de informacin a alta velocidad entre computadoras y dispositivos relacionados se refiere a los procesadores PLC 5/20E, 5/40E y 5/80E E/S conectadas a un procesador a travs de un enlace paralelo para obtener un rendimiento mayor, limitando as la distancia desde el procesador una red paralela que transporta datos entre un procesador PLC 5/40L 5/60L y adaptadores de E/S locales extendidas se usa como referencia genrica de los procesadores PLC-5 con caractersticas mejoradas y PLC-5 Ethernet en este manual solamente tambin se aplica al PLC 5/V30B tambin se aplica al PLC 5/V40B tambin se aplica al PLC 5/V40L
Procesadores PLC-5 Ethernet E/S locales extendidas
Vnculo de E/S extendidas locales Procesador PLC 5
PLC 5/30 PLC 5/40 PLC 5/40L
Chasis de E/S locales residente en el el chasis de E/S en que el procesador PLC-5 se encuentra instalado procesador E/S locales residentes en el procesador Red de E/S remotas mdulos de E/S ubicados en el mismo chasis que el procesador PLC-5 un vnculo de comunicacin en serie entre un puerto del procesador PLC-5 en el modo escner y un adaptador as como mdulos de E/S que se encuentran remotamente del procesador PLC-5 el envolvente de hardware que contiene un adaptador y mdulos de E/S que se encuentran remotamente en un vnculo de comunicacin en serie a un procesador PLC-5 en el modo escner
Chasis de E/S remotas
1785 6.5.12ES Enero 1997
P4
Uso de este manual
Descripcin general del manual
Este manual tiene tres secciones principales: Diseo Operacin Referencia

Vea el captulo 1 2 3 4 5 6 Ttulo Descripcin del procesador Seleccin y ubicacin de E/S Ubicacin del hardware del sistema Direccionamiento de E/S y memoria del procesador Comunicacin con E/S residentes en el procesador Comunicacin con E/S remotas
Seccin: Diseo
Para obtener informacin acerca de: Una descripcin general de las capacidades e interruptor de llave de los procesadores PLC 5 Pautas para seleccionar y ubicar los mdulos de E/S El entorno apropiado para el sistema PLC 5 Seleccin del modo de direccionamiento, asignacin de nmeros de rack y descripcin de la memoria del PLC 5
Operacin
Configuracin del procesador para E/S residentes en el procesador, transferencia de datos y estado de monitoreo Configuracin de un sistema para comunicacin de E/S remotas, diseo de una red de E/S remotas, transferencia de datos y estado de monitoreo Configuracin de un canal adaptador PLC 5, transferencia de datos y estado de monitoreo Para los procesadores PLC 5/40L, 5/46L y 5/60L solamente:Configuracin de un sistema de E/S locales extendidas, transferencia de datos y estado de monitoreo Consideraciones de rendimiento generales y especficas Configuracin de un sistema para el Data Highway Plust y el monitoreo del estado de canal Configuracin de un sistema para comunicaciones en serie y monitoreo del estado del canal Para los procesadores PLC 5/20E, 5/40E y 5/80E solamente:Configuracin de un sistema para comunicaciones Ethernet y monitoreo del estado del canal Asignacin de contraseas y privilegios Descripcin general de la caracterstica de programacin del PLC 5 Definicin del procedimiento de encendido Definicin, programacin y monitoreo de las rutinas de fallo Configuracin y monitoreo de los programas de control principal Uso, definicin y monitoreo de las interrupciones temporizadas seleccionables Uso, definicin y monitoreo de las interrupciones de entrada de procesador
7 8
Comunicacin con un canal adaptador PLC 5 Comunicacin con E/S locales extendidas
9 10 11 12
Maximizacin del rendimiento del sistema Comunicacin con dispositivos en una red DH+ Comunicacin con dispositivos en un vnculo en serie Comunicacin con dispositivos en una red Ethernet Proteccin de los programas Consideraciones de programacin Preparacin de las rutinas de encendido Preparacin de las rutinas de fallo Uso de los programas de control principales Uso de las interrupciones temporizadas seleccionables Uso de las interrupciones de entrada de procesador Especificaciones del sistema Archivo de estado del procesador Referencia rpida del conjunto de instrucciones Referencia para los posicionamientos de interruptores Resolucin de problemas Referencia para cables
13 14 15 16 17 18 19 20 21 22 23 24 25
Lista
Especificaciones del sistema Listado de las palabras de archivo de estado del procesador y su significado Gua para las instrucciones de escalera y tiempos de ejecucin Cmo posicionar los interruptores del sistema Problemas potenciales y soluciones recomendadas Pautas para seleccionar y hacer cables
1785 6.5.12ES Enero 1997
Uso de este manual
P5
Servicio de soporte tcnico de Rockwell Automation
Rockwell Automation ofrece servicios de soporte tcnico mundialmente con ms de 75 oficinas de ventas/soporte, 512 distribuidores autorizados y 260 integradores de sistemas autorizados ubicados en los EE.UU., adems de representantes Rockwell Automation en los principales pases del mundo.
Soporte local de productos

Comunquese con su representante local de Rockwell Automation para informacin referente a: soporte de ventas y pedidos instruccin tcnica de productos soporte de garanta acuerdos de servicios de soporte
Asistencia tcnica de productos

Si es necesario ponerse en contacto con Rockwell Automation para obtener ayuda tcnica, le rogamos repasar primero la informacin que aparece en el captulo titulado Resolucin de problemas. Despus, srvase llamar a su representante local de Rockwell Automation.
Sus preguntas o comentarios sobre este manual

Si encuentra un problema con este manual, por favor notifquenos acerca del problema en el Informe de problemas de publicacin incluido.
1785 6.5.12ES Enero 1997
P6
Uso de este manual
Notas
1785 6.5.12ES Enero 1997
Tabla de Contenidos
Descripcin del procesador
Captulo 1
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1 Diseo de sistemas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1 1-2 Identificacin de los componentes del procesador PLC 5 . . . . . Caractersticas de programacin . . . . . . . . . . . . . . . . . . . . . . . 1-10 Uso de un canal de procesador PLC 5 como un escner de E/S remotas 1-11 Uso del canal del procesador PLC 5 como un adaptador de E/S remotas 1-12 Uso de un procesador PLC 5/40L, 5/60L como escner de E/S locales extendidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14
Seleccin y ubicacin de E/S
Captulo 2
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de mdulos de E/S . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de densidad del mdulo de E/S . . . . . . . . . . . . . . . . Ubicacin de los mdulos de E/S en un chasis . . . . . . . . . . . . . 2-1 2-1 2-2 2-3
Ubicacin del hardware del sistema
Captulo 3
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Determinacin del ambiente apropiado . . . . . . . . . . . . . . . . . . Cmo proteger el procesador . . . . . . . . . . . . . . . . . . . . . . . . . Cmo evitar dao electrosttico . . . . . . . . . . . . . . . . . . . . . . . Disposicin de la canalizacin del cable . . . . . . . . . . . . . . . . . Categora de conductores . . . . . . . . . . . . . . . . . . . . . . . . . Encaminamiento de los conductores . . . . . . . . . . . . . . . . . . Configuracin del espacio para el panel posterior . . . . . . . . . . . Conexin a tierra del sistema . . . . . . . . . . . . . . . . . . . . . . . . . 3-1 3-1 3-3 3-3 3-3 3-4 3-4 3-5 3-6
1785-6.5.12ES - Enero 1997
ii
Tabla de Contenidos
Direccionamiento de E/S y memoria del procesador
Captulo 4
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . El concepto de direccionamiento de E/S . . . . . . . . . . . . . . . . . Cmo seleccionar un modo de direccionamiento . . . . . . . . . . . Direccionamiento de mdulos de transferencia en bloques . . . . Resumen del direccionamiento . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de racks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descripcin de la memoria del procesador PLC 5 . . . . . . . . . . Informacin sobre el almacenamiento de datos (archivos de tabla de datos) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento de tipos de archivos . . . . . . . . . . . . . . . . . Informacin acerca del almacenamiento del archivo de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo especificar las direcciones de imagen de E/S . . . . . . . Cmo especificar direcciones lgicas . . . . . . . . . . . . . . . . . Cmo especificar direcciones indirectas . . . . . . . . . . . . . . . Cmo especificar direcciones indexadas . . . . . . . . . . . . . . . Cmo especificar direcciones simblicas . . . . . . . . . . . . . . . Cmo optimizar el tiempo de ejecucin de instrucciones y la memoria del procesador . . . . . . . . . . . . . . . . . . . . . . Uso eficaz de la memoria de E/S . . . . . . . . . . . . . . . . . . . . . . 4-1 4-1 4-4 4-8 4-8 4-9 4-10 4-11 4-13 4-14 4-15 4-15 4-16 4-18 4-19 4-20 4-21 4-22
Comunicacin con las E/S residentes en el procesador
Captulo 5
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1 Descripcin del escn del procesador PLC-5 . . . . . . . . . . . . . 5-1 5-2 Escn del programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia de datos a E/S residentes en el procesador . . . . 5-3 Transferencia de datos discretos a las E/S residentes en el procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3 Transferencia de las peticiones de E/S inmediatas . . . . . . . . 5-3 Transferencia de datos mediante transferencias en bloques a E/S 5-4 residentes en el procesador . . . . . . . . . . . . . . . . . . . . . Configuracin del sistema para E/S residentes en el procesador 5-4
1785-6.5.12ES - Enero 1997
Tabla de Contenidos
iii
Comunicacin con las E/S remotas
Captulo 6
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de dispositivos que usted puede conectar . . . . . . . . . Introduccin a E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . Diseo de un vnculo de E/S remotas . . . . . . . . . . . . . . . . . . . Pautas de diseo del vnculo . . . . . . . . . . . . . . . . . . . . . . . Pautas de diseo del cable . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin de un canal de procesador como un escner . . . Defina un archivo de estado de E/S . . . . . . . . . . . . . . . . . . . Especifique la informacin para la configuracin del canal . . . Cmo especificar la lista de escn . . . . . . . . . . . . . . . . . . . Cmo comunicar con un adaptador de nodo de E/S remotas . . . Cmo resolver problemas de comunicacin de E/S remotas . Transferencia de datos en bloques . . . . . . . . . . . . . . . . . . . . . Bits de fallo menor de transferencia en bloques . . . . . . . . . . Transferencias en bloques de datos de E/S remotas . . . . . . . . . Secuencia de transferencia en bloques con bits de estado . . . . Consideraciones de programacin de transferencias en bloques Consideraciones generales . . . . . . . . . . . . . . . . . . . . . . . . Para los racks locales donde reside el procesador . . . . . . . . Monitoreo de canales de escner de E/S remotas . . . . . . . . . . Direccionamiento del archivo de estado de E/S . . . . . . . . . . . . 6-1 6-2 6-3 6-4 6-4 6-5 6-6 6-7 6-8 6-9 6-11 6-12 6-13 6-15 6-15 6-16 6-20 6-20 6-20 6-21 6-23
Comunicacin con un canal adaptador PLC-5
Captulo 7
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin de comunicacin a un canal adaptador PLC 5 . . . Especifique la velocidad de comunicacin, direccin y tamao de rack del canal adaptador . . . . . . . Especifique los archivos de configuracin de transferencias discretas . . . . . . . . . . . . . . . . . . . . . . . . Programacin de transferencias discretas en el modo adaptador Programacin de transferencias en bloques de datos a un canal adaptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin de las peticiones de transferencia en bloques . Ejemplo de lgica de escalera de transferencia en bloques . . Los efectos de la programacin de transferencias en bloques a un canal de procesador en modo adaptador en la transferencia de datos discreta . . . . . . . . . . . . . . . . . . . Monitoreo del estado del canal adaptador . . . . . . . . . . . . . . . . Monitoreo del estado del procesador supervisor . . . . . . . . . . . . Monitoreo de canales adaptadores de E/S remotas . . . . . . . . . 7-1 7-2 7-3 7-4 7-8 7-8 7-9 7-11 7-14 7-15 7-16 7-17
1785-6.5.12ES - Enero 1997
iv
Tabla de Contenidos
Comunicacin con las E/S locales extendidas
Captulo 8
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de dispositivos que usted puede conectar . . . . . . . . . Cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento y ubicacin de E/S . . . . . . . . . . . . . . . . . . . . Transferencia de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia de datos discretos . . . . . . . . . . . . . . . . . . . . . Transferencia de datos en bloques . . . . . . . . . . . . . . . . . . . Clculo del tiempo de terminacin de transferencias en bloques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Consideraciones referentes a los racks extendidos locales . . Configuracin del procesador como un escner de E/S locales extendidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitoreo del estado de E/S locales extendidas . . . . . . . . . . . . 8-1 8-1 8-2 8-2 8-4 8-5 8-6 8-6 8-9 8-9 8-13
Maximizacin del rendimiento del sistema
Captulo 9
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Escn del programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de la lgica falsa versus la lgica verdadera en el tiempo de escn de lgica . . . . . . . . . . . . . . . . . . . . . . . Efectos de diferentes instrucciones en el tiempo de escn de lgica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de diferentes estados de entrada en el tiempo de escn de lgica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos del uso de interrupciones en el tiempo de escn de lgica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos del tiempo de mantenimiento interno . . . . . . . . . . . . La edicin en el modo marcha remota . . . . . . . . . . . . . . . Colocacin de los mdulos de transferencia en bloques en el chasis con procesador residente . . . . . . . . . . . . . . . . El uso de archivos del indicador de estado global . . . . . . . Clculo del rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Retardo de mdulos de entrada y salida . . . . . . . . . . . . . . . . . Transferencia en el backplane de E/S . . . . . . . . . . . . . . . . . . . Tiempo de escn de E/S remotas . . . . . . . . . . . . . . . . . . . . . . Velocidad de comunicacin . . . . . . . . . . . . . . . . . . . . . . . . Nmero de racks en la lista . . . . . . . . . . . . . . . . . . . . . . . . Transferencias en bloques . . . . . . . . . . . . . . . . . . . . . . . . . Clculo del tiempo de escn de E/S remotas en el caso ms pesimista . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Optimizacin del tiempo de escn de E/S remotas . . . . . . . . Tiempo de procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ejemplo del clculo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos en el rendimiento de operaciones en lnea . . . . . . . . . . El efecto de insertar renglones de lgica de escalera al lmite de 56 K palabras . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 9-1 9-2 9-2 9-2 9-3 9-4 9-4 9-5 9-5 9-5 9-5 9-6 9-6 9-7 9-7 9-7 9-8 9-9 9-10 9-11 9-12 9-13
1785-6.5.12ES - Enero 1997
Tabla de Contenidos
Comunicacin con dispositivos en una red DH+
Captulo 10
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de dispositivos que puede conectar . . . . . . . . . . . . . Diseo del vnculo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal para comunicacin DH+ . . . . . . . . . . . Uso del archivo de indicador de estado global . . . . . . . . . . . . . Monitoreo de los canales de comunicacin DH+ . . . . . . . . . . . . Estimacin del rendimiento de la red DH+ . . . . . . . . . . . . . . . . Nodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tamao y nmero de mensajes . . . . . . . . . . . . . . . . . . . . . Destino del mensaje . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tiempo de procesamiento interno . . . . . . . . . . . . . . . . . . . . Promedio de los resultados de prueba de tiempo de respuesta de la red DH+ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Pautas de aplicaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1 10-1 10-2 10-2 10-4 10-5 10-9 10-9 10-10 10-11 10-12 10-13 10-14
Comunicacin con los dispositivos en un vnculo en serie
Captulo 11
Cmo usar este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin entre RS 232C, RS 422A y RS 423 . . . . . . . . . . . . . Configuracin del puerto en serie del procesador . . . . . . . . . . . Uso del canal 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modo usuario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modo de sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Mtodos de comunicacin de estacin maestra a estacin remota . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cambio de modos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo configurar el canal 0 para comunicacin punto a punto DF1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo configurar el canal 0 como estacin de esclavo . . . . . Cmo configurar el canal 0 como estacin maestra . . . . . . . Cmo configurar el canal 0 para el modo usuario (protocolo ASCII) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo monitorear el estado del canal 0 . . . . . . . . . . . . . . . . . . Cmo usar la pantalla de estado del modo sistema . . . . . . . Cmo usar la pantalla de estado del modo usuario (ASCII) . . 11-1 11-1 11-2 11-2 11-2 11-3 11-4 11-4 11-5 11-5 11-6 11-8 11-10 11-15 11-18 11-18 11-20
1785-6.5.12ES - Enero 1997
vi
Tabla de Contenidos
Comunicacin con dispositivos en una red Ethernet
Captulo 12
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Medios y cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de su direccin IP . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento de red . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo configurar el canal 2 para comunicacin Ethernet . . . . . . Configuracin manual del canal 2 . . . . . . . . . . . . . . . . . . . . Cmo configurar dinmicamente el canal 2 usando BOOTP . Cmo usar BOOTP DOS/Windows . . . . . . . . . . . . . . . . . . . . . Cmo instalar el servidor BOOTP DOS/Windows . . . . . . . . . Edite el archivo de configuracin BOOTP DOS/Windows . . . Cmo ejecutar la utilidad del servidor de inicializacin . . . . . Ejecucin de la utilidad basada en DOS . . . . . . . . . . . . . . Ejecucin de la utilidad basada en Windows . . . . . . . . . . Cmo usar las funciones avanzadas Ethernet . . . . . . . . . . . . . Cmo usar el direccionamiento de difusin . . . . . . . . . . . . . Cmo usar las mscaras de subred y gateways . . . . . . . . . . Cmo configurar manualmente el canal 2 para los procesadores en subredes . . . . . . . . . . . . . . . . . . . . Cmo usar BOOTP para configurar el canal 2 para los procesadores en subredes . . . . . . . . . . . . . . . . . . . . Cmo interpretar los cdigos de error . . . . . . . . . . . . . . . . . . . Interpretacin de datos de estado Ethernet . . . . . . . . . . . . . . . Consideraciones de rendimiento del PLC-5 Ethernet . . . . . . . . 12-1 12-1 12-2 12-2 12-3 12-3 12-5 12-6 12-7 12-7 12-9 12-10 12-10 12-11 12-11 12-12 12-13 12-13 12-16 12-17 12-18
Proteccin de los programas
Captulo 13
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Contraseas y privilegios . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo definir las clases de privilegios . . . . . . . . . . . . . . . . . . . Asignacin de una clase de privilegio a un canal o archivo fuera de lnea . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de una clase de privilegio a un nodo . . . . . . . . . . . . Cmo asignar los privilegios de lectura/escritura a un archivo de programa . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo asignar los privilegios de lectura/escritura a un archivo de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo usar los procesadores protegidos . . . . . . . . . . . . . . . . . 13-1 13-2 13-3 13-4 13-4 13-4 13-4 13-5
Consideraciones de programacin
Captulo 14
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Forzados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . El forzado de entradas y salidas . . . . . . . . . . . . . . . . . . . . . Forzado de transiciones SFC . . . . . . . . . . . . . . . . . . . . . . . Cmo usar rutinasde programacin especiales . . . . . . . . . . . . Programa de prioridades para interrupciones y MCP . . . . . . . . Estados de ejecucin de programas . . . . . . . . . . . . . . . . . . Para modificar la priorizacin . . . . . . . . . . . . . . . . . . . . . . . Definicin y programacin de rutinas de interrupcin . . . . . . . . 14-1 14-1 14-1 14-2 14-2 14-4 14-4 14-6 14-6
1785-6.5.12ES - Enero 1997
Tabla de Contenidos
vii
Preparacin de las rutinas de encendido
Captulo 15
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Establecimiento de la proteccin del encendido . . . . . . . . . . . . Habilitacin o inhabilitacin del encendido . . . . . . . . . . . . . . . . Cmo definir el procedimiento de encendido del procesador . . . 15-1 15-1 15-1 15-2
Preparacin de las rutinas de fallo
Captulo 16
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descripcin del concepto de rutina de fallo . . . . . . . . . . . . . . . Respuestas a un fallo mayor . . . . . . . . . . . . . . . . . . . . . . . . Descripcin de los fallos mayores detectados por el procesador Fallo en un rack de E/S residentes en el procesador o locales extendidas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Fallo en un chasis de E/S remotas . . . . . . . . . . . . . . . . . . . Cmo definir una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . Cmo definir un temporizador de control (watchdog) . . . . . . . . . Cmo evitar los mltiples fallos del temporizador de control (watchdog) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Programacin de una rutina de fallo . . . . . . . . . . . . . . . . . . . . Cmo borrar un fallo mayor . . . . . . . . . . . . . . . . . . . . . . . . Cambio de la rutina de fallo desde la lgica de escalera . . . . Cmo usar la lgica de escalera para recuperar de un fallo . . Transferencias en bloques en rutinas de fallo . . . . . . . . . . . . Cmo probar una rutina de fallo . . . . . . . . . . . . . . . . . . . . . Cmo monitorear los fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitoreo de fallos mayores/menores y cdigos de fallo . . . . Cmo interpretar los fallos mayores . . . . . . . . . . . . . . . . . . Interpretacin de fallos menores . . . . . . . . . . . . . . . . . . . . . Cmo monitorear los bits de estado . . . . . . . . . . . . . . . . . . 16-1 16-1 16-1 16-2 16-3 16-3 16-4 16-5 16-5 16-6 16-6 16-8 16-9 16-10 16-10 16-10 16-11 16-11 16-11 16-11
Uso de los programas de control principales
Captulo 17
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo seleccionar los programas de control principal . . . . . . . . Descripcin de cmo el procesador interpreta los MCP . . . . . . . Configuracin de MCP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitoreo de MCP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 17-1 17-1 17-3 17-4
Uso de las interrupciones temporizadas seleccionables
Captulo 18
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de una interrupcin temporizada seleccionable . . . . . . . . . Para escribir una lgica de escalera para una STI . . . . . . . . Ejemplo de aplicacin de una STI . . . . . . . . . . . . . . . . . . . . Transferencias en bloques en interrupciones temporizadas seleccionables (STI) . . . . . . . . . . . . . . . . . . . . . . . . . . . Definicin de una interrupcin temporizada seleccionable . . . . . Monitoreo de interrupciones temporizadas seleccionables . . . . . 18-1 18-1 18-1 18-2 18-2 18-3 18-4
1785-6.5.12ES - Enero 1997
viii
Tabla de Contenidos
Uso de las interrupciones de entrada de procesador
Captulo 19
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de una interrupcin de entrada de procesador . . . . . . . . . . Para escribir la lgica de escalera para una PII . . . . . . . . . . Ejemplos de aplicacin de la PII . . . . . . . . . . . . . . . . . . . . . Transferencias en bloques en interrupciones de entrada del procesador (PII) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Consideraciones de diseo . . . . . . . . . . . . . . . . . . . . . . . . . Definicin de una interrupcin de entrada de procesador . . . . . Monitoreo de interrupciones de entrada de procesador . . . . . . . 19-1 19-1 19-2 19-2 19-3 19-4 19-5 19-6
Especificaciones del sistema Archivo de estado del procesador
Captulo 20
Especificaciones del procesador . . . . . . . . . . . . . . . . . . . . . . . Especificaciones de la batera (1770 XYC) . . . . . . . . . . . . . . . 20-1 20-4
Captulo 21
S:0 S:2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1 S:3 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-2 S:11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-4 S:12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-5 S:13 S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-8 S:26 S:35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10 S:36 S:78 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-12 S:79 S:127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-13
Referencia rpida del conjunto de instrucciones
Captulo 22
Cmo usar este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de rel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de temporizador . . . . . . . . . . . . . . . . . . . . . . Instrucciones de contador . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de clculo . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de conversin . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de modificacin y transferencia de bits . . . . . . Instrucciones de archivo . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de diagnstico . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de registro de desplazamiento . . . . . . . . . . . . Instrucciones de secuenciador . . . . . . . . . . . . . . . . . . . . . . Instrucciones de control de programa . . . . . . . . . . . . . . . . . Instrucciones de control de proceso y de mensaje . . . . . . . . Instrucciones de transferencia en bloques . . . . . . . . . . . . . . Instrucciones ASCII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Requisitos de temporizacin y memoria . . . . . . . . . . . . . . . . . . 22-1 22-2 22-3 22-4 22-5 22-7 22-13 22-14 22-15 22-16 22-17 22-18 22-19 22-19 22-22 22-23 22-24 22-27
1785-6.5.12ES - Enero 1997
Tabla de Contenidos
ix
Referencia para los posicionamientos de los interruptores
Captulo 23
Cmo usar este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-1 Interruptores del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . 23-2 Interruptor 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-3 Backplane del chasis de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . 23-4 Adaptador de E/S remotas 1771-ASB o adaptador de E/S locales extendidas . . . . . . . . . . . . . . . . . . . . . . . . . 23-5 Puente de configuracin del chasis de E/S . . . . . . . . . . . . . . 23-6 Mdulo de adaptador de E/S remotas . . . . . . . . . . . . . . . . . . . 23-7 (1771 ASB Serie C y D) nmero de rack de E/S sin E/S complementarias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-8 Mdulo adaptador de E/S locales extendidas . . . . . . . . . . . . . . 23-9 (1771 ALX) Puente de configuracin . . . . . . . . . . . . . . . . . . 23-10
Resolucin de problemas
Captulo 24
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Procesador PLC 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Resolucin de problemas del canal de comunicacin del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Resolucin de problemas de las E/S locales extendidas . . . . Indicador de estado de Ethernet . . . . . . . . . . . . . . . . . . . . . LED de transmisin Ethernet . . . . . . . . . . . . . . . . . . . . . . . Sistema de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Gua para la resolucin de problemas del mdulo adaptador 1771 ASB Serie C y D (continuacin) . . . . . . . . . . . . . . . Sistema de E/S locales extendidas . . . . . . . . . . . . . . . . . . . . . Operacin inesperada al entrar al modo de marcha . . . . . . . . . Instrucciones con operaciones de preescn nicas . . . . . . . . Accin sugerida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-1 24-2 24-3 24-4 24-4 24-5 24-5 24-6 24-7 24-8 24-8 24-9
Referencia para los cables
Captulo 25
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25-1 Asignaciones de pines para el canal 0 . . . . . . . . . . . . . . . . . . . 25-1 Asignaciones de pines para cable en serie . . . . . . . . . . . . . . . . 25-2 Diagramas de conexin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25-3 Especificaciones del cable para programacin . . . . . . . . . . . . . 25-5 Conexiones de cable Ethernet . . . . . . . . . . . . . . . . . . . . . . . . 25-10
1785-6.5.12ES - Enero 1997
Tabla de Contenidos
Notas
1785-6.5.12ES - Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Diseo de sistemas Identificacin de los componentes del procesador PLC 5 Caractersticas de programacin Uso del procesador PLC 5 como un escner de E/S remotas Uso del procesador PLC 5 como un adaptador de E/S remotas Uso de un procesador PLC 5/40L, 5/60L como escner de E/S extendidas locales Vaya a la pgina: 1-1 1-2 1-10 1-11 1-12 1-14
Diseo de sistemas
Se pueden usar los procesadores PLC5 en un sistema que ha sido diseado para el control centralizado o en un sistema diseado para el control distribuido.
Terminal de programacin
El control centralizado es un sistema HP 9000 jerrquico en que el control de todo un o computadora proceso se concentra en un solo procesador. principal VAX
Red Data Highway Plus (DH+) o red Ethernet
Terminal de programacin con software ControlView Red de E/S remotas Chasis con adaptador de E/S remotas 1771-ASB
Procesador PLC-5/40E
Chasis con adaptador de E/S remotas 1771-ASB 18084
1785 6.5.12ES Enero 1997
12
El control distribuido es un sistema HP 9000 en que las funciones de control y administracin se distribuyen a travs o computadora principal VAX de toda la planta. Mltiples procesadores manejan las funciones de control y administracin y usan una red Data Highway , una red Ethernet o un sistema de bus para comunicarse. Pyramid Integrator
Software INTERCHANGE
Terminal de programacin Software INTERCHANGE
TCP/IP Ethernet Terminal de programacin Software ControlView e INTERCHANGE Procesador PLC 5/40E Software INTERCHANGE
Software 6200 VMS e INTERCHANGE Red DH+ Terminal de operador PanelView
Procesador PLC 5/25
Conexin RS 422
Red de E/S remotas Controladores de lazo 1771 LC
CNC de serie 8600 con E/S remotas Sistema modular de 7 ranuras del procesador SLC 5/01 con mdulo 1747-DCM Procesador PLC 5/40 (1 canal configurado para el modo adaptador)
Identificacin de los componentes del procesador PLC 5
Use estas figuras para familiarizarse con los paneles frontales del procesador:
Para el panel frontal de: Procesadores PLC 5/11, 5/20 y 5/26 Procesadores PLC 5/30 Procesadores PLC 5/40, 5/46, 5/60, 5/80 y 5/86 Procesadores PLC 5/20E Procesadores PLC 5/40E y 5/80E Procesadores PLC 5/40L y 5/60L Vea: Figura 1.1 Figura 1.2 Figura 1.3 Figura 1.4 Figura 1.5 Figura 1.6 Pgina: 1-3 1-4 1-5 1-6 1-7 1-8
1785 6.5.12ES Enero 1997
13
Figura 1.1 Paneles frontales de los procesadores PLC 5/11, 5/20 y 5/26
Procesador PLC 5/11
Procesador PLC 5/20

indicador de batera (rojo cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando hay fallo) indicador de forzados (mbar cuando se habilitan los forzados de E/S)
interruptor de llave; selecciona el modo del procesador
puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking
indicador de estado de comunicacin del canal 0 (verde cuando el canal se est comunicando) Instale el mdulo de memoria aqu.
Instale la batera aqu.
indicador de estado del canal 1A (luces verde y roja) mini DIN de 8 pines, conexin de terminal de programacin DH+ al canal 1A cuando el canal 1A est configurado para comunicaciones DH+ puerto de comunicacin del canal 1A; para el procesador PLC-5/11, la configuracin predeterminada es DH+ puerto de configuracin del canal 1A; este puerto de 3 pines es un puerto DH+ dedicado
El canal 0 tiene un acople ptico (para proporcionar inmunidad contra ruido elctrico alto) y se puede usar con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423
indicador de estado del canal 1B (luces verde y roja) puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale el mdulo de memoria aqu.
Configure estos puertos de 3 pines para: escner de E/S remotas adaptador de E/S remotas, comunicacin DH+ no usado
1785 6.5.12ES Enero 1997
14
Figura 1.2 Panel frontal del procesador PLC-5/30
indicador de batera (luz roja cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando tiene fallo) indicador de forzados (mbar cuando se inhabilitan los forzados de E/S) indicador de estado de comunicacin del canal 0 (verde cuando el canal comunica) puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking
indicador de estado del canal 1A (luces verde y roja) mini-DIN de 8 pines, conexin en paralelo terminal de programacin DH+ en paralelo al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
indicador de estado del canal 1B (luces verde y roja)
Designacin de integrante de la familia PLC-5 Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estaciones, etc.
Instale el mdulo de memoria aqu.
El canal 0 tiene un acople ptico (para proporcionar inmunidad contra el ruido elctrico fuerte) y se puede usar con la mayora del equipo siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423 Configure estos puertos de 3 pines para: escner de E/S remotas, adaptador de E/S remotas, comunicacin DH+ no usado
1785 6.5.12ES Enero 1997
15
Figura 1.3 Paneles frontales de los procesadores PLC 5/40, 5/46, 5/60, 5/80 y 5/86
indicador de batera (rojo cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando hay fallo) indicador de forzados (mbar cuando se habilitan los forzados de E/S) indicador de estado de comunicacin del canal 0 (verde cuando el canal se est comunicando)
indicador de estado del canal 2B (luces verde y roja) conexin terminal de programacin DH+ mini-DIN de 8 pines en paralelo al canal 2A cuando el canal 2A est configurado para las comunicaciones DH+
indicador de estado del canal 2B (luces verde y roja) puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto 2400 bps sin paridad un bit de paro verificacin de error BCC sin handshaking
puerto de comunicacin del canal 2A; no se usa su configuracin predeterminada puerto de comunicacin del canal 2B; no se usa su configuracin predeterminada indicador de estado del canal 1A (luces verde y roja) mini-DIN de 8 pines, conexin terminal de programacin DH+ en paralelo al canal 1A
indicador de estado del canal 1B (luces verde y roja)
Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc. Instale el mdulo de memoria aqu
puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
Designacin de integrante de la familia PLC-5
El canal 0 tiene un acople ptico (para proporcionar inmunidad contra ruido elctrico alto) y se puede usar con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423 Configure estos puertos de 3 pines para: escner de E/S remotas, adaptador de E/S remotas, comunicacin DH+ no usado
1785 6.5.12ES Enero 1997
16
Figura 1.4 Panel frontal del procesador PLC-5/20E
indicador de batera (rojo cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando hay fallo) interruptor de llave; selecciona el modo del procesador indicador de estado Ethernet del canal 2 (verde cuando funciona normalmente; rojo cuando no funciona) puerto de comunicacin del canal 2; un puerto Ethernet de 15 pines puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1A (luces verde y roja) mini-DIN de 8 pines, conexin terminal de programacin DH+ en paralelo al canal 1A indicador de estado del canal 1B (luces verde y roja) indicador de forzados (mbar cuando se habilitan los forzados de E/S) indicador de estado de comunicacin del canal 0 (verde cuando el canal se est comunicando) indicador de transmisin Ethernet canal 2 (verde cuando el canal se est comunicando) Designacin de integrante de la familia PLC-5
Instale la batera aqu.
puerto de comunicacin del canal 1A;su configuracin predeterminada es DH+
puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas
PLC 5/20E Programable Controller
El canal 0 tiene un acople ptico (para proporcionar inmunidad contra ruido elctrico alto) y se puede usar con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423 Configure este puerto de 3 pines para: escner de E/S remotas adaptador de E/S remotas comunicacin DH+ no usado
Configure estos puertos de 3 pines para:

adaptador de E/S remotas comunicacin DH+
1785 6.5.12ES Enero 1997
17
Figura 1.5 Paneles frontales de los procesadores PLC 5/40E y 5/80E indicador de batera (rojo cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando hay fallo) indicador de forzados (mbar cuando se habilitan los forzados de E/S) interruptor de llave; selecciona el modo del procesador indicador de estado Ethernet del canal 2 (verde cuando funciona normalmente; rojo cuando no funciona) indicador de estado de comunicacin del canal 0 (verde cuando el canal comunica)
indicador de estado de comunicacin del canal 2 (verde cuando el canal se est comunicando) puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1B (luces verde y roja)
puerto de comunicacin del canal 2; un puerto Ethernet de 15 pines
indicador de estado del canal 1A (luces verde y roja)
mini-DIN de 8 pines, conexin terminal de programacin DH+ en paralelo al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
Terminal de Programmable Controller
Instale el mdulo de memoria aqu Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc.
Designacin de integrante de la familia PLC-5
El canal 0 tiene un acople ptico (para proporcionar inmunidad contra ruido elctrico alto) y se puede usar con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423 Configure estos puertos de 3 pines para: escner de E/S remotas adaptador de E/S remotas comunicacin DH+ no usado
1785 6.5.12ES Enero 1997
18
Figura 1.6 Paneles frontales de los procesadores PLC 5/40L y 5/60L indicador de batera (rojo cuando la batera est baja) indicador RUN/FAULT del procesador (verde cuando funciona; rojo cuando hay fallo) indicador de forzados (mbar cuando se habilitan los forzados de E/S) interruptor de llave; selecciona el modo del procesador indicador de estado de comunicacin del canal 0 (verde cuando el canal comunica)
indicador de estado de E/S locales extendidas del canal 2 (verde cuando funciona normalmente; rojo cuando no funciona) puerto de comunicacin del canal 2; un puerto dedicado de 50 pines de E/S locales extendidas
puerto en serie de conector D de 25 pines del canal 0; compatible con EIA RS-232C y RS-423 estndar y RS-422A Use este puerto con protocolos ASCII o DF1 full duplex, half duplex maestro y half duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1B (luces verde y roja) Instale el mdulo de memoria aqu
indicador de estado del canal 1A (luces verde y roja) mini-DIN de 8 pines, conexin de terminal de programacin DH+ en paralelo al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B;su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc.

El canal 0 tiene un acople ptico (para proporcionar inmunidad contra ruido elctrico alto) y se puede usar con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS 423 Configure estos puertos de 3 pines para: escner de E/S remotas, adaptador de E/S remotas, comunicacin DH+ no usado
1785 6.5.12ES Enero 1997
19
Use el interruptor de llave para cambiar el modo en que un procesador est operando.
Si desea: Ejecutar el programa. Las salidas estn inhabilitadas. (El equipo controlado por las E/S direccionadas en el programa de escalera empieza la operacin.) Forzar E/S. Guardar el programa en una unidad de disco. Habilitar salidas. Editar valores de la tabla de datos. Notas:
No puede crear o eliminar un archivo de programa, crear o eliminar
Gire el interruptor de llave a: RUN (marcha)

PROG R E M RUN
archivos de datos, editar en lnea o cambiar los modos de operacin mediante el software de programacin en el modo marcha. Puede evitar los forzados y cambios de la tabla de datos usando la versin 6200 5.2 A. I. 5, versin 7.21 del software de programacin para establecer el bit de control S:26/6. Inhabilitar las salidas (las salidas se desactivan. Crear, modificar y eliminar los archivos de escalera, archivos SFC o archivos de datos. Descargar hacia/desde un mdulo de memoria. Guardar/restablecer programas. Notas: El procesador no escanea el programa. Usted no puede cambiar el modo de operacin a travs del software de programacin mientras est en el modo de programacin. Cambiar entre modos programa remoto, prueba remota y marcha remota a travs del software de programacin. Marcha remota Habilitar salidas. Guardar/restablecer programas. Edicin en lnea Programa remoto Vea la descripcin del modo de programacin anteriormente. Prueba remota Ejecutar programas de escalera con las salidas inhabilitadas. No puede crear ni eliminar programas de escalera ni archivos de datos. Guardar/restablecer programas. Edicin en lnea PROG (programa)
PROG R E M RUN
REM (remoto)
PROG R E M RUN
1785 6.5.12ES Enero 1997
110
Caractersticas de programacin
Esta capacidad: Lgica de escalera
Esta tabla resalta las caractersticas de programacin del procesador PLC-5.

Le permite: programar usando un lenguaje que representa la lgica de rel. Seleccione este lenguaje
si usted est ms familiarizado con la lgica de escalera que con lenguajes de programacin tal como BASIC
Su personal de planta puede estar ms familiarizado con la lgica de escalera; considere tambin sus requisitos.
ejecutando diagnsticos programando control discreto Subrutinas almacenar las secciones reiterativas de la lgica de programa cuyo acceso se puede obtener por los archivos de programas mltiples. Una subrutina guarda memoria porque se programa lgica repetitiva una vez solamente. La instruccin JSR dirige al procesador a que vaya a un archivo de subrutina separado dentro del procesador lgico, escanee ese archivo de subrutina una vez y regrese al punto de partida. Diagramas de funcin secuencial (SFC) usar el lenguaje de control secuencial para controlar y mostrar el estado de un proceso secuencial. En lugar de usar un programa de escalera largo para su aplicacin, divida la lgica en pasos y transiciones. Un paso corresponde a una tarea de control; una transicin corresponde a una condicin que debe ocurrir antes de que el controlador programable pueda ejecutar la siguiente tarea de control. La visualizacin de estos pasos y transiciones le permite ver en qu estado se encuentra el proceso de la mquina en cualquier instante mediante un diagrama de flujo. Los SFS ofrecen construcciones que permiten la ejecucin de mltiples rutas de lgica o una sola ruta de lgica seleccionada, as como la habilidad de avanzar hacia adelante y hacia atrs. La resolucin de problemas se puede reducir a una lgica de rutina pequea en vez de un archivo de escalera completo. Los SFC se usan preferentemente para definir el orden de eventos en un proceso secuencial. Texto estructurado programar usando un lenguaje similar a BASIC. Seleccione texto estructurado si usted est: ms familiarizado con lenguajes de programacin tal como BASIC que con lgica de escalera usando algoritmos matemticos complejos usando construcciones de programa que se repiten o forman lazos" creando pantallas personalizadas de monitoreo de tabla de datos Programas de control principal (MCP) separe la lgica secuencial de la lgica de escalera y el texto estructurado para modularizar el proceso y facilitar la resolucin de problemas. Use varios programas de control principal (MCP) para definir un programa de control principal para cada mquina en particular o funcin del proceso. Los MCP son compatibles con actividades independientes o no secuenciales. Un programa de control principal puede ser un archivo SFC numerado entre 1 999 o un archivo de lgica de escalera o programa de texto estructurado numerado 2 999. Todos los MCP usan una sola tabla de datos (es decir, no hay una tabla de datos separada para cada MCP).
1785 6.5.12ES Enero 1997
111
Uso de un canal de procesador PLC 5 como un escner de E/S remotas
Configure un canal de E/S remotas para el modo de escner para leer y escribir informacin de E/S entre un procesador PLC-5 y un dispositivo de E/S ubicado remotamente del procesador.
PLC 5/40
Un procesador con un canal configurado para el modo de escner acta como un procesador supervisor para otros procesadores que estn en el modo de adaptador as como para mdulos adaptadores de E/S remotas. El canal de PLC 5 en modo de escner puede: recolectar datos desde dispositivos de adaptador de nodo en racks de E/S remotas procesar datos de E/S desde mdulos de E/S de 8, 16 32 puntos direccionar E/S en grupos de E/S de 2, 1 1/2 ranura ser compatible con la configuracin de E/S complementaria ser compatible con la transferencia en bloques en cualquier chasis de E/S
1771 ASB
Cable de vnculo de E/S remotas: Belden 9463
PLC 5/20
El procesador PLC 5 en modo de escner: transfiere datos discretos y datos de transferencia en bloques desde mdulos en racks de E/S remotas as como hacia y desde mdulos en racks de E/S en modo de adaptador escanea los bferes de E/S remotas asncronamente al escn de programa. actualiza la tabla de datos de imagen de entrada/salida desde los bferes de E/S remotas sncronamente al escn de programa
La tabla de datos Tabla de datos PLC-5 PLC 5 se actualiza sncronamente al escn de programa Salida Entrada (durante el mantenimiento interno). Los bferes de E/S remotas se Bfer de E/S actualizan remotas asncronamente al escn de programa. Salida Entrada
E/S residentes en procesador
Red de E/S remotas
1785 6.5.12ES Enero 1997
112
Un procesador PLC-5 transfiere datos de E/S y datos de estado usando:

transferencias discretas transferencias en bloques transferencias de datos de 8 palabras por rack ocurren automticamente en la red de E/S remotas transferencias de datos especiales que requieren instrucciones de lgica de escalera para efectuar la transferencia permiten una transferencia de un mximo de 64 palabras de datos tambin usadas para comunicar informacin entre un canal de escner y un canal de procesador en modo de adaptador
Para obtener ms informacin acerca de cmo usar el procesador como escner de E/S remotas, vea el captulo 6.
Uso del canal del procesador PLC 5 como un adaptador de E/S remotas
Configure un canal de procesador PLC-5 para modo de adaptador cuando se necesite intercambio de datos predecible y en tiempo real entre un canal de procesador PLC-5 en modo de adaptador de control distribuido y un procesador supervisor. El canal de adaptador de E/S remotas intercambia datos con el procesador supervisor.
PLC 5/40
En este ejemplo, un canal de procesador PLC 5/40 es el procesador supervisor (modo de escner) del mdulo 1771 ASB y del procesador PLC 5/20. Conecte los procesadores a travs de la red de E/S remotas.
1771 ASB Usted puede monitorear el estado entre el procesador supervisor y el procesador PLC 5 en modo de adaptador a una velocidad consistente (es decir., la velocidad de transmisin de la red de E/S remotas no es afectada por los terminales de programacin y otras comunicaciones no relacionadas con control).
Cable de vnculo de E/S remotas: Belden 9463
PLC 5/20 El procesador PLC 5 en modo de adaptador puede monitorear y controlar sus E/S locales residentes en procesador mientras est comunicndose con el procesador supervisor a travs de la red de E/S remotas.
1785 6.5.12ES Enero 1997
113
Para los canales del procesador PLC5 con caractersticas mejoradas y Ethernet en el modo adaptador, no es necesario que la lgica de escalera est en el procesador adaptador para obtener instrucciones de transferencia en bloques. Las transferencias en bloques se definen mediante una pantalla de configuracin adaptadora y por la definicin de archivos de transferencia en bloques.
Procesador PLC 5 canal en el modo adaptador Red de E/S remotas
Procesador supervisor
1771 E/S
PanelView
Red de E/S remotas
Los siguientes controladores programables pueden funcionar como procesadores supervisores: Procesadores PLC 2/20t y PLC 2/30t Procesadores PLC 3 y PLC 3/10t PLC 5/15t y PLC 5/25 Todos los procesadores PLC-5 con caractersticas mejoradas y Ethernet; se pueden configurar canales separados para un escner de E/S remotas y un adaptador. Los procesadores PLC 5/VMEt, PLC 5/30Vt, PLC 5/40Vt y PLC 5/40LVt PLC 5/250t Todos los procesadores de la familia PLC-5, excepto el PLC 5/10t, pueden funcionar como mdulos adaptadores de E/S remotas
Para obtener ms informacin acerca de cmo usar el procesador como escner de E/S remotas, vea el captulo 7.
1785 6.5.12ES Enero 1997
114
Uso de un procesador PLC 5/40L, 5/60L como escner de E/S locales extendidas
Use el enlace de E/S locales extendidas cuando se necesite actualizar E/S ms rpidamente de lo que es posible desde la red de E/S remotas. Un vnculo de E/S locales extendidas proporciona un escn y tiempo de actualizacin ms rpidos que un vnculo de E/S remotas. La red de E/S locales extendidas est limitada a un cable de 30.5 m (100 pies de cable). Si un chasis de E/S est ubicado a ms de 30.5 m del procesador, usted debe usar una red de E/S remotas.
PLC 5/60L
Un procesador PLC 5/40L 5/60L (canal 2) y un mdulo adaptador de E/S locales extendidas (1771 ALX) forman un enlace de E/S locales extendidas. Un vnculo de E/S locales extendidas es un vnculo paralelo que permite a un procesador PLC 5/40L 5/60L escanear un mximo de 16 chasis de E/S locales extendidas. Debido al diseo de cableado, usted puede retirar un mdulo adaptador del chasis en un vnculo de E/S locales extendidas sin interrumpir la comunicacin con otro chasis en el vnculo de E/S locales extendidas. Importante: Los procesadores PLC 5/40L y 5/60L no pueden usarse como adaptadores de E/S locales extendidas.
Cable de vnculo de E/S locales extendidas: 1771 CXx
1771 ALX
Vnculo de Entrada E/S locales Salida Extendidas
Tabla de datos PLC 5
Entrada E/S locales residentes Salida en procesador
La tabla de datos Entrada Salida PLC-5 se actualiza sncronamente al escn de programa Bfer de (durante el E/S mantenimiento interno). remotas Los bferes de E/S remotas se Entrada Salida actualizan asncronamente al Vnculo de escn de programa. E/S remotas
Para obtener ms informacin acerca de cmo usar las E/S locales extendidas, vea el captulo 8.
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Seleccin de mdulos de E/S Seleccin de densidad de mdulo de E/S Ubicacin de mdulos de E/S en un chasis Vaya a la pgina: 2-1 2-2 2-3
Seleccin de mdulos de E/S
Seleccione los mdulos de E/S para interconectar el procesador PLC5 con las mquinas o procesos que usted determina durante el anlisis de la operacin de planta. Use la lista y tabla siguientes como pautas para seleccionar los mdulos de E/S y la(s) interface(s) de control de operador. Cuntas E/S se necesitan para controlar el(los) proceso(s)? Dnde se van a concentrar los puntos de E/S para porciones de un proceso completo cuando el proceso completo est distribuido en una rea fsica de gran tamao? Qu tipo de E/S se requieren para control el(los) proceso(s)? Cul es el rango de voltaje requerido para cada mdulo de E/S? Cul es la corriente de backplane requerida para cada mdulo de E/S? Cules son las limitaciones de ruido y distancia para cada mdulo de E/S? Qu aislamiento se requiere para cada mdulo de E/S?
Tabla 2.A Pautas para seleccionar los mdulos de E/S
Seleccione este tipo de mdulo de E/S: Mdulo de entrada discreta y mdulo de bloque de E/S
Para estos tipos de dispositivos u operaciones de campo (ejemplos): Interruptores selectores, botones pulsadores, clula fotoelctrica, interruptores de fin de carrera, interruptor automtico, interruptores de proximidad, interruptores de nivel, contactos de arrancador de motor, contactos de rel, interruptores rotatorios Alarmas, rels de control, ventiladores, luces, bocinas, vlvulas, arrancadores de motor o solenoides Transductores de temperatura, transductores de presin, transductores de clula de carga, transductores de humedad, transductores de flujo y potencimetros Vlvulas analgicas, accionadores, registros de diagramas, controladores de motores elctricos, medidores analgicos Encoders, medidores de flujo, comunicacin de E/S, ASCII, dispositivos de tipo FR, bsculas, lectores de cdigos de barra, lectores de tag, dispositivos de visualizacin
Explicacin: Los mdulos de entrada detectan las seales de activacin/desactivacin o abrir/cerrar. Las seales discretas pueden ser CA o CC.
Mdulo de salida discreta y mdulo de bloque de E/S Mdulo de entrada analgica Mdulo de salida analgica
El mdulo de salida indica interface con dispositivos de activacin/desactivacin o abrir/cerrar. Las seales discretas pueden ser CA o CC. Convierte las seales analgicas continuas en valores de entrada para el procesador PLC. Interpreta la salida de procesador PLC a seales analgicas (generalmente mediante transductores) para dispositivos de campo. Se usan generalmente para aplicaciones especficas tales como control de posicin, PID y comunicaciones con dispositivos externos.
Mdulos de E/S especiales
1785 6.5.12ES Enero 1997
22
Seleccin de densidad del mdulo de E/S
La densidad de un mdulo de E/S es el nmero de bits de la tabla de imagen de entrada o salida del procesador al que corresponde. Un mdulo bidireccional con 8 bits de entrada y 8 bits de salida tiene una densidad de 8. La densidad de mdulo de E/S ayuda a determinar el esquema de direccionamiento de E/S. Vea el captulo 4 para obtener ms informacin acerca del direccionamiento de E/S. Observe estas pautas para seleccionar la densidad del mdulo de E/S:
Tabla 2.B Pautas para la seleccin de la densidad del mdulo de E/S Seleccione esta densidad de E/S: mdulo de E/S de 8 puntos Si usted: est usando mdulos de 8 puntos necesita salidas integrales con fusibles separados desea minimizar el costo por mdulo est usando mdulos de 16 puntos necesita salidas con fusibles separados con un brazo de cableado especial est usando mdulos de 32 puntos desea minimizar el nmero de mdulos desea minimizar el espacio requerido para el chasis de E/S desea minimizar el costo por punto de E/S
mdulo de E/S de 16 puntos mdulo de E/S de 32 puntos
1785 6.5.12ES Enero 1997
23
Ubicacin de los mdulos de E/S en un chasis
Coloque los mdulos de E/S en un chasis dependiendo de las caractersticas elctricas del mdulo. La ubicacin se realiza de izquierda a derecha, con la ubicacin del extremo izquierdo en el chasis siendo la ms cercana al procesador PLC-5 al mdulo adaptador de E/S. El orden de la ubicacin es el siguiente:
Prioridad: 1 P L C / A S B 1 2 2 3 3 4 4 5 5
Prioridad de ubicacin de mdulos: 1. mdulos de transferencia en bloques (todos los tipos) 2. mdulos de entrada CC 3. mdulos de salida CC 4. mdulos de entrada CA 5. mdulos de salida CA
Transf en bloques
Transf entr en CC bloques
entr CC
salida salida entr CC CC CA
entr CA
salida salida CA CA
vaco
bajo V Coloque los mdulos de transferencia en bloques segn estas pautas: Coloque todos los mdulos posibles para los cuales se necesita tiempos rpidos de transferencia en bloques en el chasis de E/S locales residentes en procesador. Coloque mdulos en los que la temporizacin de la transferencia en bloques no es tan crtica en el chasis de E/S remotas. Los mdulos de salida CA deben ser siempre los mdulos ubicados ms lejos de cualquier mdulo de transferencia en bloque en el mismo chasis.
alto V Coloque los mdulos de entrada y salida segn estas pautas: de izquierda a derecha de ms bajo voltaje a ms alto voltaje Para obtener la ptima velocidad cuando se usan las E/S discretas, use la siguiente esquema de prioridad para la colocacin de mdulos: 1. chasis de procesador 2. chasis de E/S locales extendidas 3. chasis de E/S remotas
1785 6.5.12ES Enero 1997
24
Notas
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Determinacin del entorno apropiado Proteccin del procesador Cmo evitar dao electrosttico Disposicin de la canalizacin del cable Disposicin del espacio del panel posterior Conexin a tierra del sistema Vaya a la pgina: 3-1 3-3 3-3 3-3 3-5 3-6
Determinacin del ambiente apropiado
Coloque el procesador en un entorno con condiciones que satisfagan las siguientes pautas:
Condiciones ambientales Temperatura de operacin Temperatura de almacenamiento Humedad relativa Rango aceptable 0 a 60C (32 a 140F) 40 a 85C ( 40 a 185F) 5 a 95% (sin condensacin)
Separe el sistema del controlador programable de los otros equipos y paredes de la planta para permitir enfriamiento por conveccin. El enfriamiento por conveccin produce una columna vertical de aire hacia arriba sobre el procesador. Este aire de enfriamiento no debe exceder 60C (140F) en cualquier lugar inmediatamente debajo del procesador. Si la temperatura del aire excede 60C, instale ventiladores para introducir aire filtrado o haga recircular el aire interno dentro del envolvente, o instale unidades de aire acondicionado/intercambiador de calor. Para permitir el enfriamiento por conveccin correcto en los envolventes que contienen un chasis con procesadores residentes y chasis de E/S remotas, siga estas pautas.
1785 6.5.12ES Enero 1997
32
Requisitos mnimos de espacio para un chasis con procesadores residentes: Instale el chasis de E/S horizontalmente. Deje un espacio de 153 mm (6 pulg) encima y debajo del chasis. Deje un espacio de 102 mm (4 pulg) en los lados de cada chasis. Deje un espacio de 51 mm (2 pulg) vertical y horizontalmente entre cualquier chasis y el ducto de cable o las regletas de bornes. Deje cualquier espacio excedente en la parte superior del envolvente, donde la temperatura es la ms elevada. 153mm (6") 51mm (2") 102mm (4")
Area reservada para desconexin, transformador, rels de control, arrancadores de motor u otros dispositivos del usuario.
102mm (4")
51mm (2")
153mm (6")
Ducto de cableado
13081
Requisitos mnimos de espacio para chasis de E/S remotas y E/S locales extendidas: Instale el chasis de E/S horizontalmente. Deje un espacio de 153 mm (6 pulg) encima y debajo de todos los chasis. Cuando se usen ms de un chasis en la misma rea, deje un espacio de 152.4 mm (6 pulg) entre cada chasis. Deje un espacio de 102 mm (4 pulg) en los lados de cada chasis. Cuando se use ms de un chasis en la misma rea, deje un espacio de 101.6 mm (4 pulg) entre cada chasis. Deje un espacio de 51 mm (2 pulg) vertical y horizontalmente entre cualquier chasis y el ducto de cable o las regletas de bornes. Deje cualquier espacio excedente en la parte superior del envolvente, donde la temperatura es la ms elevada. 153 mm (6")
Area reservada para desconexin, transformador, rels de control, arrancadores de motor u otros dispositivos del usuario.
102 mm (4")
153 mm (6 " )
51 mm (2") Ducto de cableado 51 mm (2") 102 mm (4") 153 mm (6") Ducto de cableado
18749
102 mm (4")
1785 6.5.12ES Enero 1997
33
Cmo proteger el procesador
Usted proporciona el envolvente para el sistema del procesador. Este envolvente protege el sistema del procesador contra los contaminantes amtosfricos tales como el aceite, humedad, polvo, vapores corrosivos u otras sustancias nocivas del aire. Como proteccin contra la interferencia electromagntica (EMI) y la interferencia de frecuencia de radio (RFI), se recomienda un envolvente de acero. Instale el envolvente en una posicin en la que se puedan abrir las puertas completamente. Se necesita acceso fcil al cableado del procesador y componentes relacionadas de manera que se puedan resolver problemas convenientemente. Cuando seleccione el tamao del envolvente, considere espacio extra para transformadores, fusibles, interruptores de desconexin, rels de control principal y regletas de bornes.
Cmo evitar dao electrosttico

ATENCION: Bajo ciertas condiciones, las descargas
electrostticas pueden disminuir el rendimiento o daar el mdulo de procesador. Lea y observe las siguientes precauciones para protegerse contra dao electrosttico. Use una muequera conductiva cuando se manipule el mdulo de procesador. Toque un objeto conectado a tierra para liberarse de las descargas antes de manipular el mdulo de procesador. No toque el conector del backplane ni los pines del conector.
Disposicin de la canalizacin del cable
La disposicin de la canalizacin de un sistema refleja dnde estn ubicados los diferentes tipos de mdulos de E/S en el chasis de E/S. Por lo tanto, se debe determinar la ubicacin de los mdulos de E/S antes que la disposicin e instalacin de los cables. Sin embargo, cuando planifique la colocacin del mdulo de E/S, separe los mdulos segn las categoras de cable publicadas para cada mdulo de E/S para que pueda seguir estas pautas. Las siguientes pautas coinciden con las pautas para la instalacin de equipo elctrico para minimizar entradas de ruido elctrico a los controladores desde fuentes externas de la norma IEEE 518-1982. Para planificar una disposicin de canaletas, haga lo siguiente: separe los cables por categora instale los cables conductores
1785 6.5.12ES Enero 1997
34
Categora de conductores
Separe todos los cables en categoras segn se describe en Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES. Vea los datos de instalacin para cada mdulo de E/S que est usando para obtener informacin acerca de su clasificacin.
Encaminamiento de los conductores

Para protegerse contra ruido de acoplamiento de un conductor a otro, siga las pautas generales para la instalacin de cables descritas en Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES. Debe seguir las prcticas de seguridad para la conexin a tierra y cableado indicadas en el Cdigo Elctrico Nacional (NEC, publicado por la Asociacin Nacional de Proteccin contra Incendios en Quincy, Massachusetts) y cdigos elctricos locales.
1785 6.5.12ES Enero 1997
35
Configuracin del espacio para el panel posterior

1771 A1B 1771 A2B 1771 A3B1 1771 A4B 193 mm (7.60 pulg.)
Use pernos de montaje de 6.35 mm (0.25 pulg) para instalar el chasis de E/S en el panel posterior del alojamiento.
Figura 3.1 Dimensiones del chasis (serie B) 591mm (23.25 pulg.) 464mm (18.25 pulg.) 337mm (13.25 pulg.) 210mm (8.25 pulg.) 1771 16 ranuras 12 ranuras 8 ranuras 4 ranuras
Lado
315mm (12.41 pulg.)
254mm (10 pulg.)
Conector de la alimentacin elctrica
171mm (6.75 pulg.)
483mm (19.01 pulg.) 356 mm (14.01 pulg.) 229 mm (9.01 pulg.)
610mm (24.01pulg.)
1771 A4B 16 ranuras 1771 A3B1 12 ranuras 1771 A2B 8 ranuras 1771 A1B 4 ranuras
1771 A3B 217 mm (8.54 pulg.) 465 mm (18.31 pulg.)
484 mm (19 pulg.)
9 mm (.34 pulg.)
26 mm (1.02 pulg.) 178 mm (7 pulg.) Lado 339 mm (13.53 pulg.) Frente
130 mm (5.10 pulg.)

12450 I
El total de la dimensin de profundidad depender del cableado y conectores del mdulo.
1785 6.5.12ES Enero 1997
36
Figura 3.2 Dimensiones del chasis de E/S y la fuente de alimentacin elctrica externa Use pernos de montaje de 25 pulg. de di. (4 lugara) 591 mm (23.25 pulg.) 464 mm (18.25 pulg.) 16 slot 12 slot 8 slot 4 slot
337 mm (13.25 pulg.) 210 mm (8.25 pulg.)
3951 1 (94.19")
Fuente de alimentacin elctrica externa
254 mm (10 pulg.)
610mm 16 slot 1771 A4B 91 mm 483mm (24.01 pulg.) 12 slot 1771 A3B1 (3.6 pulg.) (19.01 pulg.) 356mm 8 slot 1771 A2B (14.01 pulg.) 229mm 4 slot 1771 A1B (9.01 pulg.) La profundidad del espacio libre es 204 mm (8 pulg.) para 8 puntos de conexin de E/S por mdulo.
12451 I
Conexin a tierra del sistema
Para conectar a tierra esta configuracin: la conexin a tierra del sistema de E/S remotas la conexin a tierra de las E/S locales extendidas
Vea: Figura 3.3 Figura 3.4
Para obtener ms informacin referente a las pautas de conexin a tierra apropiadas, vea las Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES.
1785 6.5.12ES Enero 1997
37
Figura 3.3 Configuracin de conexin a tierra recomendada para los sistemas de E/S remotas Envolvente Bus de tierra Conductor de electrodo de conexin a tierra
Al sistema de electrodo de conexin a tierra

Pared de chasis de E/S Lengeta de tierra Tuerca
Arandela de estrella Lengeta de tierra
15561
Figura 3.4 Configuracin de conexin a tierra requerida para los sistemas de E/S locales extendidas Envolvente Bus de tierra Al sistema de electrodo de conexin a tierra (un punto solamente) Envolvente Bus de tierra
Cables de E/S locales extendidas
Pared de chasis de E/S Perno de conexin a tierra del chasis de E/S
Lengeta de tierra Tuerca
Arandela de estrella Lengeta de tierra
18585
1785 6.5.12ES Enero 1997
38
Notas
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: El concepto de direccionamiento de E/S Seleccin de un modo de direccionamiento Direccionamiento de mdulos de transferencia en bloques Resumen del direccionamiento Asignacin de racks Descripcin de la memoria del procesador PLC 5 Direccionamiento Uso eficaz de la memoria de E/S Vaya a la pgina: 4-1 4-4 4-8 4-8 4-9 4-10 4-15 4-22
El concepto de direccionamiento de E/S
Ya que el propsito principal de un controlador programable es controlar entradas y salidas de dispositivos de campo, tales como interruptores, vlvulas y termopares, estas entradas y salidas deben ocupar una ubicacin en la memoria del procesador de manera que puedan ser direccionadas en el programa de control. Cada terminal en un mdulo de entrada o salida que pueda ser cableado a un dispositivo de campo ocupa un bit dentro de la memoria del procesador. La parte de la memoria del procesador que aloja las direcciones de E/S es la tabla de imagen de entrada y la tabla de imagen de salida.
1785 6.5.12ES Enero 1997
42
El direccionamiento de E/S ayuda a conectar la ubicacin fsica de un terminal del mdulo de E/S a un lugar de bit en la memoria del procesador. El direccionamiento de E/S es slo una manera de segmentar la memoria del procesador. La segmentacin es la siguiente:
Clasificacin: Un terminal especfico en el mdulo de E/S que ocupa un espacio en la memoria del procesador. Trmino: punto o terminal Relacin con la memoria del procesador: La densidad de un mdulo de E/S, i.e., 8 puntos, 16 puntos, 32 puntos, se relaciona directamente a la cantidad de memoria (bits) que ocupa el mdulo en la memoria del procesador. Por ejemplo, un mdulo de entrada de 16 puntos ocupa 16 bits en la tabla de imagen de entrada del procesador. 16 bits de entrada = 1 palabra en la tabla de imagen de entrada del procesador 16 bits de salida = 1 palabra en la tabla de imagen de salida del procesador Rack de E/S 128 bits de entrada y 128 bits de salida o 8 palabras de entrada y 8 palabras de salida o 8 grupos de E/S Cada procesador PLC 5 tiene una cantidad limitada de racks que puede aceptar. Por ejemplo, un PLC 5/30 puede aceptar 8 racks de E/S. El procesador siempre ocupa un rack de E/S, el rack 0, de manera predeterminada.
Terminales de E/S que, cuando se combinan, ocupan 1 palabra en la tabla de imagen de entrada del procesador y 1 palabra en la tabla de imagen de salida del procesador. La memoria del procesador necesita estar agrupada de manera que los grupos de E/S relacionados puedan ser considerados como una unidad.
Grupo de E/S
1785 6.5.12ES Enero 1997
43
La Figura 4.1 muestra la relacin entre un terminal de E/S y su ubicacin en la memoria del procesador.
Figura 4.1 El direccionamiento de E/S relativo a un terminal de E/S nmero de rack 01 nmero de grupo de E/S 4 nmero de rack 01 nmero de grupo de E/S 5 direccin de palabra 00
17 16 15 14 13 12 11 10 07 06 05 04 03 02 0 1 00
Tabla de imagen de salida

A B C D 00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 E
17 16 15 14 13 12 11 10 07 06 05 04 03 02 0 1 00
05 07 00
[
04
Tabla de imagen de entrada
17 16 15 14 13 12 11 10 07 06 05 04 03 02 0 1 00
04
A B C D 00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 E
Mdulo de entrada (1771 IAD)
07
Mdulo de salida (1771 OAD)
I:014
O:015 12
| |
( )
07
I:014/12
I para entrada u O para salida Tome nota de cmo la direccin de archivo de imagen de entrada y salida corresponden al hardware. nmero de rack de E/S de 2 dgitos nmero de grupo de E/S (0-7) nmero de entrada o salida (0 7,10 17) (bit) La tabla de imagen de E/S est direccionada octalmente.
Ahora que est familiarizado con la manera en que la memoria del procesador se segmenta para direccionar un terminal de E/S especfico, la seccin siguiente proporciona una explicacin de los modos de direccionamiento disponibles. Estos modos le permiten definir la relacin entre una ranura de chasis de E/S y un grupo de E/S (16 bits de entrada y 16 bits de salida).
1785 6.5.12ES Enero 1997
44
Cmo seleccionar un modo de direccionamiento
Para cada chasis de E/S en el sistema, usted debe definir cuntas ranuras del chasis de E/S completan un grupo de E/S (1 palabra por grupo en la tabla de imagen de entrada y tabla de imagen de salida); esta seleccin es el modo de direccionamiento del chasis. Seleccione entre los siguientes modos disponibles:
Direccionamiento a 2 slot 2 ranuras del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
memoria del procesador Rack x Palabra #

x x x x x x x x
entrada de 16 bits salida de 16 bits Direccionamiento a 1 slot 1 ranura del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
Palabra #
x entrada de 16 bits y salida de 16 bits x x x x x x x
Direccionamiento a 1/2 slot 1/2 de una ranura del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
entrada de 16 bits y salida de 16 bits
Cuando se colocan los mdulos de E/S en las ranuras del chasis de E/S, la densidad del mdulo determina la velocidad de formacin de los grupos de E/S. Por ejemplo, seleccionemos el direccionamiento a 1 slot y veamos cmo los mdulos de 8, 16 y 32 puntos llenan la memoria del procesador.
1785 6.5.12ES Enero 1997

45
ejemplo de 8 y 16 puntos
01
23
Direccionamiento a 1 slot (1 ranura del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen d salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x Palabra # Tabla de imagen de salida
0 1 2 3
12 13 14 15 16 17
02 03 04 05 06 07
00 01 02 03 04 05 06 07
Palabra # Grupo 0 Un mdulo de E/S de 8 puntos ocupa 8 bits en una palabra. Vea Grupo 2 Grupo 3
Dos mdulos de 8 puntos ocupan 8 bits de cada grupo. Vea
45
67
Terminales de entrada Terminales de entrada 00 01 02 03 04 05 06 07 Terminales de salida 00 01 02 03 04 05 06 07

00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Terminales de salida
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Si se fuera a direccionar este dispositivo conectado a este circuito de salida en el programa de control, la direccin sera O:xx7/17.
Grupo 4
Grupo 5
Grupo 6
Grupo 7
Un mdulo de entrada de 8 puntos en el grupo 4 ocupa los primeros ocho bits de la palabra de entrada 4. El mdulo de salida de 8 puntos ocupa los primeros 8 bits de salida de la palabra de salida 5. Vea
Los mdulos de E/S de 16 puntos ocupan 16 bits, una palabra completa, en la tabla de imagen. Vea

5 6 7 17
Terminales de entrada 00 01 02 03 04 05 06 07
Termi- Terminales de entrada nales de 00 10 entrada 01 11
Terminales de entrada
00 bits
0 1 2 3 4 5 6 7
17
00 bits
1785 6.5.12ES Enero 1997
46
Ejemplo de 32 puntos
mdulo de entrada de 32 puntos
01
Direccionamiento a 1 slot (1 ranura del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x
0 1 2 3 4 5 6 7 17 00 bits
Los mdulos de E/S de 32 puntos usan la palabra completa de su grupo y toman prestada la palabra completa del grupo siguiente. Vea . Ya que el mdulo est en el grupo 0 y las entradas para el grupo 0 y grupo 1 estn usadas, usted debe: instalar un mdulo de salida en el grupo 1 o dejar la ranura vaca Grupo 0
0 1 2 3
01
4 5 6 7
Ya que la tabla de imagen para el grupo 1 no est disponible porque est siendo usada por el mdulo de entrada del grupo 0, la instalacin de un mdulo de salida de 32 puntos utiliza de la tabla de imagen de salida del grupo 0 y 1. Vea . Tambin se pueden instalar mdulos de salida de 8 16 puntos. Pero no se puede instalar otro mdulo de entrada ya que todo el espacio de imagen de entrada para los grupos 0 y 1 est usado por el mdulo de entrada del grupo 0.
Grupo 0
Grupo 1
1785 6.5.12ES Enero 1997
Palabra #

17 00 bits
Palabra # Tabla de imagen de salida
47
Cuando planifique el diseo del sistema, considere las densidades de los mdulos de E/S que est usando y seleccione un modo de direccionamiento que utiliza la memoria del procesador de la manera ms eficaz.
Un ejemplo del uso eficaz de la tabla de imagen de ES.
Direccionamiento a 2 slot (2 ranuras del chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x Terminales de entrada
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Terminales de salida
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Grupo 0 Los mdulos de E/S de 16 puntos ocupan 16 bits, una palabra completa, en la tabla de imagen. La instalacin de un mdulo de entrada de 16 puntos y un mdulo de salida de 16 puntos como una pareja, es una manera eficiente de usar la tabla de imagen.
Defina el modo de direccionamiento para cada chasis de E/S estableciendo el conjunto de interruptores del backplane del chasis. Para obtener ms informacin, vea el captulo 23 el documento de inicio rpido del procesador: Inicio rpido del controlador programable PLC5 con caractersticas mejoradas, publicacin 178510.4ES. Inicio rpido del controlador programable PLC5 Ethernet, publicacin 178510.5ES.
Palabra #
0 1 2 3 4 5 6 7

0 1 2 3 4 5 6 7 17 00 bits
Palabra #
17
00 bits
1785 6.5.12ES Enero 1997
48
Direccionamiento de mdulos de transferencia en bloques
Los mdulos de transferencia en bloques ocupan 8 bits en la tabla de imagen de E/S del procesador. Ya que los mdulos de transferencia en bloques son bidireccionales, ellos no pueden usarse para complementar los mdulos de entrada o salida.
Para direccionar: mdulos de una ranura Use el: rack de E/S asignado y el nmero de grupo de la ranura en la que el mdulo reside y 0 para el nmero del mdulo Cuando use el direccionamiento a 1/2 slot, use el nmero de rack asignado y el nmero de grupo ms bajo y 0 para el nmero del mdulo. mdulos de doble ranura nmero de rack asignado y el nmero de grupo ms bajo y 0 para el nmero del mdulo
Resumen del direccionamiento

Modo de direcciona miento 2 slot Pautas
Use esta tabla como referencia rpida para el direccionamiento.
Dos ranuras de mdulo de E/S = 1 grupo Cada grupo de E/S fsico de 2 ranuras corresponde a una palabra (16 bits) en la tabla de imagen de entrada y una palabra (16 bits) en la tabla de imagen de salida Cuando se usan mdulos de E/S de 16 puntos, se debe instalar un mdulo de entrada y un mdulo de salida en un grupo de E/S como una pareja; si se usa un mdulo de entrada en la ranura 0, se debe usar un mdulo de salida en la ranura 1 (o debe estar vaco). Esta configuracin ofrece el mximo uso de E/S. No se debe usar el mdulo de transferencia en bloques y un mdulo de 16 puntos en el mismo grupo de E/S porque los mdulos de transferencia en bloques usan 8 bits en ambas tablas de entrada y salida. Por lo tanto, 8 bits del mdulo de 16 puntos estaran en conflicto con el mdulo de transferencia en bloques. No se puede usar mdulo de E/S de 32 puntos. Asigne un nmero de rack de E/S a ocho grupos de E/S.
1 slot
Una ranura de mdulo de E/S = 1 grupo Cada ranura fsica en el chasis corresponde a una palabra (16 bits) en la tabla de imagen de entrada y una palabra (16 bits) en la tabla de imagen de salida Cuando se usan mdulos de E/S de 32 puntos, se debe instalar como un par un mdulo de entrada y un mdulo de salida en una pareja par/impar de grupos de E/S adyacentes; si se usa un mdulo de entrada en la ranura 0, se debe usar un mdulo de salida en la ranura 1 (o debe estar vaca). Esta configuracin ofrece el mximo uso de E/S. Use cualquier combinacin de mdulos de E/S de 8 y 16 puntos, mdulos de transferencia en bloques o inteligentes en un solo chasis de E/S. El usar mdulos de 8 puntos resulta en un nmero menor de E/S. Asigne un nmero de rack de E/S a ocho grupos de E/S.
1/2 slot
La mitad de una ranura de mdulo de E/S = 1 grupo Cada ranura fsica en el chasis corresponde a dos palabras (32 bits) en la tabla de imagen de entrada y dos palabras (32 bits) en la tabla de imagen de salida Use cualquier combinacin de mdulos de E/S de 8, 16 y 32 puntos, mdulos de transferencia en bloques o inteligentes en un solo chasis de E/S. El usar mdulos de 8 y 16 puntos resulta en un nmero menor de E/S. Con el rack local con procesador residente establecido para direccionamiento a 1/2 slot, no se puede forzar los bits de entrada para la palabra superior de cualquier ranura que est vaca o que tiene un mdulo de 8 16 puntos. Por ejemplo, si se tiene un mdulo de 8 16 puntos en la primera ranura del rack local (palabras 0 y 1 de la tabla de imagen de E/S, direccionamiento a 1/2 slot), no se puede forzar los bits de entrada para la palabra 1 (I:001) activado o desactivado. Asigne un nmero de rack de E/S a ocho grupos de E/S.
1785 6.5.12ES Enero 1997
49
Asignacin de racks
El nmero de racks en un chasis depende del tamao del chasis y del modo de direccionamiento:
Si usa este tamao de chasis: 4 ranuras 8 ranuras 12 ranuras 16 ranuras direccionamiento a 2 slots resulta en: 1/4 rack 1/2 rack 3/4 rack 1 rack direccionamiento a 1 slot resulta en: 1/2 rack 1 rack 1 1/2 racks 2 racks direccionamiento a 1/2 slot resulta en: 1 rack 2 racks 3 racks 4 racks
Consejo de diseo
Al asignar nmeros de racks, siga las siguientes pautas: Un nmero de rack de E/S es igual a ocho grupos de E/S, independientemente del modo de direccionamiento que usted seleccione. Puede asignar desde uno hasta cuatro racks en el chasis local con procesador residente (128 entradas y 128 salidas) segn el tamao del chasis y el modo de direccionamiento. No puede dividir un rack de E/S locales con procesador residente en dos o ms chasis o asignar grupos de E/S locales con procesador residente no usados a racks de E/S remotas. La direccin predeterminada del rack local con procesador residente es 0. No puede dividir racks a travs de E/S remotas y vnculos de E/S locales extendidas. Por ejemplo, si un chasis de E/S locales extendidas de 8 ranuras est configurado como un grupo de E/S 03 del rack 2 de E/S, un chasis de E/S remotas de 8 ranuras no se puede configurar como grupos de E/S 47 del rack 2 de E/S. Para obtener ms informacin acerca de cmo direccionar las E/S extendidas locales, vea el captulo 8. Cuando use el direccionamiento de E/S complementarias, considere las direcciones del rack complementario individualmente al agrupar los racks; los nmeros de rack primario son independientes de los nmeros de rack complementario. Si no usa la funcin de autoconfiguracin, agrupe los racks 1/4 y 1/2 de cada rack lgico en la pantalla de configuracin del software de programacin. No los intercale con otros nmeros de rack. Por ejemplo, el software de programacin tiene una pantalla con la informacin siguiente para definir los racks:
Rack Address 1 1 1 2 2 2 3 17 Starting Group 0 2 4 0 2 4 0 0 Rack Size 1/4 1/4 1/4 1/4 1/4 1/2 1/4 FULL Range Fault Inhibit Reset Retry
Agrupe los racks de 1/4 y 1/2
010-011 012-013 014-015 020-021 022-023 024-027 030-031 170-177
I 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
1785 6.5.12ES Enero 1997
410
Consejo de diseo
Cuando asigne los nmeros de racks de E/S remotas, observe las pautas siguientes: Un canal escner de E/S remotas puede aceptar hasta 32 dispositivos pero slo 16 nmeros de rack. Para obtener ms informacin, vea el captulo 6. Limite el nmero de racks de E/S remotas a aqullos que su procesador PLC-5 puede aceptar. El procesador PLC-5 y el mdulo adaptador 1771-ASB asignan automticamente el(los) nmero(s) de rack superior(es) siguiente(s) a los grupos de E/S restantes del chasis. Por ejemplo, si usted selecciona direccionamiento a 1/2 slot para el chasis local con procesador residente y est usando un chasis de 16 ranuras (1771-A4B), el procesador direccionar los racks 0, 1, 2 y 3 en el chasis. Puede asignar un rack de E/S remotas a una fraccin del chasis, un solo chasis de E/S o mltiples chasis de E/S:
01 23 45 67 01 23 45 67 0 1 2 3 4 5 6 7
No. de rack de E/S 0 No. de rack de E/S 1
Un chasis de 16 ranuras, dos racks
Un chasis de 16 ranuras, un rack No. de rack de E/S 3
2 3
Un chasis de 8 ranuras, 1/2 rack
Dos chasis de 4 ranuras, 1/4 rack cada uno
16466
Descripcin de la memoria del procesador PLC 5
La memoria PLC-5 est dividida en dos reas bsicas:

Areas de almacenamiento imagen Descripcin Todos los datos que el procesador examina o cambia se almacenan en archivos en reas de almacenamiento de datos de memoria. Estas reas de almacenamiento almacenan: Datos recibidos desde mdulos de entrada Datos que se van a enviar a mdulos de salida; estos datos representan decisiones efectuadas por la lgica Resultados intermedios efectuados por la lgica Datos precargados tales como valores preseleccionados y recetas Instrucciones de control Estado del sistema Usted crea archivos para la lgica de programa, dependiendo del mtodo que est usando: lgica de escalera, diagramas de funciones secuenciales y/o texto estructurado. Estos archivos contienen instrucciones para examinar las entradas y salidas y retornar resultados.
Archivos de programa
1785 6.5.12ES Enero 1997
411
Informacin sobre el almacenamiento de datos (archivos de tabla de datos)

El procesador divide el almacenamiento de datos en:
Archivos de la tabla de datos de enteros Archivo # Enteros Archivo 7
Tipos que le permiten especificar diferentes formatos y rangos

para aceptar diferentes tipos de datos. Para obtener ms informacin acerca de los diferentes tipos de archivos de datos, vea la Tabla 4.A en la pgina 413.
Archivo 999
Puede crear mltiples archivos de un tipo determinado. Los

archivos le permiten agrupar y organizar lgicamente datos relacionados. Cuando necesita obtener acceso a los datos, usted especifica el archivo en el que almacen los datos.
Archivo de enteros Archivo 7 Palabras (Datos de muestra) 1020 64 7779 2
Algunos tipos de archivos se componen de palabras de 16 bits.

Lals palabras de punto flotante (coma flotante) tienen 32 bits. Cuando usted necesita obtener acceso a estos datos los especifica con una direccin formateada.
Archivo de enteros 276
Patrn de bit binario natural para 276 (formato decimal) 0 0 0 0 0 0 01 0 0 0 1 0 1 0 0
Cada palabra contiene mltiples bits. Esta es la divisin ms

pequea de datos. Un bit contiene un valor de cero o uno. Cuando usted necesita obtener acceso a estos datos los especifica con una direccin formateada.
Algunos tipos de archivos se dividen en estructuras usadas para

No. del archivo de temporizador No. del tempor. miembros de las estructuras 2760 preseleccionado .PRE acumulado .ACC 432 .EN .TT .DN
controlar los elementos de instruccin. Estas estructuras se subdividen en miembros al nivel de bit o palabra. Cuando usted necesita obtener acceso a estos datos los especifica con una direccin formateada.
Archivo # Direcc. inicial (Longitud) Direcc. inicial (Longitud) Direcc. inicial (Longitud) hasta 1000 palabras datos receta A" datos receta B" cuentas de produccin
Tambin puede organizar los datos dentro de los archivos en bloques de datos para agrupar y organizar datos lgicamente asociados. Cuando usted necesita obtener acceso a estos datos, los especifica slo en la direccin inicial dentro del archivo (y longitud) en vez de en cada direccin individual. Cuando organice los datos, agrupe los datos con tipos similares, tales como: resultados de clculos recetas de lotes Debido a la estructura de las instrucciones de transferencia en bloques, es necesario agrupar los datos siguientes: entradas desde mdulos analgicos salidas a mdulos analgicos
1785 6.5.12ES Enero 1997
412
Consejo de diseo
Es conveniente dejar espacio para expansin futura cuando agrupe datos. Haga esto dejando espacio entre: bloques de datos dentro de un archivo grupos de archivos numerados secuencialmente mdulos en un chasis de E/S Importante: Si planea programar en lnea, es necesario dejar espacios en el archivo de datos o sistema de numeracin del programa (puesto que no se puede crear memoria del usuario en el modo marcha). Sin embargo, estos espacios usan 6 palabras de memoria de tiempo de procesamiento para cada bloque de datos que se salta. Use sumo cuidado al dejar espacios.
Consejo de diseo
Siga las siguientes pautas al organizar archivos de datos: Agrupe cantidades grandes de datos relacionados en archivos. Direccione los archivos de datos de 3999 segn sea necesario. (Vea la Tabla 4.A en la pgina 413). Direccione las palabras necesarias en cada archivo de datos consecutivamente de 0999. Direccione las palabras de los datos de imagen de E/S segn a cmo se configuraron las E/S:
0-37 (octal) para PLC-5/11, -5/20, -5/20E 0-77 (octal) para PLC-5/30 0-177 (octal) para PLC-5/40, -5/40L, -5/40E 0-277 (octal) para PLC-5/60, -5/60L, -5/80, -5/80E
Cuando direccione bits de imagen de E/S, direccinelos como

0007 1017 (octal). Al organizar datos de bit, direccione los bits en cada palabra 0-15 (decimal) para archivos de binario o entero. Cada archivo de tabla de datos asigna 6 palabras de memoria cuando se crea el archivo, adems de los datos almacenados en el archivo.
1785 6.5.12ES Enero 1997
413
Direccionamiento de tipos de archivos

La tabla siguiente indica los tipos de archivos disponibles y la cantidad de memoria usada por cada uno de los mismos.
Tabla 4.A Tipos de archivos de la tabla de datos y uso de memoria Identifi cador de tipo de archivo O I S B T C R N F Tamao mximo de archivo palabras de 16 bits y estructuras PLC 5/11, 5/20, 5/20E 32 32 128 PLC 5/30 PLC 5/40, 5/40E, 5/40L 128 128 128 PLC 5/60, 5/60L, 5/80, 5/80E 192 192 128 Memoria suplementaria usada por cada archivo (en palabras de 16 bits) 6 6 6 6 6 6 6 6 6 Memoria usada (en palabras de 16 bits) por palabra palabra, carcter o estructura 1/palabra 1/palabra 1/palabra 1/palabra 3/estructura 3/estructura 3/estructura 1/palabra 2/estructura
Tipo de archivo
Nmero de archivo 0 1 2 3 4 5 6 7 8
Imagen de salida Imagen de entrada Estado Bit (binario) Temporizador Contador Control Enteros Punto flotante (coma flotante) ASCII BCD Transferencia en bloques Mensaje PID Estado SFC Cadena ASCII No usado
64 64 128
1000 palabras 3000 palabras/1000 estructuras 3000 palabras/1000 estructuras 3000 palabras/1000 estructuras 1000 palabras 2000 palabras/1000 estructuras
A D BT MG PD SC ST
3 999 3 999 3 999 3 999 3 999 3 999 3 999 9 999
1000 palabras 1000 palabras 6000 palabras/1000 estructuras 32760 palabras/585 estructuras 32718 palabras/399 estructuras 3000 palabras/1000 estructuras 32769 palabras/780 estructuras 6
6 6 6 6 6 6 6 6
1/2 por carcter 1/palabra 6/estructura 56/estructura 82/estructura 3/estructura 42/estructura 0
Esto es el nmero y tipo predeterminados del archivo. Para este tipo de archivo, usted puede asignar cualquier nmero de archivo desde 3 a 999. Estos archivos contienen solamente el nmero de palabras correspondientes a la direccin ms alta asignada. El tamao mximo de un solo archivo de la tabla de datos es 32 K palabras. El tamao mximo de la tabla de datos completa es 64 K palabras.
1785 6.5.12ES Enero 1997
414
Tabla 4.B Los tipos/valores de datos vlidos son: Este tipo/ valor de datos: Inmediatos (constante de programa) Enteros Flotante En bloques Mensaje PID Cadena Estado SFC Acepta cualquier: Valor entre 32768 y 32767 (Las constantes mayores que 1024 usan 2 palabras de almacenamiento de memoria; constantes de punto (coma flotante) usan 3 palabras de memoria.) Tipo de datos enteros: entero, temporizador, contador, estado, bit, entrada, salida, ASCII, BCD, control (por ejemplo, N7:0, C4:0, etc.) Tipo de datos de punto flotante (coma flotante) (el rango vlido es de + 1.175494e 38 a +3.402823e+38) Tipo de datos de transferencia en bloques (por ej., BT14:0) o tipo de datos entero (por ej., N7:0) Tipo de datos de mensaje (por ejemplo, MG15:0) o tipo de datos enteros (por ejemplo, N7:0) Tipo de datos PID (por ejemplo, PD16:0) o tipo de datos enteros (por ejemplo, N7:0) Tipo de datos de cadena (por ejemplo, ST12:0) Tipo de datos de estado SFC (por ejemplo, SC17:0)
Informacin acerca del almacenamiento del archivo de programa

Cree archivos de programa segn el mtodo de programacin que est usando. Esta tabla lista el nmero de palabras usadas por cada tipo de archivo de programa:
Archivo de programa Escalera SFC Texto estructurado Nmero de palabras usadas 6/archivo + 1/palabra 6/archivo 6/archivo + 1/palabra
Cuanto ms archivos de programa se crean, tanto ms tiempo es necesario para realizar tareas determinadas, por ej., el ir al modo de marcha, la edicin en lnea o la operacin de guardar un programa. Adems, algunas instrucciones (JMP, LBL, FOR y NXT) tienen tiempos de ejecucin ms largos en los nmeros mayores de archivo de programa. Los procesadores PLC5 de serie E son compatibles con 2000 archivos de programa para permitir ms pasos SFC en el programa. Los archivos de programa de paso/transicin SFC tpicamente tienen una longitud ms corta. Esta mejora duplicar el tamao del paso/transicin SFC. A cada archivo de programa que usted crea se le asignan 6 palabras de memoria. Esta memoria es suplementaria a cualquier programacin dentro del archivo. Si se crea el nmero de archivo de programa mximo de 1999, se asignan 12,000 palabras de memoria a los archivos de programa, lo cual reduce la cantidad de memoria del procesador disponible para la programacin.
1785 6.5.12ES Enero 1997
415
Direccionamiento
Si desea obtener acceso a:
Los formatos vlidos para direccionamiento de archivos de datos son:

Use este formato de direccionamiento: Direccin de imagen de E/S Direccin lgica Direccin indirecta Direccin indexada Direccin simblica Y vea la pgina: 4-15 4-16 4-18 4-19 4-20
Bit de entrada o salida en la tabla de imagen de E/S Bit, palabra, submiembro, bloque de datos, archivo o bit de imagen de E/S Un componente con una direccin lgica sustituyendo el valor en otra direccin Un offset de direccin mediante un nmero de elementos Un nombre subsituto para una direccin
Para obtener informacin acerca de cmo introducir las direcciones, vea los documentos referentes al software de programacin.
Cmo especificar las direcciones de imagen de E/S

La direccin de imagen de E/S corresponde a la ubicacin fsica del circuito de E/S en el chasis de E/S:a:bbc/dd
a
identificador de direccin de E/S I = dispositivo de entrada O = dispositivo de salida Nmero de rack de E/S PLC 5/11, 5/20, 5/20E 00 03 (octal) PLC 5/30 00 07 (octal) PLC 5/40, 5/40L, 5/40E 00 17 (octal) PLC 5/60, 5/60L, 5/80, 5/80E 00 27 (octal) Nmero de grupo de E/S 0 7 (octal) Nmero de terminal (bit) 00 17 (octal)
bb
c dd
Para especificar esta direccin: Bit de imagen de entrada
Ejemplo:
I : 0 1 7 / 0 1
I para entrada Nm. de rack de E/S de 2 dgitos Nm. de grupo de E/S (0 7) Nm. de entrada (0 7, 10 17) Bit de imagen de salida O para salida Nm. de rack de 2 dgitos Nm. de grupo de E/S (0 7) Nm. de salida (0 7, 10 17)
O : 0 1 7 / 0 1
1785 6.5.12ES Enero 1997
416
Cmo especificar direcciones lgicas

El formato de una direccin lgica corresponde directamente a la ubicacin en el almacenamiento de datos:
# X F : e . s / b
Donde: # X Es: La direccin de archivo. Omitir para direcciones de bit, palabra y estructura (tambin indica direccionamiento indexado, vea la siguiente pgina) Tipo de archivo: B C F I binario N entero contador O salida punto flotante (coma flotante) entrada S estado T temporizador MG mensaje A ASCII PD PID R control D BCD BT transferencia en bloques
SC estado SFC ST cadena ASCII9
El nmero de archivo: 0 salida 1 entrada 2 estado 3 999 cualquier otro tipo el delimitador de dos puntos o punto y coma separa los nmeros de archivo y esctructura/palabra El nm. de estructura/palabra: hasta: 0 277 0 127 0 999 octal para archivos de entrada/salida decimal para archivo de estado para todos los tipos de archivo excepto MG, PD y ST
: e
. s / b
El punto delimitador usado slo con mnemnicos de miembro de estructura en archivos de contador, temporizador y control El mnemnico de estructura/miembro usado slo con archivos de temporizador, contador, control, BT MG, PD, SC y ST El delimitador de bit que separa el nmero de bit El nmero de bit: 00 07 10 17 para los archivos de entrada/salida 00 15 para los dems archivos 00 15,999 para los archivos binarios cuando se usa la direccin directa de bit
Para especificar la direccin de: Un archivo
Use estos parmetros:

F 8
Tipo de archivo Nmero de archivo Una palabra dentro de un archivo de entero

N 9 : 2
Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de palabra

N 9 : 2 / 5
Un bit dentro de un archivo de entero
Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de palabra Nmero de bit
1785 6.5.12ES Enero 1997
417
Para especificar la direccin de: Bit dentro de un archivo binario
Use estos parmetros:

B 3 / 2 4 5
Delimitador de bit Nmero de bit Los archivos binarios son archivos continuos de bits y, por lo tanto, se pueden direccionar de dos maneras: por palabra y bit o por bit solamente.
Un bit dentro de un archivo de estructura
R 6 : 7 . D N
Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de estructura Delimitador de miembro Mnemnico de miembro
Se pueden usar los mnemnicos para direccionar miembros al nivel de palabra o bit. Los mnemnicos disponibles dependen del tipo de datos (temporizador, contador o control) e instruccin de programa. Por ejemplo:
Tipo de instruccin Temporizador TON, TOF, RTO Nivel de palabra preseleccionado .PRE acumulado .ACC Ejemplo T4:1.PRE Nivel de bit habilitacin .EN temporizacin .TT efectuado .DN Ejemplo T4:0.EN
Para obtener informacin acerca de los mnemnicos para una instruccin determinada, vea el captulo 22 la Referencia del conjunto de instrucciones de software de programacin PLC5, publicacin 17856.1ES.
1785 6.5.12ES Enero 1997
418
Cmo especificar direcciones indirectas

El procesador usa el valor de la direccin indicadora para formar la direccin indirecta. Se puede usar lgica de escalera para cambiar el valor almacenado en esa direccin sustituta. Cuando se especifican direcciones indirectas, siga las siguientes pautas: Usted puede direccionar indirectamente el nmero de archivo, el nmero de palabra o el nmero de bit. La direccin sustituta debe ser una de los tipos siguientes: N, T, C, R, B, I, O o S. Cualquier direccin T, C o R debe ser una direccin de submiembro con la longitud de una palabra, tal como T4:0.ACC. Introduzca la direccin indicadora entre corchetes [ ].
Ejemplo N[N7:0]:0 N7:[C5:7.ACC] B3/[I:017] N[N7:0]:[N9:1] Variable Nmero de archivo Nmero de estructura Nmero de bit Nmero de archivo y palabra Explicacin El nmero de archivo se almacena en la direccin de entero N7:0. El nmero de palabra es el valor acumulado del contador 7 en el archivo 5. El nmero de bit est almacenado en la palabra de entrada 17. El nmero del archivo se almacena en la direccin entera N7:0 y el nmero de palabra en la direccin de entero N9:1.
1785 6.5.12ES Enero 1997
419
Cmo especificar direcciones indexadas

El procesador empieza la operacin en la direccin de base ms el offset. Almacene el valor offset en la palabra offset en el archivo de estado del procesador. Usted puede manipular la palabra offset en la lgica de escalera. El smbolo de la direccin indexada es el carcter #. Coloque el carcter # inmediatamente anted del identificador del tipo de archivo en una direccin lgica. Introduzca el valor offset en el archivo de estado S:24. Todas las instrucciones indexadas usan S:24 para almacenar un offset. Cuando especifique direcciones indexadas, siga las siguientes pautas:
Asegrese de que el valor del ndice (positivo o negativo) no

cause que la direccin indexada exceda el lmite del tipo de archivo.
ATENCION: El procesador no verifica las direcciones indexadas para asegurar que las direcciones no crucen los lmites del archivo de la tabla de datos (por ej., N7 a F8). Incluso se podra modificar el archivo de estado, el cual es fsicamente el ltimo archivo de la tabla de datos. Pero si la direccin indexada excede la zona de memoria de la tabla de datos, el procesador inicia un error de tiempo de ejecucin y establece un fallo mayor.
Cuando una instruccin usa ms de dos direcciones indexadas, el

procesador usa el mismo valor de ndice para cada direccin indexada. Establezca la palabra de offset al valor del ndice que desea inmediatamente antes de habilitar una instruccin que usa una direccin indexada. ATENCION: Las instrucciones con un # en una direccin
manipulan el valor de offset almacenado en S:24. Asegrese de monitorear o cargar el valor de offset que desea antes de usar una direccin indexada. De lo contrario, puede ocurrir una operacin inesperada de la mquina, la cual puede resultar en daos al equipo y/o lesiones al personal.
MVM MASKED MOVE Source #N7:10 Mask 00110011 Target #N11:5
El siguiente ejemplo MVM usa una direccin indexada en las direcciones de origen y destino. Si el valor de offset es 10 (almacenado en S:24), el procesador manipula los datos almacenados en la direccin base ms el offset.
Valor Fuente Destino Direccin base N7:10 N11:5 Direccin offset N7:20 N11:15
1785 6.5.12ES Enero 1997
420
Cmo especificar direcciones simblicas

Cuando especifique direcciones simblicas, siga las siguientes pautas:
Empiece el nombre con un carcter alfabtico (no con un

nmero). El smbolo debe empezar con una letra y puede contener hasta 10 de los siguientes caracteres: A-Z (maysculas y minsculas) 0-9 carcter de subrayado (_) La direccin simblica puede reemplazar direcciones de palabra o bit. Importante: Los smbolos son una caracterstica del software de programacin (no del procesador) y estn almacenados en la base de datos en el disco duro del terminal de programacin que se est usando. Si usa un terminal que sea diferente del terminal en que defini los smbolos, no tendr acceso a la base de datos de smbolos.
Ejemplo Imagen de entrada (bit) Imagen de salida (bit) Palabra Direccin lgica I:015/00 I:015/03 I:015/06 O:013/00 O:013/02 O:013/04 F10:0 F10:1 Direccin simblica LS1 AUTO1 SW1 M1 CL1 L1 Calc_1 Calc_2
1785 6.5.12ES Enero 1997
421
Consejo de diseo
Cmo optimizar el tiempo de ejecucin de instrucciones y la memoria del procesador

Para obtener el mejor rendimiento de ejecucin de instrucciones, almacene las direcciones de uso ms frecuente de la manera siguiente:
Direccione las instrucciones de bit entre el final del archivo de imagen de entrada y la palabra fsica 256. Porque las direcciones de bit ubicadas en las palabras menores que 256 requieren una palabra ms en la memoria del procesador para el almacenamiento y se ejecutan 0.16ms ms despacio que las direcciones de bit almacenadas en las palabras 0-255. Direccione las instrucciones de elementos entre el final de la imagen de entrada y la palabra fsica 2048.Ya que, las direcciones almacenadas en palabras mayores que 2048 requieren ms palabras en la memoria del procesador para almacenamiento. PLC 5/11, 5/20, 5/20E Palabra fsica # dirrecciones de bit frecuentemente utilizadas direcciones de elemento frecuenteme nte utilizadas 0 31 PLC 5/30 Palabra fsica # 0 63 PLC 5/40, 5/40L 5/40E Palabra fsica # 0 127 PLC 5/60, 5/60L 5/80, 5/80E Palabra fsica # 0 191 No. predeterminado del archivo 0
Tipo de archivo imagen de salida
32 63
32 127 palabra 256 palabra 2048
32 255
32 383
imagen de entrada binario, temporizador, contador, control, entero, punto (coma) transferencia en bloques, mensaje, PID, estado SFC, cadena estado
1 3-999 segn su aplicacin
El tamao mnimo del archivo es 32 palabras. El archivo de estado siempre es el ltimo archivo fsico en la tabla de datos.
Los siguientes ejemplos explican estos conceptos:

Ejemplo de direccin de bit Si su mapa de tabla de datos es como sigue: O I B T C R N 32 32 64 32 32 32 32
Una direccin usada en una instruccin OTE almacenada aqu: ocupa una palabra en la memoria del procesadorOTE se ejecuta a una velocidad de 0.48 ms 256 La misma direccin almacenada aqu: ocupa dos palabras en la memoria del procesador se ejecuta a una velocidad de 0.64 ms
1 OTE
1 2 OTE XX
fin
Este ejemplo usa las tablas de temporizacin de instrucciones y uso de memoria en el captulo 22. Vea estas tablas para obtener informacin acerca de otras instrucciones.
1785 6.5.12ES Enero 1997
422
Ejemplo de direccin de elemento Si su mapa de tabla de datos es como sigue: O I B T C N 64 64 1000 100 100 720 2048 La misma direccin almacenada aqu ocupa cinco palabras en la memoria del procesador. fin Este ejemplo usa las tablas de temporizacin de instrucciones y uso de memoria en el captulo 22. Vea estas tablas para obtener informacin acerca de otras instrucciones. MOV N100:0 N100:1 MOV N7:0 N7:1 1 2 3 MOV XX YY
Las direcciones usadas en la instruccin MOV almacenada aqu ocupan tres palabras en la memoria del procesador.
1 2 3 4 5 MOV XX XX YY YY
Uso eficaz de la memoria de E/S
El procesador PLC5 asigna automticamente una ubicacin de memoria de entrada y salida a cada ubicacin de E/S. Los mdulos de E/S generalmente usan solamente las entradas o las salidas. Para aprovechar ms eficazmente la memoria de E/S, se pueden usar estos mtodos de ubicar los mdulos de E/S.
Aplicacin: Instale los mdulos de E/S de 16 puntos como un par de un mdulo de entrada y un mdulo de salida en un grupo de E/S. Por ejemplo, si coloca un mdulo de entrada en la ranura 0, coloque un mdulo de salida en la ranura 1. Instale los mdulos de E/S de 32 puntos como un par de un mdulo de entrada y un mdulo de salida en un grupo de E/S. Por ejemplo, si coloca un mdulo de entrada en la ranura 0, coloque un mdulo de salida en la ranura 1. Usted configura el chasis complementario con un par de chasis primario y complementario. Complementa el grupo de E/S del mdulo de E/S para el grupo de E/S entre los dos chasis. Los mdulos de E/S en el chasis complementario realiza la funcin opuesta de los mdulos correspondientes en el chasis primario. La asignacin de un canal de escner PLC-5 como complementario le permite complementar los racks 1-7. Un canal configurado para las E/S complementarias no puede escanear los racks mayores que 7. Los procesadores PLC-5 que pueden direccionar los nmeros de rack mayores que 7 pueden direccionar estos racks en otro canal de escner que no se haya configurado como complementario. El dispositivo de vnculo de E/S remotas (tal como un adaptador 1771-ASB) tambin se debe configurar como complementario. Para obtener ms informacin, vea la Gua de referencia PLC-5: Configuracin de E/S complementarias para los procesadores PLC-5, publicacin 1785-6.8.3.ES
Use: 2 slot
1 slot
chasis de E/S complementarias
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Descripcin del escn del procesador PLC-5 Escaneo de programa Trasferencia de datos a las E/S residentes en el procesador Configuracin del sistema para E/S residentes en el procesador Vaya a la pgina: 5-1 5-2 5-3 5-4
Este captulo le proporciona informacin acerca de cmo configurar el procesador para que se comunique con las E/S residentes: 1. Posicione el interruptor del chasis de E/S en el modo de direccionamiento. 2. Establezca la direccin del rack. La direccin del rack retorna al valor predeterminado a 0. Si desea cambiar la direccin del rack a 1, establezca el bit S:26/2.
Descripcin del escn del procesador PLC-5
La funcin bsica de un sistema de controlador programable es:
c. b.
tomar decisiones mediante un programa de control tal como la lgica de escalera en base al estado de dichos dispositivos
establecer el estado de los dispositivos de salida (tales como luces, motores y elementos trmicos)
a.
leer el estado de varios dispositivos de entrada (tales como los botones pulsadores e interruptores de final de carrera)
20221
1785 6.5.12ES Enero 1997
52
Bfer de E/S remotas Durante los escanes de lgica, las entradas se leen desde y las salidas se escriben a la tabla de imagen de E/S. Durante el mantenimiento interno, el intercambio de datos ocurre entre la tabla de imagen de E/S y el bfer de E/S remotas, E/S locales extendidas y el rack con procesador residente.
residente en Tabla de
Actualiza imagen de E/S
2 2 Escn de E/S
imagen Intercambio E/S locales residentes Rack
a escribe salidas b lee entradas
lgico remotas
Escn del programa
El escn de programa es el tiempo que demora el procesador en ejecutar una vez el programa lgico, ejecutar las tareas de mantenimiento interno y luego ejecutar la lgica nuevamente. El procesador ejecuta continuamente el escn de programa lgico y el mantenimiento interno. Las actividades de mantenimiento interno para los procesadores PLC5 incluyen: ejecucin de verificaciones internas del procesador actualizacin de la tabla de imagen de entrada con: datos del mdulo de entrada donde reside el procesador datos del mdulo de entrada remota como los que se contienen en el bfer de E/S remotas datos del mdulo de entrada de E/S locales extendidas
Escn lgico Mantenimiento interno
transmisin de los datos de la tabla de imagen de salida a: los mdulos de salida con procesador residente bfer de E/S remotas mdulos de salida de E/S locales extendidas
1785 6.5.12ES Enero 1997
Escn lgico Escn del programa
El procesador ejecuta dos operaciones primarias: escn del programa donde se ejecuta la lgica se ejecuta el mantenimiento interno escn de E/S donde se leen los datos de entrada y se establecen los niveles de salida
E/S locales extendidas imagen Intercambio imagen Intercambio
53
Transferencia de datos a E/S residentes en el procesador
Un procesador PLC-5 transfiere datos discretos y de transferencia en bloques con E/S residentes en el procesador.
Transferencia de datos discretos a las E/S residentes en el procesador

2 2 E/S inmediatas Actualiza imagen de E/S Escn lgico residente en Tabla de El rack donde reside el procesador intercambia informacin de E/S discretas con la tabla de imagen de E/S durante el mantenimiento interno. x y IOT (x) IIN (y) Vea explicacin ms adelante.
El procesador escanea las E/S locales residentes en el procesador sincrnica y secuencialmente al escn de programa.
imagen Intercambio E/S locales residentes Rack
lgico remotas
Escn del programa
Transferencia de las peticiones de E/S inmediatas

El procesador responde a peticiones de entrada inmediata (IIN) y salida inmediata (IOT) durante el escn lgico. El escn lgico se suspende cuando se piden datos de entrada/salida inmediata. El escn lgico vuelve a iniciarse despus de obtener los datos y satisfacer la peticin. Los datos IIN se transfieren directamente a los mdulos de E/S y los datos IOT se transfieren directamente desde esos mdulos en las E/S residentes en el procesador y chasis de E/S locales extendidas. Con E/S remotas, slo se actualiza el bfer de E/S remotas. Para obtener ms informacin, vea el captulo 22.
Consejo de diseo
Cuando coloque los mdulos de E/S, no coloque un mdulo de transferencia en bloques al lado de o en el mismo grupo de mdulo que un mdulo de entrada que intenta usar para las E/S inmediatas. Coloque los mdulos en ranuras no contiguas. La colocacin de mdulos de entrada para las E/S inmediatas al lado de los mdulos de transferencia en bloques puede resultar en un error de transferencia en 5 bloques de lectura. Si la aplicacin no es compatible con esta configuracin, condicione las instrucciones de E/S inmediatas con los bits de control del mdulo de transferencia en bloques contiguo. Este mtodo evita que un mdulo de transferencia en bloques contiguo realice una transferencia en bloques durante la ejecucin de una instruccin de E/S inmediatas en el mdulo de entrada contiguo.
1785 6.5.12ES Enero 1997
54
Transferencia de datos mediante transferencias en bloques a E/S residentes en el procesador

El procesador realiza transferencias en bloques y escanea el programa simultneamente. Las transferencias en bloques a las E/S locales residentes en el procesador siguen estos procedimientos: Las peticiones de transferencia en bloques se ponen en la cola para el rack de E/S locales residentes en el procesador direccionado. El bfer activo manipula continuamente todos los mdulos de transferencia en bloques cuyas instrucciones de transferencia en bloques se habilitaron en el escn del programa mediante el escn de la cola segn el orden en que las peticiones se pusieron en la cola. Las transferencias en bloques de los datos de E/S se pueden completar y el bit de efectuado se puede establecer en cualquier momento durante el escn del programa. El procesador ejecuta todas las transferencias en bloques habilitadas de los datos de E/S a las E/S residentes en el procesador de manera continua a medida que cada peticin de transferencia en bloques entra en el bfer activo.
Mantenimiento interno
Interrupcin de STI o la rutina de fallo Mltiples transferencias en bloques Q A Q= A= Escn del programa
Rack 0 el procesador donde reside
Datos BTR o BTW
cola bfer activo (los datos de la transferencia en bloques se ponen en bferes aqu)
Configuracin del sistema para E/S residentes en el procesador
Para configurar el sistema para las E/S locales residentes en el procesador, es necesario posicionar el interruptor del chasis de E/S para que indique el modo de direccionamiento del rack. El modo de direccionamiento determina el nmero de racks con procesador residente usado segn el nmero de ranuras en el chasis. Para obtener ms informacin acerca de los modos de direccionamiento, vea el captulo 4. Para posicionar el interruptor del chasis de E/S, vea el captulo 23.
1785 6.5.12ES Enero 1997
55
La direccin del rack donde reside el procesador, de manera predeterminada, es rack 0. Si es necesario, se puede establecer la direccin para el rack 1 estableciendo el bit de control 2 (S26:2) en la pantalla de configuracin del procesador en el software de programacin. Si se selecciona el rack 1 como el rack donde reside el procesador, el rack 0 deja de estar disponible para su sistema.
1785 6.5.12ES Enero 1997
56
Notas
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Seleccin de dispositivos que usted puede conectar Introduccin a E/S remotas Asignacin de un vnculo de E/S remotas Configuracin de un canal de procesador como un escner Comunicacin con un adaptador de nodo de E/S remotas Transferencia de datos en bloques Transferencias en bloques de datos de E/S remotas Secuencia de transferencias en bloques con bits de estado Consideraciones de programacin de transferencia en bloques Monitoreo de canales de escner de E/S remotas Direccionamiento de archivo de estado de E/S Vaya a la pgina: 6-2 6-3 6-4 6-6 6-11 6-13 6-15 6-16 6-20 6-21 6-23
Este captulo le proporciona informacin acerca de cmo configurar el procesador para que se comunique con las E/S remotas: 1. Seleccione el canal que se configurar como escner. 2. Defina el archivo de estado de E/S. Use un archivo entero nico no usado. Hay que definir un archivo de estado de E/S si se desea autoconfigurar el sistema. 3. Defina un archivo de diagnstico. Use un archivo entero nico no usado. 4. Defina la lista de escn.
1785 6.5.12ES Enero 1997
62
Seleccin de dispositivos que usted puede conectar
La siguiente tabla lista algunos de los dispositivos que usted puede usar en un vnculo de E/S remotas:
Categora Otros procesadores (en el modo ( adaptador) Producto procesadores PLC-5 con caractersticas mejoradas Procesadores PLC-5 Ethernet Procesador PLC-5 ControlNet Procesadores PLC-5 VMEbus procesadores PLC-5 extendidos locales procesadores PLC-5 clsicos Mdulo de comunicacin directa para los procesadores SLC No. de cat. 1785 LxxB 1785 LxxE 1785 LxxC 1785 VxxB 1785 LxxL 1785 LTx 1747 DCM
Otros procesadores (en el modo adaptador) A E/S remotas
Interfaces de operador p
Controladores
Mdulo adaptador de E/S remotas SLC 1747 ASB 500 E/S bloque 1791 serie 1791 Mdulo de adaptador de E/S remotas 1771 ASB Chasis de E/S de 1 ranura con fuente de 1771 AM1 alimentacin elctrica integral y adaptador Chasis de E/S de 2 ranura con fuente de 1771 AM2 alimentacin elctrica integral y adaptador Mdulo de comunicacin directa 1771 DCM DL40 Dataliner 2706 xxxx RediPANEL 2705 xxx Terminal PanelView 2711 xxx Adaptador de E/S remotas para los 1336 RIO variadores industriales de 1336 CA Adaptador de E/S remotas para los 1395 NA variadores industriales de 1395 CA
1785 6.5.12ES Enero 1997
63
Introduccin a E/S remotas
Un sistema de E/S remotas le permite controlar E/S que no estn dentro del chasis del procesador. Un canal de procesador PLC-5, en modo escner, transfiere datos discretos y de transferencia en bloques con dispositivos de E/S remotas. Un ejemplo del sistema de E/S remotas tiene el aspecto siguiente:
PLC 5/40
Un canal de procesador PLC 5 acta como un escner El canal del escner mantiene una lista de todos los racks completos y parciales conectados a ese canal. Esa es la lista de escn.
Cable de vnculo de E/S remotas: Belden 9463 Adaptadores de nodo de E/S remotas como los mdulos 1771 ASB o interfaces de operador PanelView direccionados como racks de E/S remotas.
1771 ASB
PLC 5/20
Canal PLC 5 o un procesador que opera como un adaptador de E/S remotas.
El canal de escner de E/S remotas mantiene una lista de todos los dispositivos conectados a cada vnculo de E/S remotas; esta lista se denomina la lista de escn. A continuacin se presenta un ejemplo de lista de escn del canal:
PLC 5/40E Can 1A Can 1B local 1 Rack 2 Rack 3
Lista de escn del Can. 1B

Direccin del rack 1 2 3 Grupo inicial 0 0 0 Tamao de rack Completo 1/2 Completo Rango 010 017 020 023 030 037
En este ejemplo, el canal 1B escanea continuamente los tres racks en su lista de escn y coloca los datos en el bfer de E/S remotas en el procesador. El procesador actualiza su propio bfer y la tabla de imagen de E/S. Durante el mantenimiento interno, los dos bferes se actualizan intercambiando los datos de entrada y salida entre ellos. Para obtener ms informacin sobre las listas de escn, vea la pgina 6-9.
1785 6.5.12ES Enero 1997
64
Siga estos pasos para establecer un sistema de E/S remotas:

Paso: 1. configure los dispositivos de adaptador de E/S remotas 2. disposicin y conexin del cable del vnculo de E/S remotas Vea: el manual del usuario del dispositivo la pgina 6-4 para obtener informacin sobre diseo el captulo 3 para obtener informacin sobre instalacin de cables la informacin de instalacin del procesador (Para los procesadores PLC-5 con caractersticas mejoradas, vea la publicacin 1785 10.4ES; para los procesadores PLC-5 Ethernet, vea la publicacin 1785 10.5ES) la pgina 6-6
3. configure el canal de escner
Diseo de un vnculo de E/S remotas
El diseo de un vnculo de E/S remotas requiere la aplicacin de: pautas de diseo del vnculo de E/S remotas pautas de diseo de cables
Consejo de diseo
Pautas de diseo del vnculo

Considere estas reglas cuando disee los vnculos de E/S remotas: Todos los dispositivos conectados a un vnculo de E/S remotas deben comunicarse usando la misma velocidad de comunicacin, 57.6, 115.2 230.4 kbps. Seleccione una velocidad compatible con todos los dispositivos. Dos o ms canales del mismo procesador operando en el modo de escner no pueden escanear la misma direccin de rack parcial o completo. Asigne racks especficos parciales o completos a cada canal usado en el modo de escner de E/S remotas. Se pueden separar las direcciones de rack entre canales de escner; sin embargo, se presentan problemas al ejecutar la transferencia de datos en bloques. Vea la pgina 615 Una lista de escn puede tener un mximo de 16 nmeros de rack o un mximo de 32 dispositivos fsicos conectados usando resistencias de terminacin de 82-. Vea la pgina 69 para obtener ms informacin acerca de las listas de escn.
1785 6.5.12ES Enero 1997
65
Consejo de diseo
Pautas de diseo del cable

Especifique el cable 1770-CD (Belden 9463). Conecte una red de E/S remotas usando una configuracin en cadena o lnea troncal/lnea de derivacin. Asegrese de que los planes de diseo del sistema especifiquen longitudes de cable que se encuentran dentro de las mediciones permitidas. Importante: La longitud de cable mxima para E/S remotas depende de la velocidad de transmisin. Configure todos los dispositivos en un vnculo de E/S remotas para que se comuniquen a la misma velocidad de transmisin. Use esta tabla para determinar la longitud total de cable que se puede usar para las configuraciones de conexiones en cadena.
Tabla 6.A Seleccione la longitud de cable correcta Un vnculo de E/S remotas que usa esta velocidad de comunicacin: 57.6 kbps 115.2 kbps 230.4 kbps No puede exceder esta longitud de cable: 3,048 m (10,000 pies) 1,524 m (5,000 pies) 762 m (2,500 pies)
Consideraciones referentes a la lnea troncal/lnea de derivacin: Al usar la configuracin de lnea troncal/lnea de derivacin, use conectores de estacin 1770 SC y siga estas pautas de longitud de cable: longitud del cable de la lnea troncal depende de la velocidad de comunicacin del vnculo longitud de cable de derivacin 30.4 m (100 pies de cable) Para obtener ms informacin acerca del diseo de configuraciones de lnea troncal/ lnea de derivacin, consulte el Manual de instalacin de cables Data Highway/Data Highway Plus/Data Highway II/Data Highway 485, publicacin 1770 6.2.2ES.
Para obtener la operacin correcta, termine ambos extremos de un vnculo de E/S remotas usando las resistencias externas enviadas con el controlador programable. La seleccin de una terminacin de 150W 82W determina la cantidad de dispositivos que se pueden conectar a un solo vnculo de E/S remotas.
Si el vnculo de E/S remotas: Use una capacidad nominal de resistencia de: 82W El nmero mximo de dispositivos fsicos que se pueden conectar al vnculo 32 El nmero mximo de racks que se pueden escanear en el enlace 16
opera a 230.4 kbps funciona a 57.6 kbps 115.2 kbps y los dispositivos listados en la Tabla 6.B no se encuentran en el vnculo contiene dispositivos listados en la Tabla 6.B opera a 57.6 kbps 115.2 kbps, y no es necesario que el vnculo acepte ms de 16 dispositivos fsicos.
150W
16
16
1785 6.5.12ES Enero 1997
66
Tabla 6.B Dispositivos de vnculo de E/S que requieren resistencias de terminacin de 150W Tipo de dispositivo Escneres Nmero de catlogo 1771 SN 1772 SD, SD2 1775 SR 1775 S4A, S4B 6008 SQH1, SQH2 1771 AS 1771 ASB 1771 DCM Diversos 1771 AF A Todas Serie Todas
Adaptadores
Configuracin de un canal de procesador como un escner
Use esta tabla como ayuda para determinar los canales del procesador que se pueden configurar como escner de E/S remotas:
Procesador: Canales que aceptan escner de E/S remotas: 1A PLC 5/20E PLC 5/40E PLC 5/80E 1A, 1B, 2A, 2B 1B 1A, 1B
PLC 5/11 PLC 5/20 PLC 5/30 PLC 5/40L PLC 5/60L PLC 5/40 PLC 5/60 PLC 5/80
Para configurar un canal de procesador como escner, usted: define un archivo de estado de E/S, el cual almacena informacin acerca de los racks conectados al procesador usando la pantalla de configuracin del procesador en el software de programacin especifica la velocidad de comunicacin y el archivo de diagnstico del escner y define una lista de escn usando la pantalla de configuracin del canal de modo de escner en el software de programacin
1785 6.5.12ES Enero 1997
67
Defina un archivo de estado de E/S

El archivo de estado de E/S almacena los datos para las tablas de configuracin de rack de E/S del procesador. El estado de E/S de cada rack de E/S remotas requiere dos palabras. Estas dos palabras almacenan los bits de restablecimiento, presente, inhibicin y fallo para cada rack. Para definir un archivo de estado de E/S, introduzca un nmero de archivo entero no usado (9255) en el campo del archivo de estado de E/S (S:16) de la pantalla de configuracin del procesador. Si no desea utilizar las tablas de configuracin de rack de E/S, introduzca 0. Sin embargo, si desea utilizar la opcin de autoconfiguracin para crear la lista de escn, debe definir un archivo de estado de E/S. Use la pantalla de configuracin del procesador en el software de programacin:
Processor Configuration User Control Bits 00000000 00000000 RESTART LAST ACTIVE STEP
Fault routine prog file no.: 0 I/O status file: N12 VME Status File: N34
Watchdog (ms): 500 Communication time slice (ms):
El software de programacin crea automticamente el tamao correcto de archivo de estado de E/S. Usted puede direccionar las palabras individuales dentro de este archivo en su programa de lgica de escalera para monitorear el estado del rack.
1785 6.5.12ES Enero 1997
68
Especifique la informacin para la configuracin del canal

Use la pantalla de configuracin del modo de escner en el software de programacin para configurar un canal para el modo de escner.
Scanner Mode Diag. file: N13 Baud rate: 57.6kB Complementary I/O: Enabled Range
Rack Address 2 C 2 3 3 3 C 7 1
Starting Group 4 4 0 4 6 0 0
Rack Size 1/4 1/4 1/2 1/4 1/4 FULL FULL
024-027 020-021 030-033 034-035 036-037 170-177 010-007 *
En este campo:
Diag. file
Defina: El canal que contiene la informacin de estado del canal: mensajes recibidos mensajes transmitidos mensajes recibidos con error no puede recibir transmitido con error reintentos de rack
Haciendo lo siguiente: Mueva el cursor al campo, escriba un nmero de archivo entero (9-999) ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnstico que es el archivo de estado de E/S que se asign o cualquier otro archivo de entero usado. Puede producirse un dao inesperado en la maquinaria. Importante: Usted debe definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. Mueva el cursor al campo y seleccione la velocidad deseada. Las velocidades disponibles son: 57.6, 115.2 y 230.4 kbps. Mueva el cursor al campo y seleccione Enabled o Disabled
Baud rate
La velocidad de comunicacin para el vnculo en modo de escner de E/S remotas Si desea complementar racks de E/S o no
Complementary I/O
1785 6.5.12ES Enero 1997
69
Cmo especificar la lista de escn

La lista de escn es un mapa de los dispositivos de E/S que se escanean por el canal de escner. Para que el canal se comunique con los dispositivos de E/S conectados a l, usted debe crear una lista de escn.
Para: Crear una lista de escn Haga lo siguiente: Asegrese de que el procesador est en modo de programacin remota o programacin. 1. Asegrese de definir un archivo de estado de E/S en la pantalla de configuracin del procesador (vea la pgina 6-7). 2. Acepte las ediciones efectuadas a la configuracin del canal. 3. Use la funcin de autoconfiguracin Si hay errores cuando acepte las ediciones, borre la lista de escn y vuelva a aceptar las ediciones. Si aparece el mensaje de error Resource not Available"(Recurso no disponible"), usted no ha definido un archivo de estado de E/S. Defina el archivo de estado de E/S e intente la configuracin automtica nuevamente. Insertar una entrada en la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Posicione el cursor en el lugar en la lista de escn en donde se desea insertar una entrada. 2. Introduzca una entrada en la lista e introduzca los valores apropiados para la lista. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin al guardar las ediciones. Eliminar una entrada de la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Posicione el cursor en el lugar en la lista de escn en donde se desea borrar una entrada. 2. Elimine lo introducido de la lista. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin al guardar las ediciones.
Una lista de escn incluye lo siguiente:

Para este campo:
Rack address
Una lista de escn contiene: 1 3 octal (procesadores PLC 5/11, 5/20, 5/20E) 1 7 octal (procesadores PLC 5/30) 1 17 octal (procesadores PLC 5/40, 5/40L, 5/40E 5/80E) 1-27 octal (procesadores PLC 5/60, 5/60L, 5/80) Si E/S complementarias estn habilitadas, aparece una C antes de la direccin del rack complementado.
Starting group Rack size
0, 2, 4 6 1/2, 1/4, 3/4 COMPLETO Calculado automticamente segn la direccin del rack, grupo de mdulo inicial y tamao del chasis. Un asterisco (*) despus de un rango indica la ltima entrada de rack vlida.
Range
1785 6.5.12ES Enero 1997
610
Consejo de diseo
Si se necesitan actualizaciones mltiples para un dispositivo de E/S durante un escn de E/S, se puede introducir una direccin lgica en la lista de escn ms de una vez. No asigne la direccin de rack parcial o completo a ms de un canal en el modo de escner. Cada canal debe escanear direcciones nicas de rack parciales y/o completos. Tenga en cuenta las siguientes limitaciones al crear/modificar su lista de escn:
La configuracin automtica siempre muestra la configuracin de

hardware actual, excepto para los racks que tienen su bit de inhibicin de rack global establecido. En este caso el bit de rack global cancela la configuracin automtica. Primero hay que restablecer la inhibicin de rack global y luego seleccionar la autoconfiguracin. Restablezca los bits de inhibicin de rack global para el canal que escanea los racks, que usted desea volver a escanear. Use la pantalla de estado del modo de escner en el software de programacin. Si cambia la configuracin del canal del modo adaptador o DH+ al modo de escner, use la funcin de borrar la lista del software de programacin para borrar la lista de escn. En otros casos en que necesita borrar tems de la lista de escn, use la funcin de borrar de la lista para borrar los tems uno por uno.
1785 6.5.12ES Enero 1997
611
Cmo comunicar con un adaptador de nodo de E/S remotas
Un canal de escner intercambia datos discretos con adaptadores de nodo de E/S remotas como los mdulos 1771-ASB a travs del bfer de E/S remotas.
Figura 6.1 Escn de E/S remotas y lazos de escn de programa Lazo de escn de E/S remotas Lazo de escn de programa
Adaptador
Rack 3
x 9 Bfer de E/S remotas Intercambio de datos
2 2
Rack 2
Tabla de imagen de E/S
Actualizar imagen de E/S Intercambi o de datos
Escn lgico
Adaptador
E/S inmediatas IOT (x) IIN (y) a escribir salidas b leer entradas Escn lgico
Adaptador
Rack 1
x 9
Rack residente en el procesador
El escn de E/S remotas es el tiempo que demora el procesador para comunicarse una vez con todas las entradas en su lista de escn de rack. El escn de E/S remotas es independiente y asncrono al escn de programa.
Durante el mantenimiento interno: Se produce el intercambio de datos entre la tabla de imagen de E/S, el rack donde reside el procesador y el bfer de E/S remotas. Se actualiza el bfer de E/S remotas. Recuerde que el escner de E/S actualiza constantemente el bfer de E/S remotas asncronamente al escn de programa.
En los racks remotos, las transferencias de datos de E/S inmediatas actualizan el bfer de E/S remotas.
Importante: El escn de E/S remotas para cada canal configurado para el modo de escner es independiente y asncrono al escn de E/S remotas para cualquier otro canal.
Para que el canal de escner se comunique con los mdulos adaptadores 1771 ASB, haga lo siguiente: 1. Establezca el interruptor de backplane del chasis de E/S para cada chasis que aloja un mdulo adaptador. 2. Establezca los interruptores en el mismo mdulo adaptador. 3. Conecte el cable de E/S remotas. las instrucciones de instalacin del procesador Para obtener ms informacin, vea: captulo 23
1785 6.5.12ES Enero 1997
612
Cmo resolver problemas de comunicacin de E/S remotas

Siga estos pasos para asegurarse de que el procesador pueda comunicarse con los dispositivos en los vnculos de E/S remotas. 1. Ponga el procesador en el modo programa. Vaya al mapa de memoria y localice dos nmeros de archivo no usados. El procesador usar estos archivos. No cree los archivos, sino registre cules nmeros de archivo va a usar. 2. Vaya a la pantalla de estado del procesador y asegrese de que todos los bits de inhibicin de rack sean cero (0). 3. Vaya a la pantalla de configuracin del procesador y asigne uno de los nmeros de archivo anteriores como el archivo de estado de E/S (vea la pgina 67). 4. Vaya a la pantalla de configuracin del canal para el canal correspondiente y asigne el nmero de archivo remanente (de lo anterior) como el archivo de diagnstico del canal (vea la pgina 68). 5. Realice una autoconfiguracin y confirme que todos los racks se encontraron y aparecieron en la lista de escn de E/S. 6. Verifique todos los contadores de reintento del rack de E/S en el estado de canal para asegurarse de que no existan problemas de comunicaciones. Si sigue los pasos anteriores y todava hay problemas con las comunicaciones de E/S remotas, es posible que el archivo de estado de E/S est alterado. Intente asignar un nuevo archivo de estado de E/S y repita los pasos anteriores. Adems, confirme que las tablas de imagen de E/S existen para los racks con los que es difcil comunicarse.
1785 6.5.12ES Enero 1997
613
Transferencia de datos en bloques
Adems de datos discretos, el procesador tambin puede intercambiar datos en bloques con E/S remotas. La transferencia en bloques indica al procesador que interrumpa el escn de E/S normal y transfiera hasta 64 palabras de datos a/de un mdulo de E/S seleccionado. La Figura 6.2 muestra cmo el procesador en modo de escner maneja una transferencia en bloques.
Figura 6.2 Transferencia en bloques de datos a E/S locales residentes en el procesador, locales extendidas y remotas
E/S remotas lgico
Escn de Racks extendidas Racks local 4 E/S remotas
Q = Cola A = Bfer activo Q Una transferencia por escn de E/S A
E/S remotas E/S remotas
BT Pedidos Datos BTR o BTW
Rack 7
BT Pedidos
E/S remotas
E/S remotas
Racks locales 2y3
Una transferencia por escn de E/S Una transferencia por escn de E/S
Q A Q A
Datos BTR o BTW BT Pedidos Datos BTR o BTW
Rack 6
E/S remotas
Racks local 1 E/S remotas
BTPedidos
Una transferencia por escn de E/S
Q A
Datos BTR o BTW
Rack 5
Escn lgico BT Pedidos Datos BTR o BTW
Pantalla residente Rack 0
Q Transferencias en bloques por escn de E/S A
Interrupcin de STI o rutina de fallo El adaptador usado en el escn de E/S remotas es el 1771-ASB. El adaptador usado en el escn de E/S locales extendidas es el 1771-ALX.
extendidas
Escn de lgico
15299
1785 6.5.12ES Enero 1997
614
Tal como se muestra en la Figura 6.2, el procesador tiene las zonas de almacenamiento siguientes para las transferencias en bloques:
Nmero mximo de bferes activos por canal de E/S remotas
PLC 5/60, 5/60L, 5/80, 5/80E PLC 5/40, 5/40L, 5/40E PLC 5/30 PLC 5/20, 520E PLC 5/11 23 31 39 43 43
Area de almacenamiento: bferes activos
Descripcin:
almacenamiento de las peticiones de transferencias en bloques inicializadas para un canal La tabla adyacente lista los bferes activos mximos para cada procesador PLC 5 con nuevas caractersticas y Ethernet. El procesador coloca una peticin de transferencia en bloques directamente en el bfer activo solamente si: hay un bfer disponible y no hay en la cola transferencias en bloques a la ranura.
colas de espera
almacenamiento de peticiones de transferencias en bloques que no se pueden colocar en el bfer activo porque: todos los bferes activos del canal estn siendo usados la ranura direccionada por la transferencia en bloques est procesando una transferencia en bloques
La colocacin del procesador en el modo programa cancela las transferencias en bloques en los bferes activos y en las colas de espera.
Una vez completa una transferencia en bloques a una ranura, el procesador verifica la cola para ver si espera una transferencia en bloques direccionada a la ranura. Si hay una transferencia esperando, el procesador la mueve al bfer activo. Puesto que un procesador puede solicitar simultneamente una transferencia en bloques de cada ranura en un chasis, el dispositivo adaptador selecciona el orden en que las transferencias en bloques se ejecutan en el chasis. Las peticiones de transferencias en bloques se procesan de manera diferente en las rutinas de fallo, rutinas de interrupcin temporizada seleccionable (STI) y rutinas de interrupcin de entrada del procesador (PII); vea los captulos 16, 18 y 19 respectivamente para obtener ms informacin.
1785 6.5.12ES Enero 1997
615
Bits de fallo menor de transferencia en bloques

Este fallo menor: S:17/0 Cola de transferencia en bloques llena a E/S remotas Descripcin: Existe la posibilidad de que el procesador PLC-5 no pueda iniciar temporalmente las mltiples transferencias en bloques programadas por el usuario consecutivas. Para cualquier transferencia en bloques que no se pueden procesar temporalmente, el procesador PLC-5 establece el bit de fallo menor S:17/0 y salta dicha transferencia en bloques. Esta condicin se corrige automticamente, pero el bit S:17/0 permanece establecido hasta que usted lo restablece. Este fallo menor se puede evitar separando los renglones de instrucciones de transferencia en bloques con otros renglones. El procesador PLC-5 puede procesar un mximo de 64 transferencias en bloques remotas por par de canales (1A/1B 2A/2B). Este mximo incluye: transferencias en bloques que se encuentran actualmente en el bfer activo transferencias en bloques inicializadas que esperan su ejecucin en la cola de retencin Una vez alcanzado el mximo de 64 transferencias en bloques, se establecen los siguientes bits de fallo menor, segn el par de canales en cuestin: Par de canales: 1A/1B 2A/2B Bits de fallo menor establecidos: S:17/1 y S:17/2 S17:3 y S:17/4
S:17/1 a S:17/4
Cola llena - canal xx
S:10/7
No existen ms bloques de comando
El procesador PLC-5 no inicializar una instruccin de transferencia en bloques remota que exceda el mximo de 64. Los bits .EW, .DN y .ER se restablecen durante cualquier transferencia en bloques que exceda el mximo de 64. Esta condicin se corrige automticamente, pero los bits permanecen establecidos hasta que usted los restablece. Este bit de fallo menor normalmente se relaciona a un problema de programacin de aplicacin, pero este bit tambin se puede establecer usando transferencias en bloques si se excede el nmero mximo de bloques de comando disponibles en el procesador PLC-5. Los bloques de comando son usados por las transferencias en bloques local y remota. Tipo de PLC-5: PLC 5/11, 5/20, 5/30 PLC 5/40 PLC 5/60, 5/80 Nmero mximo de bloques de comando: 128 256 384
Esta condicin normalmente ocurre cuando un programa intenta inicializar repetidamente transferencias en bloques que no se han completado con un bit .DN o .ER. Esta condicin se corrige automticamente, pero el bit S:10/7 permanece establecido hasta que usted lo restablece.
Transferencias en bloques de datos de E/S remotas
Las transferencias en bloques de datos de E/S a E/S remotas siguen estas pautas: El intercambio de datos de transferencia en bloques y el escn de programa funcionan independiente y concurrentemente. Una vez inicializadas las transferencias en bloques, el procesador las ejecuta asncronamente al escn del programa. Durante cada escn de E/S remotas, el procesador realiza un mximo de una transferencia en bloques por entrada en la lista de escn.
1785 6.5.12ES Enero 1997
616
Importante: Si divide las direcciones de rack remoto entre los canales del escner, las transferencias en bloques a los canales de escner de baja prioridad no funcionan correctamente. Los canales de escner tienen prioridad de acuerdo al siguiente orden: 1A, 1B, 2A, luego 2B. Por ejemplo: si configura los canales 1B y 2A como escneres remotos y divide el rack no. 2 entre los mismos, las transferencias en bloques al canal 1B (el canal de prioridad superior) se completarn, pero las transferencias en bloques a la otra mitad del rack no. 2 (2A, el canal de prioridad inferior) no se completarn. Si bien el dividir los racks de E/S remotas entre canales de escner no afecta las transferencias discretas, los bits de estado de E/S tales como de fallo y presente pueden no indicar el estado correcto. La Figura 6.3 muestra la secuencia de transferencia en bloques de E/S remotas.
Figura 6.3 Secuencia de transferencia en bloques
Lgica de escalera Escner dentro del procesador PLC Peticiones de transferencias E/S en bloques discretas Adaptador Adaptador
] [ ] [
( )
BT

12
11
BT
Adaptador
BT
El procesador ejecuta una instruccin de

transferencia en bloques.
El procesador enva la peticin de transferencia en

bloques a su escner de E/S.
Adaptador
BT
El escner coloca el byte de control del mdulo (MCB)

en la tabla de imagen de salida discreta.
El escner enva el MCB como parte de la El mdulo adaptador enva la peticin de
actualizacin de E/S discretas al adaptador. transferencia en bloques al mdulo de transferencia en bloques. El mdulo de transferencia en bloques retorna un byte de de estado de mdulo (MSB) al adaptador.
El escner enva el paquete de transferencias en bloques al
adaptador para el mdulo de transferencia en bloques (el paquete incluye datos si es una transferencia en bloques de escritura). bloques al mdulo de transferencia en bloques.
El adaptador pasa el paquete de transferencias en

11
MSB retornado al escner as como las E/S

discretas por el adaptador. bloques.
El mdulo de transferencia en bloques enva el estado al adaptador (tambin enviar datos si es una transferencia en bloques de lectura). si la peticin es una transferencia en bloques de lectura, el adaptador enva los datos.
El escner crea un paquete de transferencias en
12 El adaptador pasa el estado al escner de E/S;
Secuencia de transferencia en bloques con bits de estado
La Figura 6.4 describe los diferentes estados de los bits de estado de las transferencias en bloques.
1785 6.5.12ES Enero 1997
617
Figura 6.4 Estados del bit de estado de transferencias en bloques Inicio
lgica de escalera Detecta que un rengln con una transferencia en bloques est habilitado y establece el bit de habilitacin .EN y restablece los bits de estado .ST, .DN, .ER y .EW. El procesador enva la peticin de transferencia en bloques al escner de E/S, establece el bit .EW y reanuda el escn del programa.
Escner de E/S A
Ejecuta la transferencia en bloques asncronamente al escn del programa
Esta direccin de ranura tiene una BT en proceso?
s El escner coloca la peticin en la cola de espera.
no Est disponible un bfer activo? s no El escner establece el bit de estado .ST e inicia el temporizador de control (watchdog). no Transfiere la peticin de transferencia en bloques al/del chasis de E/S.
La peticin es una BTW? s
El mdulo responde? s B vea la pgina: 6-18
no
C vea la pgina: 6-19
El escner obtiene acceso al archivo BTW en la tabla de datos y copia los datos al bfer activo.
1785 6.5.12ES Enero 1997
618
Figura 6.4 (continuacin): El mdulo de transferencia en bloques responde Se complet la transferencia en bloques sin errores? no
Establece el bit de error .ER (12).
s Establece el bit de efectuado .DN (13).
Fue la transferencia en bloques una BTR? s Copia datos del bfer activo al archivo de transferencia en bloques en la tabla de datos.
no
Es continua la transferencia en bloques? (se establece el bit .CO) no Libera el bfer activo para la siguiente peticin vaya a Inicio vea la pgina 6-17
s Reinicializa la transferencia en bloques. vaya a A vea la pgina: 6-17
1785 6.5.12ES Enero 1997
619
Figura 6.4 (continuacin): El mdulo de transferencia en bloques NO responde C Es la transferencia en bloques para un mdulo de E/S locales? no
La transferencia en bloques es para un mdulo en un rack remoto.
s Establece el bit de no respuesta .NR (09) Est establecido el bit de tiempo de espera .TO (08)?
no
Contina solicitando la transferencia en bloques hasta que caduca el temporizador de control (watchdog) (4 s).
s Contina solicitando la transferencia en bloques durante 0-1 s antes de establecer el bit .ER (12).
Est establecido el bit de tiempo de espera .TO (08)?
no
Reinicializa la peticin hasta que expira el temporizador de control (watchdog) (4 s).
s Reintenta la peticin una vez ms antes de establecer el bit .ER (12)
Para obtener una lista de cdigos de error de transferencias en bloques, vea la Referencia del conjunto de instrucciones de software de programacin PLC5, publicacin 17856.1ES.
1785 6.5.12ES Enero 1997
620
Consideraciones de programacin de transferencias en bloques

Consejo de diseo
Lea esta seccin para obtener informacin acerca de las consideraciones generales de programacin y consideraciones para racks locales donde reside el procesador.
Consideraciones generales
Estas son consideraciones de programacin generales referentes a la transferencia en bloques de datos de E/S. Cuando ejecute transferencias en bloques (E/S locales residentes en el procesador o remotas) en un procesador PLC5, borre la tabla de imagen de salida que corresponde a la ubicacin del rack de mdulo de transferencia en bloques antes de cambiar al modo marcha. Si no borra la tabla de imagen de salida, crear errores de transferencia en bloques porque las transferencias en bloques no solicitadas se envan al mdulo de transferencia en bloques (por ej., si un mdulo de transferencia en bloque se instala en el rack 2, grupo 4, ponga la palabra de salida O:024 a 0; no use la palabra para almacenar datos).
Si usa instrucciones de transferencia en bloques remotas y tiene el

bit de tiempo de espera (.TO) establecido a 1, el procesador inhabilita el temporizador de 4 segundos y contina solicitando la transferencia en bloques durante 01 segundo antes de establecer el bit de error (.ER). Un procesador PLC5 con un mmino de un canal configurado como adaptador podra causar un fallo no recuperable cuando se cambia del modo marcha al modo programa. Para evitar esta posibilidad, programe el escner para solicitar solamente dos o tres transferencias en bloques del adaptador PLC5 de manera simultnea condicionando las instrucciones de transferencia en bloques con los bits de efectuado/error.
Para los racks locales donde reside el procesador

Las siguientes son consideraciones de programacin para cuando usted est transfiriendo bloques de datos en un rack local con procesador residente. Dentro del rack local con procesador residente limite el nmero de transferencias en bloques de lectura continuas a 16 transferencias de 4 palabras cada una u 8 transferencias de 64 palabras cada una. Si intenta exceder este lmite de transferencia en bloques, se produce un error de suma de verificacin (cdigo de error -5). Las instrucciones de transferencia en bloques a cualquiera de los siguientes mdulos residentes en un rack local con procesador residente resulta en errores de suma de verificacin frecuentes. mdulos 1771-OFE1, -OFE2 y -OFE3; todas las versiones anteriores a la serie B, revisin B mdulo 2803-VIM, todas las versiones anteriores a la serie B, revisin A IMC-120, todas las versiones
1785 6.5.12ES Enero 1997
621
Para eliminar errores de suma de comprobacin, reemplace los

mdulos con los de la serie y revisin actual. Si no los puede reemplazar: 1. Vaya a la pantalla de configuracin del procesador en el software de programacin. 2. Con el procesador en el modo programa, establezca el bit de control del usuario 4 (S:26/4) a 1 (el bit de compatibilidad de transferencia en bloques local). 3. Cambie el modo del procesador de programacin a marcha.
No programe las instrucciones IIN o IOT a un mdulo en el

mismo grupo de mdulo fsico que un mdulo BT a menos que se sepa que no se esta efectuando una transferencia en bloques. Si necesita hacer esto, use una instruccin XIO para examinar el bit. EN de la instruccin de transferencia en bloques para condicionar las instrucciones IIN y IOT.
Monitoreo de canales de escner de E/S remotas
Para monitorear los canales configurados como escner, use la pantalla de estado del modo de escner en el software de programacin. Esta pantalla muestra los datos en el archivo de diagnstico que usted defini en la pantalla de configuracin del modo de escner (pgina 68).
Scanner Mode Channel 1B Status
Messages sent: Messages received: Messages unable to receive: Rack Address 1 2 2 3 3 3 17 1 Starting Group 0 0 2 0 4 6 0 0 Rack Size FULL 1/4 3/4 1/2 1/4 1/4 FULL FULL
0 0 0 Range
COUNTERS LOCKED Messages sent with error: 0 Messages received with error: 0
Fault
Inhibit
Reset
Retry
010-017 020-021 022-027 030-033 034-035 036-037 170-177 010-017 *
I 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
Bits de reintento, informacin de mensaje almacenados en el archivo de diagnstico definido para dicho canal
Los bits de fallo, inhibicin y restablecimiento almacenados en el archivo de estado de E/S Campo de estado
Counters Locked
Ubicacin Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. Contadores bloqueados: la pantalla de los contadores deja de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual
Message Counters (Mensajes = mensajes SDA + mensajes SDN)

sent sent with error received received with error
palab. 1 palab. 3 palab. 0 palab. 2
Muestra el nmero de mensajes enviados por el canal. Muestra el nmero de mensajes que contienen errores enviados por el canal. Muestra el nmero de mensajes sin error recibidos por el canal. Muestra el nmero de mensajes con errores recibidos por el canal (tal como CRC alterado).
1785 6.5.12ES Enero 1997
622
Campo de estado
unable to receive
Ubicacin Descripcin palab. 4 palab. 5 etc. palab. 69 Muestra el nmero de mensajes recibidos con problemas relacionados con el protocolo (tal como byte de estado de transferencia en bloques alterado con los bits de lectura y escritura establecidos). Muestra el nmero de reintentos para la entrada de rack correspondiente. Entrada 1 etc. Entrada 64 Este campo indica el nmero de rack de los racks remotos que est siendo escaneado por el canal de escner: puede escanear el rack 3 solamente (procesador PLC 5/11) 1 3 octal (procesador PLC 5/20, 5/20E) 1 7 octal (procesadores PLC 5/30) 1 17 octal (procesadores PLC 5/40, 5/40L, 5/40E) 1-27 octal (procesadores PLC 5/60, 5/60L, 5/80, 5/80E) Si el complemento de E/S est habilitado (en la pantalla de configuracin del modo de escner), el complemento de un rack se identifica con la letra C a la izquierda de la columna de direccin del rack en la pantalla de estado.
Retry
Rack Address
Starting Group Rack Size
Este campo indica el primer grupo de mdulo de E/S en el rack que el procesador escanea. Este campo muestra la porcin del rack de E/S direccionado por cada chasis. Las configuraciones pueden ser 1/4, 1/2, 3/4 o COMPLETA siempre que la suma total del rack no exceda de 8 grupos de E/S. Este campo muestra la direccin de rack y grupos de mdulos que estn siendo escaneados para un rack en la lista de escn. Un asterisco (*) despus del rango indica que es la ltima entrada de rack vlida. Una F mostrada en este campo indica que el chasis correspondiente tiene un fallo. Cuando aparece un indicador de fallo, el sistema establece el bit de fallo relacionado en el estado de fallo del rack global en la pantalla de estado del procesador en su software de programacin. Cuando se establece el bit de fallo de rack global, se pierde toda la informacin de configuracin comenzando en el cuarto con fallo. Cuando un rack presenta un fallo, aparece una F. Si se establecen los bits de fallo y de inhibicin para un rack, no existe ningn rack en ese grupo de E/S.
Rango
Fault
Inhibit
Inhiba un rack moviendo el cursor al campo Inhibit del rack que desea inhibir y escriba 1 Cuando se inhibe un chasis el procesador no sigue escanendolo. Puede inhibir un rack entero estableciendo el bit de inhibicin de rack global para dicho rack en la pantalla de estado del procesador. Se inhiben todos los chasis dentro del rack y la letra I aparece en el campo Inhibit, lo cual indica que el rack se inhibi globalmente.
Reset
Restablezca un rack moviendo el cursor al campo Reset del rack que desea restablecer y escriba 1 Cuando se restablece un chasis, el procesador desactiva las salidas del chasis independientemente del posicionamiento del interruptor de ltimo estado. Puede restablecer un rack entero estableciendo el bit de restablecimiento de rack global en la pantalla de estado del procesador. Se restablecen todos los chasis dentro del rack y la letra R aparece en el campo Reset, lo cual indica que el rack se restableci globalmente.
Retry
Este campo muestra el nmero de veces que el rack fue reescaneado.
1785 6.5.12ES Enero 1997
623
Direccionamiento del archivo de estado de E/S
Durante la ejecucin del programa se puede direccionar palabras y bits de fallo dentro del archivo de estado de E/S. La Figura 6.5 muestra la disposicin de las palabras en el archivo de estado de E/S para un rack remoto o de E/S locales extendidas. El ejemplo de archivo de estado utilizado por las figuras en esta seccin es el archivo de entero 15.
Figura 6.5 Configuracin de palabras en el archivo de estado de E/S
Archivo de estado de E/S definido Palabra en el archivo de enteros
N15:0 N15:1
rack 0 rack 3 (Mximo para PLC 5/11, 5/20 y 5/20E) (Mximo para procesadores PLC 5/30)
N15:14 N15:15 N15:30 N15:31
rack 7
rack 17
(Mximo para procesadores PLC 5/40, 5/40L y 5/40E)
N15:46 N15:47
rack 27
(Mximo para procesadores PLC 5/60, 5/60L, 5/80 y 5/80E)
La primera palabra para un rack contiene los bits de presente y fallo; la segunda palabra contiene los bits de restablecimiento e inhibicin. La Figura 6.6 muestra los diagramas de los bits de presente, fallo, restablecimiento e inhibicin para el rack 7 en el archivo de estado de E/S.
1785 6.5.12ES Enero 1997
624
Figura 6.6 Diagramas de configuracin de bit para la primera palabra asignada a un rack de E/S remotas o un rack de E/S locales extendidas N15:14 15 14 13 12 11 Bits de presente 10 09 08 07 06 05 04 03 Bits de fallo 02 01 00
No usados
No usados
Este bit: Bits de fallo 00
Corresponde a: primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S
01
02
03
Bits de presente 08 primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S
09
10
11
1785 6.5.12ES Enero 1997
625
Figura 6.7 Diagramas de configuracin de bit para la segunda palabra asignada a un rack de E/S remotas o un rack de E/S locales extendidas N15:15 15 14 13 12 Bits de restablecimiento 11 10 09 08 07 06 05 04 03 Bits de inhibicin 02 01 00
No usados
No usados
Este bit: Bits de inhibicin 00
Corresponde a: primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S
01
02
03
Bits de restablecimiento 08 primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S
09
10
11
ATENCION: Cuando usa un programa de lgica de escalera o el software para inhibir y
restablecer un rack de E/S, debe establecer o poner a ceros los bits de restablecimiento e inhibicin que corresponden a cada cuarto de rack en un chasis determinado. El no establecer todos los bits apropiados puede causar una operacin inesperada debido a que slo se escanea una parte del chasis de E/S.
1785 6.5.12ES Enero 1997
626
Notas
1785 6.5.12ES Enero 1997
Captulo
Comunicacin con un canal adaptador PLC5

Uso de este captulo
Para obtener informacin acerca de: Configuracin de comunicacin a un canal adaptador PLC 5ev Programacin de transferencias discretas Programacin de transferencias de datos en bloques Monitoreo del estado del canal adaptador Monitoreo del estado del procesador supervisor Monitoreo de canales adaptadores de E/S remotas Vaya a la pgina: 7-2 7-8 7-8 7-15 7-16 7-17
Este captulo explica cmo configurar el procesador para que se comunique con un canal adaptador: 1. Seleccione el canal que se configurar como adaptador. 2. Defina un archivo de diagnstico. Use un archivo de entero nico no usado. 3. Defina la direccin del rack, grupo inicial y tamao del rack. La direccin predeterminada del rack es el rack 3. 4. Defina los archivos de transferencias discretas (introdzcalos como nmeros decimales). El origen de entrada es el lugar adonde van los bits discretos de salida del procesador supervisor (el valor predeterminado es 001:024 la representacin decimal del rack 3). El origen de salida es el lugar adonde van los bits de entrada del procesador supervisor (el valor predeterminado es 000:024). 5. Cree los archivos de control de transferencia en bloques necesarios (una BTR y una BTW). 6. Configure las transferencias en bloques para que el procesador supervisor sepa adnde direccionar las transferencias en bloques.
1785 6.5.12ES Enero 1997
72
Configuracin de comunicacin a un canal adaptador PLC 5
Debido a que un canal adaptador de procesador PLC-5 es ms inteligente que un mdulo 1771-ASB, las tareas de comunicacin y configuracin de datos son manejadas diferentemente para los canales adaptadores. El procesador supervisor o canal de escner y el canal procesador de modo adaptador transfieren datos discretos y de estado automticamente entre ellos a travs del escn de E/S remotas del procesador supervisor.
Procesador supervisor en modo de escner
Bfer de E/S remotas
Intercambio de datos E/S remotas Bfer de
Intercambio de datos discretos y bit de estado
Canal de procesador PLC 5 en modo adaptador Archivos de configuracin de transferencia discreta a escribe salidas b lee entradas Escn lgico
Actuailza imagen de E/S
Escn lgico
Actuailza imagen de E/S
Tabla de imagen de E/S 2 2
Tabla de imagen de E/S 2 2
Escn de E/S remotas Durante cada escn de E/S remotas, el procesador supervisor transfiere 2, 4, 6 8 palabras dependiendo de si el procesador en modo de adaptador est configurado como un rack de 1/4, 1/2, 3/4 o completo.
Escn del programa El procesador en modo de adaptador transfiere 2, 4, 6 8 palabras dependiendo de si est configurado como un rack de 1/4, 1/2, 3/4 o completo.
Los bits de estado discretos y de transferencia en bloques se transfieren entre la tabla de imagen de E/S del escner de E/S remotas y un canal adaptador mediante los archivos discretos de configuracin de transferencias doscretas del canal adaptador, los cuales se definen en la pantalla de configuracin del canal adaptador.
Para que el canal de escner se comunique con el canal adaptador del procesador PLC 5, haga lo siguiente: 1. Defina la velocidad de comunicacin, su direccin y el tamao de rack (nmero de palabras a transferir). 2. Defina los archivos de configuracin de transferencia discreta, los cuales son los archivos desde los cuales el canal adaptador del procesador obtiene los datos enviados por el procesador supervisor y coloca los datos dentro del procesador supervisor. 3. Si planea transferir datos en bloques al canal adaptador, defina los archivos de transferencia en bloques y configure las transferencias en bloques. 4. Conecte el cable de E/S remotas. Para obtener ms informacin vea la: pgina 7-3 pgina 7-4
pgina 7-8
instrucciones de instalacin del procesador
1785 6.5.12ES Enero 1997
73
Especifique la velocidad de comunicacin, direccin y tamao de rack del canal adaptador

Use esta tabla para ayudarle a determinar los canales del procesador que se pueden configurar como un adaptador de E/S remotas:
Procesador: Canales que aceptan adaptador de E/S remotas: 1A PLC 5/20E PLC 5/40E PLC 5/80E PLC 5/80 1A, 2A, 1B, 2B 1B 1A, 1B
PLC 5/11 PLC 5/20 PLC 5/30 PLC 5/40L PLC 5/60L PLC 5/40 PLC 5/60
Use la pantalla de configuracin del modo adaptador en el software de programacin para seleccionar un canal como adaptador.
Adapter Mode Channel 1B Configuration
Diagnostics file: Baud rate:
N12 57.6kB
Input source:
Rack address: 3 Starting group: 0 Rack size: FULL Last Rack: YES Discrete Transfer Configuration: 001:024 Output source: 000:024 Module 0 1 BTW control BT000:000 BT000:000
Vea la pgina 7-4 Vea la pgina 7-8
Group 0 0
BTR control BT000:000 BT000:000
En este campo:
Diagnostics file
Defina: El archivo que contiene la informacin de estado del canal adaptador
Haciendo lo siguiente: Mueva el cursor al campo y escriba un nmero de archivo entero (9-999).
ATENCION: Asigne un archivo de diagnstico nico para cada canal.
No asigne un archivo de diagnstico que sea el archivo de estado de E/S que usted asign o cualquier otro archivo de entero utilizado. Puede resultar dao inesperado a la maquinaria. Importante: Usted debe definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
Baud rate
Velocidad de comunicacin para el vnculo de E/S remotas
Mueva el cursor al campo y seleccione la velocidad deseada. Las velocidades disponibles son: 57.6, 115.2 230.4 kbps.
1785 6.5.12ES Enero 1997
74
En este campo:
Rack address
Defina: La direccin del rack tal como aparece para el escner
Haciendo lo siguiente: Mueva el cursor al campo y escriba la direccin. Las direcciones vlidas son: 3 octal (procesadores PLC 5/11) 1 3 octal (procesadores PLC 5/20, 5/20E) 1 7 octal (procesadores PLC 5/30) 1 17 octal (procesadores PLC 5/40, 5/40L, 5/40E) 1-27 octal (procesadores PLC 5/60, 5/60L, 5/80 PLC 5/80E) El rack predeterminado es 3.
Starting group Rack size
El nmero de grupo inicial del rack El nmero de palabras de E/S a intercambiar con el procesador supervisor
Mueva el cursor al campo y escriba el nmero Las entradas vlidas son: 0, 2, 4 6. Mueva el cursor al campo y seleccione el tamao del rack, el cual depende del grupo inicial que usted seleccion anteriormente: Si desea comunicar usando: 2 palabras - seleccione 1/4 (grupo inicial 6) 4 palabras - seleccione 1/2 (grupo inicial 4) 6 palabras - seleccione 3/4 (grupo inicial 2) 8 palabras - seleccione FULL (lleno) (grupo inicial 0)
Por ejemplo, si selecciona el grupo inicial 6, puede transferir solamente 2 palabras. Si selecciona el grupo inicial 4, puede transferir 4 2 palabras.
Last rack
Notifica al procesador supervisor que ste es el ltimo chasis Esta informacin es importante cuando el procesador supervisor es un procesador PLC 2.
Mueva el cursor al campo y seleccione YES (s) o NO.
Especifique los archivos de configuracin de transferencias discretas

Discrete Transfer Configuration: Input source: 010:015 Output source: 011:020
Archivo de datos 11 comienza en la palabra 20 (decimal) Nota: Si se crean N10 y N11, los archivos de transferencias discretas sern enteros; si se crean D10 y D11, los archivos de transferencias discretas sern BCD
Los archivos de configuracin de transferencia discreta (el archivo de origen de salida y el archivo de destino de entrada) son los vehculos principales para el intercambio de bits de datos discretos y de estado de transferencia en bloques entre un canal adaptador PLC5 y un canal de escner o un procesador supervisor (vea la Figura 7.1). Los archivos de configuracin de transferencia discreta pueden ser enteros, BCD o tipos de archivo de datos binario. Asegrese de crear los archivos especificados para el origen de entrada y el origen de salida antes de especificarlos. Si no existen al momento de la configuracin, usted recibir un error cuando intente aceptar las ediciones.
1785 6.5.12ES Enero 1997
75
Consejo de diseo
Configure el archivo de configuracin de transferencia discreta como un archivo entero. Si bien el procesador PLC-5 le permite usar las reas de entrada o salida, reserve stas para E/S reales en canales de escner. Al hacer esto, usted est evitando un posible conflicto si despus intenta agregar un rack que utiliza el mismo espacio de imagen de E/S. Importante: No configure el archivo de destino de entrada de configuracin de transferencia discreta del canal adaptador como la imagen de entrada de la tabla de datos. Corre el riesgo de borrar las entradas al realizar una autoconfiguracin para un canal de escner en el mismo procesador. Las entradas de adaptador no se actualizarn hasta que se detecte un cambio en los datos de entrada que enva el procesador.
1785 6.5.12ES Enero 1997
76
Figura 7.1 Los datos discretos y el estado de transferencia en bloques se intercambian entre un escner y un canal adaptador de E/S remotas mediante los archivos de configuracin de transferencia discreta. Procesador supervisor en modo de escner Archivos de configuracin de transferencia discreta Canal de procesador PLC 5 en modo de adaptador
Escn lgico
b lee entradas
Escn lgico
a escribe salidas
datos desde la tabla de imagen de salida del escner Intercambio de datos enviados al archivo fuente de entrada adaptador de datos desde el archivo de remotas adaptador de origen de salida enviados remotas a la tabla de imagen de Actuailza entrada del escner imagen de E/S Actuailza residente en imagen de Tabla de E/S
a escribe salidas b lee entradas lgico remotas
2 2 Escn de E/S remotas Tabla de imagen de salida del escner Palabra 17 Reservada para estado. 0 1 Procesador supervisor 2 3 PLC 2 0X0-0X7 4 PLC 3 OXX0-OXX7 PLC 5 O:X0-O:X7 5 6 7 14 13 10 07 04 03 00 Reservada para estado Escn del programa Archivo de destino de entrada del canal adaptador Archivo de enteros 15 12 11 08 07 04 03 00
Archivo de salida
Archivo de entrada
Tabla de imagen de entrada del escner Palabra 17 Reservada para estado. 0 1 Procesador supervisor 2 3 PLC 2 1X0-1X7 PLC 3 IXX0-IXX7 4 PLC 5 I:X0-I:X7 5 6 7 14 13 10 07 04 03 00 Reservada para estado
Archivo de origen de salida del canal adaptador Archivo de enteros 15 12 11 08 07 04 03 00
Archivo de entrada
Archivo de salida
Se pueden transferir dos, cuatro, seis, u ocho palabras de datos entre el escner y el canal adaptador. El nmero de palabras est determinado por el tamao de rack especificado en la pantalla de configuracin del canal adaptador.
1785 6.5.12ES Enero 1997
77
Si los datos desde el procesador supervisor estn diseados para controlar salidas del canal procesador en modo de adaptador, escriba la lgica de escalera en el procesador en modo de adaptador para mover los datos desde su archivo de destino de entrada a su imagen de salida. Use instrucciones XIC y OTE para datos de bit; use las instrucciones de mover y copiar para datos de palabra. Si desea que el procesador supervisor lea datos desde un archivo de datos en el procesador en modo de adaptador, escriba la lgica de escalera en el procesador en modo de adaptador para mover estos datos a su archivo de origen de salida para transferir a la tabla de imagen de entrada del procesador supervisor. Use la pantalla de configuracin del modo adaptador en el software de programacin para crear los archivos de configuracin de transferencia discreta.
0 57.6kB
Rack address: 0 Starting group: 0 Rack size: FULL Last rack: NO Discrete Transfer Configuration: Inputs destination: 000:000 Outputs source: 000:000 Group 0 0 Module 0 1 BTW control BT000:000 BT000:000
Introduzca un archivo y palabra de destino de entrada Introduzca un archivo y palabra de fuente de salida
Importante: El procesador determina el nmero de palabras usadas por el archivo segn el tamao de rack especificado.
En este campo:
Input destination
Defina:
Haciendo lo siguiente:
La ubicacin en donde el escner 1. Escriba el nmero de archivo (decimal) de los datos de origen. (dispositivo principal) coloca las palabras 2. Escriba el nmero de palabra (decimal) de los datos de origen. de salida dentro del archivo de entrada del Especifique el archivo de imagen de entrada, imagen de salida, enteros, adaptador BCD o Hex. Por ejemplo: si usa el archivo N7:10 y el tamao del rack est lleno (FULL), el canal adaptador coloca las 8 palabras discretas en las palabras 0-7 del archivo N7 (el byte superior de la primera palabra es para el estado).
Output source
El lugar donde el adaptador coloca las palabras de salida discretas en el archivo de entrada discreto del escner
1. Escriba el nmero de archivo (decimal) de los datos de origen. 2. Escriba el nmero de palabra (decimal) de los datos de origen. Especifique un archivo de imagen de entrada, imagen de salida, entero, BCD o hexadecimal. Por ejemplo: si usa el archivo N:10 y el tamao del rack est lleno (FULL), el escner coloca las 8 palabras discretas en las palabras 10-17 del archivo N7 (el byte superior de la primera palabra es para el estado).
1785 6.5.12ES Enero 1997
78
Para obtener ms informacin acerca de la configuracin de este archivo, vea el captulo referente a la configuracin del canal en los documentos de su software de programacin.
Programacin de transferencias discretas en el modo adaptador

Procesador supervisor (PLC 5) 0:x7 17 I:x5 13 17 16
Tpicamente, cada instruccin de salida en un procesador debera tener una instruccin de entrada correspondiente en el otro procesador. El nmero de rack del canal de procesador en modo de adaptador determina la direccin que se usa.
Canal del procesador en modo de adaptador N51:15 8 9 11 13 N51:05 14 N51:15 15
I:x5
N51 es el archivo de configuracin de transferencia discreta del procesador en modo de adaptador. El destino de la entrada y las entradas del origen de salida determinan las palabras de entrada y salida. La lgica de escalera en el procesador supervisor usa el nmero de rack del canal de procesador en modo de adaptador. Condicione la lgica de escalera en el procesador adaptador con los bits de estado (pgina 7-15).
Programacin de transferencias en bloques de datos a un canal adaptador
Las transferencias en bloques del modo adaptador son esencialmente continuas. Una vez completada la transferencia, ocurre otra transferencia en bloques inmediatamente en el procesador del modo adaptador; entonces espera (con una copia dinmica de los datos en el bfer) hasta que el procesador supervisor realiza otra peticin de transferencia en bloques. Por lo tanto, los datos que se transfieren despus de la peticin son datos desde la transferencia previa. Si el procesador supervisor ejecuta una peticin de transferencia en bloques desde el procesador en modo de adaptador cada 500 ms, por ejemplo, los datos tienen por lo menos 500 ms de antigedad. El procesador supervisor contiene las instrucciones de transferencia de lgica de escalera, las cuales controlan la transmisin de comunicacin. No obstante, el canal de procesador en modo adaptador controla: el nmero real de palabras de datos que se transfiere el lugar en la tabla de datos del cual los datos se transfieren Importante: No use instrucciones de transferencia en bloques de lgica de escalera para el canal de procesador en modo adaptador; las transferencias en bloques se configuran mediante las pantallas de configuracin de canales y las pantallas de monitoreo de datos.
1785 6.5.12ES Enero 1997
79
Configuracin de las peticiones de transferencia en bloques

Para configurar transferencias en bloques al canal de procesador en modo adaptador, use la pantalla de configuracin del modo adaptador en su software de programacin.
0 57.6kB
Rack address: 0 Starting group: 0 Rack size: FULL Last rack: NO Discrete Transfer Configuration: Inputs destination: 000:000 Outputs source: 000:000
nmero de archivo de la transferencia en bloques nmero de elemento de la transferencia en bloques
Group 0 0
Module 0 1
BTW control BT000:000 BT000:000
1. Defina los archivos de control BTW y control BTR que necesita. Estos archivos de control deben ya existir (aparecer en el mapa de memoria) o la edicin resultar en un error. Cada palabra de control debe contener una direccin de control de transferencia en bloques nica para transmitir correctamente las transferencias en bloques. A. Escriba el nmero de archivo de la transferencia en bloques. B. Escriba el nmero de elemento. C. Escriba en papel los archivos BT que define. Esto le ayudar a configurar los archivos BT mediante el monitor de datos. 2. Puesto que el canal en modo adaptador controla el lugar del cual los datos se transfieren as como la cantidad de datos, cargue los datos en los archivos de transferencia en bloques usando la pantalla de monitor de datos en su software de programacin. A. Especifique un archivo de control BT que defini. B. Introduzca la longitud de transferencia en .RLEN. C. Escriba los nmeros de archivo y elemento de los cuales los datos se van a transferir en .FILE y .ELEM respectivamente.
1785 6.5.12ES Enero 1997
710
Ejemplo: Una transferencia en bloques de escritura de 10 palabras del archivo 24, elemento 10 con archivo de control BT para el grupo 0, mdulo 0 de BT12:000 aparece as:
Pantalla de configuracin de modo de adaptador
Group 0 Module 0 BTW control BT02:000 BTR control BT000:000
Pantalla de monitor de datos

Direccin EN ST 0 BT12:000 0 DN 0 ER 0 CO 0 EW 0 NR 0 TO RW 0 0 RLEN 10 DLEN 0 FILE 24 ELEM R G M 10 0 0 0
Programe mltiples transferencias en bloques a un canal de procesador en modo adaptador haciendo coincidir las instrucciones de transferencia en bloques en el procesador supervisor con los archivos de control en el adaptador.
Programa supervisor En este ejemplo, la primera transferencia en bloques en el supervisor utiliza la palabra de control BTR listada en el grupo 0 mdulo 0, el cual es BT010:000. BTW RACK GROUP MODULE BTW RACK GROUP MODULE BTW RACK GROUP MODULE 4* 0 0 Configuracin de adaptador RACK GRUPO INICIAL TAMAO Grupo 0 0 1 1 4* *Deben ser 0 COMPLETO
4* 1 0
Mdulo Control BTW Control BTR 0 BT000:000 BT010:000 1 BT000:000 BT000:000 0 BT000:000 BT011:000 BT011:001 BT011:040 1
4* 1 1
BTR RACK GROUP MODULE
4* 1 1
La transferencia en bloques definida ms extensamente en el canal del procesador en modo de adaptador a trav El BT10:0 indica el archivo 24 y el elemento 10 y tiene una longitud de 64 palabras. Direccin EN ST DN ER CO EW NR TO RW RLEN DLEN FILE ELEM R G M BT10:0 0 0 0 0 0 0 0 0 0 64 0 24 10 0 0 0
Suponiendo que el archivo 24 ha sido creado como un archivo de enteros, los datos escritos de la primera transferencia en bloques se encontrarn en N24:10 a N24:73. La segunda transferencia en bloques en el supervisor escribe sus datos al archivo indicado por BT11:0, y la tercera transferencia en bloques escribe sus datos al archivo indicado por BT11:40.
1785 6.5.12ES Enero 1997
711
Se pueden efectuar hasta 15 escrituras y 15 lecturas. Cada transferencia en bloques a una ubicacin de grupo/mdulo particular utiliza las direcciones de E/S para ese rack/grupo para los bits de estado. Estas ubicaciones se pierden en la transferencia discreta. Por lo tanto, si configura todos los 15 pares de lectura/escritura disponibles de transferencias en bloques, no habr bits disponibles para transferencia discreta. Para obtener ms informacin vea la pgina 714. Importante: Las transferencias en bloques de lectura y las transferencias en bloques de escritura en modo adaptador con la misma ubicacin de grupo/mdulo deben tener la misma longitud. Si desea transferir datos de E/S locales residentes en el procesador del canal procesador en modo de adaptador a un procesador supervisor o si desea transferir datos desde el procesador supervisor a E/S locales residentes en el procesador del canal procesador en modo de adaptador, debe usar instrucciones MOV o COP dentro del canal procesador en modo de adaptador para mover los datos hacia a o del archivo de datos usado en el archivo de control de transferencia en bloques del adaptador.
Ejemplo de lgica de escalera de transferencia en bloques

Para lgica de escalera de transferencia en bloques en un: procesador supervisor PLC 5 procesador supervisor PLC 5/250 Vea la: Figura 7.2 Figura 7.3
1785 6.5.12ES Enero 1997
712
Figura 7.2 Ejemplo de transferencia en bloques repetida bidireccional en el procesador supervisor PLC-5
Lee datos desde el procesador en modo de adaptador
Introduzca los siguientes parmetros en las instrucciones de transferencia en bloques en el procesador supervisor. Establezca la longitud en 0. Use el nmero de rack de E/S remotas para el cual se configura el procesador en modo de adaptador. Use los nmeros de grupo y mdulo para los cuales se configura el procesador en modo de adaptador. Condicione el uso de datos BTR con un bit de datos vlidos". Todos los comentarios de direccin para los contactos mostrados en los siguientes ejemplos representan el estado establecido (1) del bit en el procesador PLC 5.
Bits de habilitacin BTR y BTW BT17:15 BT17:10 EN EN
Enva datos al procesador en modo de adaptador
BTR BLOCK TRANSFER READ 2 RACK 0 GROUP 0 MODULE CONTROL BLOCK BT17:10 N7:100 DATA FILE 0 LENGTH N CONTINUOUS BTW BLOCK TRANSFER WRITE 2 RACK 0 GROUP 0 MODULE CONTROL BLOCK BT17:15 N7:200 DATA FILE 0 LENGTH N CONTINUOUS
EN DN ER
Bit de habilitacin BTR y BTW BT17:15 BT17:10 EN EN
EN DN ER
Puede que se necesite ejecutar la BTR en el canal escner PLC 5 dos veces si el retardo de la BTR es mayor que 2 3 escanes de programa. Si no se ejecuta dos veces la BTR, la BTR leer datos antiguos desde el procesador adaptador.
El bfer lee datos desde el procesador en modo de adaptador en rea de trabajo
Bit de efectuado BTR Bit de datos no validos I:020 BT17:10 DN 10
El canal procesador en modo de adaptador PLC 5 est configurado como rack 2
COP COPY FILE SOURCE DEST LENGTH
#N7:100 #N7:300 64
1785 6.5.12ES Enero 1997
713
Figura 7.3 Ejemplo de transferencia en bloques repetida bidireccional en el procesador supervisor PLC-5/250
Lee datos desde el procesador en modo de adaptador
Introduzca los siguientes parmetros en las instrucciones de transferencia en bloques en el procesador supervisor. Establezca la longitud en 0. Use el nmero de rack de E/S remotas para el cual se configura el procesador en modo de adaptador. Use los nmeros de grupo y mdulo para los cuales se configura el procesador en modo de adaptador. Condicione el uso de datos BTR con un bit de datos vlidos". Todos los comentarios de direccin para los contactos mostrados en los siguientes ejemplos representan el estado establecido (1) del bit en el procesador PLC 5.
BR020:0 EN
BWO20:0 EN
BTR BLOCK TRANSFER READ 002 RACK 0 GROUP 0 MODULE CONTROL BLOCK BR020:0 1BTD1:0 DATA FILE 0 BT LENGTH N CONTINUOUS BT TIMEOUT 3 BTW BLOCK TRANSFER WRITE 002 RACK 0 GROUP 0 MODULE CONTROL BLOCK BW020:0 1BTD2:0 DATA FILE 0 BT LENGTH N CONTINUOUS BT TIMEOUT 3 FAL FILE ARITH/LOGICAL CONTROL 1R0:0 LENGTH 64 POSITION 0 MODE ALL DEST #1N0:0 EXPRESSION 1BTD1:0
EN DN ER
Enva datos al procesador en modo de adaptador
BR020:0 EN
BWO20:0 EN
EN DN ER
El bfer lee datos desde el procesador en modo de adaptador al rea de trabajo
Bit de efectuado BTR Bit de datos no vlidos BR020:0 I:020 DN 10
EN DN ER
El canal procesador PLC-5 en modo de adaptador est configurado como rack 2
1785 6.5.12ES Enero 1997
714
Los efectos de la programacin de transferencias en bloques a un canal de procesador en modo adaptador en la transferencia de datos discreta
Debido a que los archivos de configuracin de transferencia discreta se usan para transferencia de datos discretos as como para intercambios de estado de transferencia en bloques entre un procesador supervisor y un canal procesador en modo de adaptador, la ejecucin de mltiples transferencias en bloque hacia y desde el canal procesador en modo de adaptador afecta la transferencia de datos discretos. Cada grupo/mdulo que est programado como una transferencia en bloques de canal adaptador utiliza un byte en el archivo de destino de entrada del canal adaptador. Por ejemplo:
Tabla de imagen de salida del escner Reservada para estado Palabra 0 1 2 3 4 5 6 7 17 14 13 10 07 04 03 00 Archivo de destino de entrada del canal adaptador Ejemplo de archivo entero 15 12 11 08 07 04 03 00
Archivo de salida
Archivo de entrada
mdulo 1 mdulo 0 ubicaciones del mdulo 0 y datos 1
Una peticin de transferencia en bloques para el grupo 3, mdulo 0 usa estos bytes en el archivo. Este byte est ahora disponible para transferencia de datos discretos.
Tenga cuidado al planificar la transferencia en bloques y transferencias discretas de datos a un canal procesador en modo de adaptador. ATENCION: Use cautela al realizar la transferencia de datos. Los datos de salida discreta son sobreescritos por el control de transferencia en bloques con base en un grupo/mdulo. Si se escriben los dos tipos de transferencia en la misma ranura de grupo, puede ocurrir un funcionamiento inesperado de la maquinaria, daos al equipo y lesiones personales.
1785 6.5.12ES Enero 1997
715
Consejo de diseo
No programe una transferencia en bloques al grupo 0, mdulo 1 ya que esta rea del archivo de configuracin de transferencia discreta se usa para intercambios de estado de comunicacin entre el procesador supervisor y el canal procesador en modo de adaptador. Por ejemplo:
Archivo de origen de salida del canal adaptador Ejemplo de archivo entero Bits de estado enviados al escner 15 12 11 08 07 04 03 00
Tabla de imagen de entrada del escner Palabra 17 0 14 13 10 07 04 03 00
Tabla de imagen de salida del escner Palabra 17 14 13 10 07 x x x 0 04 03 00
Archivo de destino de entrada del canal adaptador Ejemplo de archivo entero 15 12 11 Mdulo 1 08 07 04 03 00
Monitoreo del estado del canal adaptador
El procesador supervisor recibe los bits de estado desde el procesador en modo de adaptador en la palabra 0 de la tabla de imagen de entrada para el rack que el procesador en modo de adaptador est emulando.
Archivo de origen de salida del canal adaptador Ejemplo de archivo entero 15 12 11 08 07 04 03 00
Tabla de imagen de entrada del escner (Octal) Palabra 17 0 14 13 10 07 04 03 00
Bits de estado enviados al escner
Bits de estado recibidos desde el canal adaptador
Cuando este(os) bit(s): 10 octal (8 decimal) 15 octal (13 decimal) 10 octal (8 decimal) y 15 octal (13 decimal) 10 octal (8 decimal) y 15 octal (13 decimal)
Es (son): 1 1 0
Indica(n): datos no vlidos procesador en modo de adaptador est en modo de programacin o prueba el procesador en modo adaptador est en el modo marcha procesador en modo de adaptador est en modo de programacin o prueba
Escriba la lgica de escalera en el procesador supervisor para monitorear los bits de fallo de rack para el rack que el canal del procesador en modo de adaptador est emulando para determinar el estado del vnculo de E/S remotas.
Mdulo 1 Estado del canal adaptador

1785 6.5.12ES Enero 1997
716
Monitoreo del estado del procesador supervisor
El canal de procesador en el modo adaptador reserva los bits 1017 de la primera palabra del archivo de destino de entrada para el estado. Estos bits indican al canal del procesador en modo adaptador el estado del procesador supervisor y la integridad del vnculo de comunicacin de E/S remotas.
Archivo de destino de entrada del canal adaptador Ejemplo de archivo entero 00 15 12 11 08 07 04 03 00
Tabla de imagen de salida del escner Palabra 17 0 14 13 10 07 04 03
No usado por el canal adaptador.
Estado del procesador supervisor
Cuando este(os) bit(s): 10 octal (8 decimal)
Es (son): 1
Indica(n) que el procesador en modo adaptador: detecta un fallo de comunicacin o recibe un comando de restablecimiento desde el procesador supervisor se establecer si el bit 11 octal (9 decimal) o el bit 15 octal (13 decimal) se establece
11 octal (9 decimal) 13 octal (11 decimal)
1 1
recibe un comando de restablecimiento desde el procesador supervisor (el procesador en modo de programacin o prueba) detecta que el procesador supervisor se ha encendido; este bit se restablece con la primera comunicacin desde el procesador supervisor detecta un fallo de comunicacin (por ejemplo, no hay actividad de comunicacin en el vnculo de comunicacin de E/S remotas dentro de los ltimos 100 ms)
15 octal (13 decimal)
1785 6.5.12ES Enero 1997
717
Monitoreo de canales adaptadores de E/S remotas
Use la pantalla de estado en modo adaptador para monitorear los canales configurados para aceptar el modo adaptador. Los datos mostrados en pantalla se almacenan en el archivo de diagnstico que defini en la pantalla de configuracin del modo adaptador de su software de programacin.
Adapter Mode Channel 1B Status Messages sent: Messages received: Messages unable to receive: Link timeout: Mode changed: Missed turn-around time: 0 0 0 0 0 0 COUNTERS LOCKED Messages sent with error: Messages received with error: 0 0
No scans received: Protocol fault:
0 0
Campo de estado
Counters Locked
Ubicacin Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. Contadores bloqueados: la pantalla de los contadores deja de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual
Message Counters (Mensajes = mensajes SDA + mensajes SDN) sent sent with error received received with error unable to receive
palabra 1 palabra 3 palabra 0 palabra 2 palabra 4
Muestra el nmero de mensajes enviados por el canal. Muestra el nmero de mensajes que contienen errores enviados por el canal. Muestra el nmero de mensajes sin error recibidos por el canal. Muestra el nmero mensajes que contienen errores recibidos por el canal. Muestra en pantalla el nmero de mensajes que contienen errores de protocolo o paquetes alterados por el adaptador. Muestra el nmero de veces que se sobrepas el tiempo de espera en el vnculo de E/S remotas. Muestra el nmero de veces que un canal adaptador no recibi un paquete direccionado a s mismo. Muestra el nmero de veces que el canal adaptador cambi a en lnea. Muestra el nmero de mensajes de E/S no vlidos que recibi el canal adaptador. Muestra el nmero de veces que el canal adaptador demor ms de 2 ms en procesar un paquete de mensaje. El tiempo de respuesta para el procesamiento de paquete de mensaje es 2 ms.
Adapter Mode Status Diagnostic Counters Link timeout No scans received Mode changed Protocol fault Missed turn-around time
palabra 5 palabra 6 palabra 7 palabra 8 palabra 9
1785 6.5.12ES Enero 1997
718
Notas
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Seleccin de dispositivos que usted puede conectar Cableado Direccionamiento y ubicacin de E/S Transferencia de datos Configuracin del procesador como un escner de E/S locales extendidas Monitoreo del estado de E/S locales extendidas Vaya a la pgina: 8-1 8-2 8-2 8-4 8-9 8-13
Este captulo le proporciona informacin acerca de cmo configurar el procesador para que se comunique con las E/S remotas: 1. Seleccione qu canal configurar para las E/S locales extendidas. 2. Defina un archivo de diagnstico. Use un archivo de entero nico no usado. 3. Defina la lista de escn.
Seleccin de dispositivos que usted puede conectar
Los nicos productos que pueden formar el vnculo de E/S locales extendidas son los procesadores PLC5/40L y 5/60L y el mdulo adaptador de E/S locales extendidas.
Procesador PLC 5/40L y 5/60L Mdulo adaptador de E/S locales extendidas 1771 ALX
El procesador de E/S locales extendidas no puede ser un adaptador de E/S locales extendidas.
Vnculo de E/S locales extendidas
1785 6.5.12ES Enero 1997
82
Cableado
Consejo de diseo
La longitud mxima de cable para un sistema de E/S locales extendidas es 30.5 cable-m (100 pies de cable). Conecte los adaptadores de E/S locales extendidas usando cualquiera de estos cables:
Longitud de cable: 1 m (3.3 pies) 2 m (6.6 pies) 5 m (16.5 pies) Nmero de catlogo: 1771 CX1 1771 CX2 1771 CX5
Importante: No se puede conectar o cortar los cables de E/S locales extendidas para obtener una longitud de cable personalizada. Por ejemplo, si hay una distancia de 4 m entre dos adaptadores de E/S locales extendidas o entre un procesador y un adaptador de E/S locales extendidas, no se pueden conectar dos cables de 2 m juntos. Usted tendra que usar el cable de 5 m con 1 m de cable adicional. Termine el vnculo instalando el terminador de E/S locales (1771-CXT) en el ltimo mdulo adaptador. El sistema no funcionar sin l. El terminador est incluido con el procesador.
Direccionamiento y ubicacin de E/S
Consejo de diseo
Cuando un procesador PLC-5/40L -5/60L se usa para escanear las E/S locales extendidas y los racks de E/S remotas, el total de racks de E/S remotas y E/S locales extendidas no debe exceder el nmero mximo de racks permitido para el procesador (16 racks para un PLC-5/40L 24 racks para un PLC-5/60L). La Figura 8.1 muestra un procesador PLC-5/40L controlando racks de E/S locales extendidas y E/S remotas.
1785 6.5.12ES Enero 1997
83
Figura 8.1 Procesador PLC-5/40L con capacidad de direccionamiento de 16 racks (dividido entre E/S locales extendidas y E/S remotas) Racks de E/S locales con procesador residente
0 1 2 3 4 5
Racks de E/S locales extendidas

6 7 10 11
12
13
Racks de E/S remotas
14
15
16
17
Nota: Los nmeros de racks no necesitan estar en orden consecutivo segn el canal. Por ejemplo, los racks de E/S remotas pueden estar numerados 6, 7, 14, 15, 16 y 17, mientras que los racks de E/S locales extendidas pueden estar numerados 4, 5, 10, 11, 12 y 13.
18584
El procesador PLC-5 y el mdulo adaptador 1771-ALX asignan automticamente el(los) nmero(s) de rack(s) siguiente(s) ms alto(s) a el(los) grupo(s) de E/S restantes del chasis. Por ejemplo, si usted seleccion direccionamiento a 1/2 slot para el chasis local con procesador residente y est usando un chasis de 16 ranuras (1771-A4B), el procesador direccionar los racks 0, 1, 2 y 3 en este chasis.
Consejo de diseo
Cuando se asigna un nmero de rack a las E/S locales extendidas, siga estas pautas: No divida el nmero de racks entre E/S locales extendidas y E/S remotas. Por ejemplo, si se usa un rack parcial para E/S remotas, no se puede usar el rack parcial restante para E/S locales extendidas. Vea la Figura 8.2. Se pueden distribuir racks de E/S locales extendidas a travs de mltiples chasis en el bus de E/S locales extendidas. Vea la Figura 8.2.
Figura 8.2 Nmero de rack de E/S locales extendidas asignado a mltiples chasis de E/S
0 1 2 3 4
1785 6.5.12ES Enero 1997
84
Puede seleccionar otro mtodo de direccionamiento de hardware

para cada chasis de E/S locales extendidas en el sistema PLC5. No se puede configurar ms de un rack para que tenga el mismo nmero de rack inicial y grupo de mdulo; es decir, no se pueden usar E/S complementarias de chasis a chasis.
Consejo de diseo
Siga estas pautas al planificar el sistema de E/S llocales extendidas. No configure las interrupciones de entrada del procesador (PII) para entradas en un chasis de E/S locales extendidas. Las entradas PII deben estar en el rack de E/S locales con procesador residente. Puede usar mdulos de E/S de 32 puntos y cualquier mtodo de direccionamiento, o usar mdulos 1771-IX -IY y cualquier mtodo de direccionamiento en los racks de E/S locales extendidas. Debe especificar el tipo de mdulos de E/S que est usando, estableciendo el puente de configuracin en el adaptador de E/S locales extendidas. Si necesita usar un mdulo de termopares y mdulos de E/S de 32 puntos en el mismo chasis de E/S, use el mdulo 1771-IXE.
Transferencia de datos
El procesador PLC-5/40L -5/60L puede escanear E/S residentes en el procesador, E/S locales extendidas y E/S remotas. La Figura 8.3 muestra cmo un procesador PLC5/40L o 5/60L realiza los escanes y actualizaciones de E/S.
Figura 8.3 Escanes y actualizacin de E/S PLC-5/40 y -5/60L E/S locales Entrada extendidas Salida Tabla de imagen de E/S Salida Entrada E/S locales Entrada residentes en Salida el procesador
Actualizacin de la tabla de imagen de E/S Sncrona al escn del programa (durante el mantenimiento interno) Actualizacin del bfer de E/S remotas Asncrona al escn del programa
Bfer de E/S remotas Entrada Salida
Vnculo de E/S remotas
1785 6.5.12ES Enero 1997
85
Transferencia de datos discretos

Los procesadores escanean el chasis de E/S locales extendidas durante la porcin del mantenimiento interno del escn de programa. Los datos discretos de E/S locales extendidas se intercambian entre la imagen de la tabla de datos del procesador y las E/S en el chasis de E/S locales extendidas.
E/S inmediatas E/S remotas E/S locales extendidas Intercambio de datos Actualiza imagen de E/S Intercambio de datos Mantenimiento interno IOT (x) IIN (y)
Rack 3
x 9
E/S remotas
Rack 2
Bfer de E/S remotas
Intercambio Tabla de de datos imagen de E/S
E/S remotas
Rack 1
2 2 x 9
Rack con residente procesador a escribe salidas
Escn lgico
Escn de E/S remotas
b lee entradas
Escn de programa
El intercambio de datos ocurre durante el mantenimiento interno. Las salidas se escriben a y las entradas se leen desde la tabla de imagen de E/S durante el escn lgico.
Los datos IIN e IOT se transfieren directamente en y de los chasis de E/S extendidas locales con mdulos de E/S.
El tiempo que demora escanear el chasis de E/S locales extendidas se suma al tiempo de mantenimiento interno. Vea la Figura 8.4.
Figura 8.4 Tiempo de escn de E/S extendidas locales PLC-5/40L y -5/60L
Comprobacin del procesador
Actualizacin del bfer de E/S remotas
Actualizacin de E/S residentes en + el procesador
Escn de E/S locales extendidas
Escn lgico Mantenimiento interno
Escn de programa
1785 6.5.12ES Enero 1997
86
El tiempo en ms que toma escanear el chasis de E/S locales extendidas depende del nmero de mdulos adaptadores 1771-ALX y del nmero racks de E/S locales extendidas. La frmula usada para calcular el tiempo total para escanear el chasis de E/S locales extendidas es:
tiempo de escn de E/S extendidas locales = (0.32 ms x A) + (0.13 ms x L)
donde:
A L
= el nmero de mdulos 1771ALX y = el nmero de racks en el sistema de E/S extendidas locales
Ejemplo: Si tiene tres mdulos 1771 ALX en tres chasis y un total de 4 racks, el tiempo total se calcula como sigue:
tiempo de escn de E/S extendidas locales = (0.32 ms x 3) + (0.13 ms x 4) tiempo de escn de E/S extendidas locales = 1.48 ms tiempo de mantenimiento interno = 1.48 ms (E/S extendidas locales) + 4.50 ms (otro mantenimiento interno) tiempo de mantenimiento interno = 5.98 ms
Transferencia de datos en bloques

Las peticiones de transferencias en bloques de datos ocurren durante el escn lgico. De manera concurrente con la ejecucin de la lgica del programa, las peticiones de transferencias en bloques son enviadas al(los) mdulo(s) adaptador(es) 1771-ALX apropiado(s) y los datos son transferidos. El mdulo adaptador 1771ALX puede empezar las operaciones de transferencia en bloques a mltiples ranuras y tener transacciones de datos de transferencia en bloques simultneamente en paralelo dentro del chasis de E/S. La duracin de la transferencia en bloque mostrada anteriormente no afecta el tiempo del escn lgico. Esta transferencia de datos ocurre concurrentemente con la ejecucin de la lgica del programa. La duracin de la transferencia en bloque es el intervalo de tiempo entre la habilitacin de la instruccin de transferencia en bloque y la recepcin del bit de efectuado.
Clculo del tiempo de terminacin de transferencias en bloques

Usted puede calcular dos tipos de tiempos de transferencia en bloque: clculo ms pesimista para la terminacin de todas las transferencias en bloques en el sistema el tiempo para realizar una transferencia en bloques para cualquier mdulo de transferencia en bloques en el sistema
1785 6.5.12ES Enero 1997
87
Esta frmula supone: que las instrucciones de transferencia en bloque son colocadas consecutivamente en el programa lgico que los mdulos de transferencia en bloque en el chasis de E/S estn listos para ejecutar cuando se soliciten las operaciones
Clculo del tiempo de terminacin ms pesimista

duracin de transferencia en bloques (ms) = D R escn lgico + tiempo de mantenim. R = D = 2E L + (0.1W) y escn lgico o R = 1 (cuando D < tiempo de escn lgico)
donde:
E
nmero de chasis de E/S locales extendidas con mdulos de transferencia en bloque el nmero ms grande de mdulos de transferencia en bloques en cualquier chasis de E/S extendidas locales nmero de palabras en la peticin de transferencia en bloques ms larga
Esta frmula supone: que las instrucciones de transferencia en bloque son colocadas consecutivamente en el programa lgico que los mdulos de transferencia en bloque en el chasis de E/S estn listos para ejecutar cuando se soliciten las operaciones
Clculo del tiempo de terminacin para una transferencia en bloque

duracin de transferencia en bloques (ms) = D R escn lgico + tiempo de mantenim. R = D = [2E M + (0.1W)] escn lgico o y R = 1 (cuando D < lgico) tiempo de escn
donde:
E
nmero de chasis de E/S extendidas locales con mdulos adaptadores 1771ALX y mdulos de transferencia en bloques nmero de mdulos de transferencia en bloques en el chasis del mdulo que se est calculando nmero de palabras en peticin de transferencia en bloques que se est calculando
1785 6.5.12ES Enero 1997
88
Ejemplos de clculos: El siguiente es un ejemplo que proporciona los clculos ms pesimistas del tiempo de terminacin de una transferencia en bloque y el tiempo de terminacin de los mdulos en el chasis 2.
Procesador PLC 5/40L Canal 2 E/S resistentes en el procesador Sin mdulos BT Chasis 1 de E/S local extend. Mdulo adaptador 2 mdulos 1771 ALX BT Chasis 2 de E/S locales extend. Mdulo adaptador 1 mdulo 1771 ALX BT Chasis 3 de E/S locales extend. Mdulo adaptador Sin 1771 ALX mdulos BT
Peticin de E/S locales extendidas El escn lgico se completa en 15 ms. El mantenimiento interno se completa en 6 ms aproximadamente (segn lo calculado en la frmula que se proporciona en la pgina 8-6). La peticin de transferencia en bloque ms larga es de 20 palabras. Tiempo ms pesimista (T) = D R y R = 1 D = 2E L + (0.1W) D (ms) = (2 2) (2) + (0.1 20 )] D = 10 ms T = 10 1 T = 10 ms Tiempo de terminacin (T) para el mdulo de transferencia de chasis 2: = D R Longitud de la transferencia en bloques = 20 y R = 1 D = 2E M + (0.1W) D (ms) = (2 2) (1) + (0.1 20 )] D = 6 ms T = 6 1 T = 6 ms Porque 10 < 15 (el cual es el escn de lgica)
Porque 6 < 15 (el cual es el escn de lgica)
1785 6.5.12ES Enero 1997
89
Consejo de diseo
Consideraciones referentes a los racks extendidos locales

Las siguientes son consideraciones de programacin para cuando usted est transfiriendo bloques de datos en un rack local extendido:
Las instrucciones de transferencia en bloques a cualquiera de los

siguientes mdulos residentes en un rack extendido local resulta en errores de suma de verificacin frecuentes. mdulos 1771-OFE1, -OFE2 y -OFE3, todas las versiones anteriores a la serie B, revisin B IMC-120 y IMC-123, todas las versiones Si usa la transferencia en bloques a un mdulo 2760RB ubicado en el rack extendido local, asegrese de no establecer el bit de tiempo de espera en el archivo de control de transferencia en bloques.
Configuracin del procesador como un escner de E/S locales extendidas
Para configurar las E/S locales extendidas (canal 2), use la pantalla de configuracin de E/S locales extendidas.
Extended Local I/O Channel 2 Configuration
Diag. file: Rack Address 1 3 3 Starting Group 0 0 2
N100 Chassis Backplane Size Addressing 16-SLOT 4-SLOT 12-SLOT 1-SLOT 2-SLOT 1-SLOT Range
010027 030031 032-045 *
Este campo:
Diag. file
Especifica: El archivo que contiene la informacin de estado del canal
Se configura haciendo lo siguiente: Mueva el cursor al campo y escriba un nmero de archivo entero (9-999). ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que es el archivo de estado de E/S que usted asign o cualquier otro archivo de enteros utilizado. Puede resultar dao inesperado a la maquinaria. Importante: Usted debe definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
Scan list
La configuracin de E/S del canal
Vea la siguiente seccin para obtener informacin sobre la creacin y modificacin de una lista de escn.
La lista de escn para E/S locales extendidas es similar a la lista de escn para E/S remotas. Las diferencias son:
La lista de escn de E/S remotas muestra el tamao del rack. El

tamao del rack es determinado por el tamao del chasis (nmero de ranuras) y el direccionamiento de backplane usado por el chasis. La Tabla 8.A explica la relacin entre el tamao del rack, direccionamiento del backplane y tamao del rack.
1785 6.5.12ES Enero 1997
810
Tabla 8.A Cmo el tamao del chasis y el direccionamiento del backplane determinan la cantidad de racks de E/S Si est usando chasis de este tamao: 4 ranuras 8 ranuras 12 ranuras 16 ranuras Y direccionamiento a 2 slots (densidad simple) 1/4 de rack lgico 1/2 rack lgico 3/4 de rack lgico 1 rack lgico O direccionamiento a 1 slot (densidad doble) 1/2 rack lgico 1 rack lgico 11/2 rack lgico 2 racks lgicos O direccionamiento a 1/2 slot (densidad cudruple) 1 rack lgico 2 racks lgicos 3 racks lgicos 4 racks lgicos
En la lista de escn de E/S locales extendidas, aparece el tamao del chasis y el direccionamiento del backplane, no el tamao del rack.
La lista de escn para E/S locales extendidas tiene una entrada

para cada chasis fsico en el canal de E/S locales extendidas. Si un adaptador en un canal de E/S remoto reside en un chasis fsico que contiene ms de un rack de E/S, aparece ms de una entrada en la lista de escn de E/S para ese chasis. La Figura 8.5 muestra la lista de escn para las E/S remotas y las E/S locales extendidas. Cada canal muestra un chasis de 16 ranuras usando direccionamiento a 1 slot con una direccin inicial de rack 4, grupo de mdulos 0. Este chasis contiene los racks lgicos 4-5.
Figura 8.5 La lista de escn de E/S remotas versus la lista de escn de E/S locales extendidas Remotas Rack ## 4 5 Starting Group 0 0 Rack Size FULL FULL Extendidas Range (Rango) Rack Address 040 047 050 057 4 0 16 SLOT 1 SLOT 040 057 Starting Chassis Group Size Backplane Addressing Range
1785 6.5.12ES Enero 1997
811
Una lista de escn incluye lo siguiente:

Para este campo: Scan rack address (Direccin de rack de escn) Starting group number (Nmero de grupo inicial) Chassis size (Tamao de chasis) Backplane addressing (Direccionamiento de backplane) Range (Rango) Una lista de escn contiene: 1 17 octal (procesadores PLC 5/40L) 1 27 octal (procesadores PLC 5/60L) 0, 2, 4, 6 4 slot, 8 slot, 12 slot, 16 slot 1 slot, 2 slot, 1/2 slot
Calculado automticamente en base a la direccin de rack, grupo inicial de mdulos y tamao del chasis. Un asterisco (*) despus de un rango indica la ltima entrada de rack vlida.
Consejo de diseo
Tenga en cuenta las siguientes limitaciones al crear/modificar su lista de escn: Una lista de escn slo puede tener 16 entradas porque slo pueden haber 16 adaptadores en el canal 2. La configuracin automtica siempre muestra la configuracin del hardware, excepto por los chasis que tienen su bit de inhibicin global establecido. En este caso, ese bit global anula la configuracin automtica. Primero es necesario que ponga a ceros los bits de inhibicin globales para todos los chasis en el canal y entonces use la funcin de autoconfiguracin. Ponga a ceros los bits de inhibicin globales usando la pantalla de estado del procesador. Una lista de escn puede tener un mximo de 16 chasis. Las entradas no pueden ser repetidas en la lista de escn.
1785 6.5.12ES Enero 1997
812
Use la siguiente tabla para obtener informacin sobre la creacin y modificacin de su lista de escn:
Para: Crear una lista de escn Haga lo siguiente: Asegrese de que el procesador est en el modo de Programacin remota o Programacin. 1. Asegrese de definir un archivo de estado de E/S en la pantalla de configuracin del procesador. 2. Acepte las ediciones hechas a la configuracin de canal. 3. Use la funcin de autoconfiguracin Si hay errores cuando acepte las ediciones, borre la lista de escn y vuelva a aceptar las ediciones. Si algunos o todos los adaptadores no estn en la lista de escn y deberan estar, verifique que estn activados y que los canales estn conectados correctamente. Tambin verifique que todos las posiciones de los interruptores en los adaptadores estn establecidas correctamente. Insertar una entrada en la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Coloque el cursor en el lugar de la lista de escn donde usted desea insertar una entrada. 2. Introduzca una entrada en la lista e introduzca los valores apropiados para la lista. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin cuando guarde las ediciones. Eliminar una entrada para la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Coloque el cursor en el lugar de la lista de escn donde usted desea eliminar una entrada. 2. Elimine la entrada de la lista. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin cuando guarde las ediciones.
1785 6.5.12ES Enero 1997
813
Monitoreo del estado de E/S locales extendidas
Para monitorear las E/S extendidas locales de los procesadores PLC5/40L y PLC5/60L, use la pantalla de estado de E/S extendidas locales en su software de programacin.
Extended Local I/O Channel 2 Status COUNTERS LOCKED
Channel retry counter:
999
Rack Address 3 0 0 0 0 0
Starting Group 2
Chassis Backplane Range Size Addressing 4-SLOT 1-SLOT 032035 * 000000 000000 000000 000000 000000
Fault
Inhibit
Reset
Retry
1 0 0 0 0 0
1 0 0 0 0 0
10000 0 0 0 0 0
datos de contador almacenados en el archivo de diagnsticos definido para dicho canal Tablas de racks de E/S almacenadas en el archivo de estado de E/S
Campo de estado
Counters Locked
Ubicacin Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. Contadores bloqueados: la pantalla de contadores para de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: El sistema muestra el valor actual
Channel retry
palab. 0
Muestra el nmero de veces que el escner de E/S locales extendidas intent sin xito comunicarse con todos los adaptadores en el canal. Este valor es la suma de todos los conteos de reintentos de adaptador. Muestra el nmero de reintentos para la entrada de rack correspondiente (los nmeros de palabras estn en mltiplos de 10). Item 1 Item 2 Item 3 etc. Item 16
Retry
palabra 10 palabra 20 palabra 30 etc. palabra 160
Rack Address
Este campo muestra las direcciones de rack de las E/S locales extendidas en la lista de escn. Este campo indica el primer grupo de mdulos de E/S en el rack que escanea el procesador. Este campo muestra el tamao del chasis de E/S de la primera entrada en la lista de escn. Este campo muestra los posicionamientos para los interruptores 5 y 6 del backplane del chasis de E/S, los cuales especifican la seleccin de direccionamiento para el chasis Este campo muestra la direccin de rack y los grupos de mdulos que estn siendo escaneados para un rack en la lista de escn. Un asterisco (*) despus de un rango indica que sta es la ltima entrada de rack vlida.
Starting Group Chassis Size
Backplane Addressing
Range
1785 6.5.12ES Enero 1997
814
Campo de estado
Fault
Ubicacin Descripcin Una F en este campo indica que el chasis correspondiente est con fallo. Cuando aparece un indicador de fallo, el sistema establece el bit de fallo asociado en el estado de fallo de rack global en la pantalla de estado del procesador. Cuando se establece el bit de fallo de rack global, toda la informacin de configuracin que empieza en el cuarto con fallo se pierde. Cuando un rack est en fallo, aparece una F en la pantalla. Si se establecen los bits de fallo y de inhibicin para un rack, no existe ningn rack en ese grupo de E/S.
Inhibit
Inhiba un rack moviendo el cursor al campo Inhibit del rack que desea inhibir y escriba 1 Cuando un chasis est inhibido, el procesador deja de escanearlo. Puede inhibir un rack entero estableciendo el bit de inhibicin de rack global para dicho rack en la pantalla de estado del procesador. Se inhiben todos los chasis dentro del rack y la letra I aparece en el campo Inhibit, lo cual indica que el rack se inhibi globalmente.
Reset
Restablezca un rack moviendo el cursor al campo Reset del rack que desea restablecer y escriba 1 Cuando se restablece un chasis, el procesador desactiva las salidas del chasis independientemente del posicionamiento del interruptor de ltimo estado. Puede restablecer un rack entero estableciendo el bit de restablecimiento de rack global en la pantalla de estado del procesador. Se inhiben todos los chasis dentro del rack y la letra R aparece en el campo Reset, lo cual indica que el rack se restableci globalmente.
Retry
Este campo muestra el nmero de veces que el rack fue re escaneado.
1785 6.5.12ES Enero 1997
Captulo

Uso de este captulo
Para obtener informacin acerca de: Escn de programa Clculo del rendimiento Retardo de mdulos de entrada y salida Transferencia en el backplane de E/S Tiempo de escn de E/S remotas Tiempo del procesador Ejemplo de clculo Efectos en el rendimiento de operaciones en lnea La introduccin de renglones de lgica de escalera al lmite de 56 K palabras Vaya a la pgina: 9-1 9-5 9-5 9-6 9-6 9-10 9-11 9-12 9-13
Para obtener informacin acerca del tiempo que el procesador necesita para ejecutar una instruccin especfica, vea el captulo 22.
Escn del programa
Debido a que el escn del programa incluye el escn lgico y el mantenimiento interno, cualquier evento que afecte el tiempo de un segmento afecta el escn del programa. Puede monitorear el tiempo de escn usando la pantalla de estado del procesador en su software de programacin. Si no ocurre ningn cambio en el estado de entrada y el procesador contina ejecutando las mismas instrucciones de lgica de escalera, el ciclo de escn del programa es consistente. En sistemas reales, sin embargo, el ciclo del escn del programa flucta debido a los siguientes factores: la lgica falsa se ejecuta ms rpido que la lgica verdadera instrucciones diferentes se ejecutan a velocidades diferentes diferentes estados de entrada causan que se ejecuten diferentes secciones de la lgica los programas de interrupciones afectan los tiempos de escn del programa el editar programas en lnea afecta los tiempos de mantenimiento interno
1785 6.5.12ES Enero 1997
92
Efectos de la lgica falsa versus la lgica verdadera en el tiempo de escn de lgica

El rengln de abajoel cual cambia de estado de un escn de programa al siguientecambiar el tiempo de escn en aproximadamente 400 ms.
I:000 00 LN NATURAL LOG Source Dest
N7:0 5 F8:20 1.609438
Si I:000/00 est: On Off
Entonces el rengln es: Verdadero, y el procesador calcula el algoritmo natural. Una instruccin de logaritmo natural necesita 409 ms para ejecutarse. Falso, y el procesador escanea el rengln pero no lo ejecuta. Necesita solamente 1.4 ms para escanear el rengln nicamente.
Otras instrucciones pueden tener un efecto mayor o menor.
Efectos de diferentes instrucciones en el tiempo de escn de lgica

Algunas instrucciones tienen un efecto mucho mayor en el tiempo de escn lgico que otras en base al tiempo que toma ejecutar cada instruccin. El tiempo de escn del programa tambin es afectado por la construccin de sus renglones de lgica de escalera. El tamao del rengln y el nmero de bifurcaciones puede causar que el tiempo de escn flucte considerablemente.
Efectos de diferentes estados de entrada en el tiempo de escn de lgica

Usted puede escribir la lgica de manera que ejecute renglones diferentes en tiempos diferentes, en base a las condiciones de entrada. La cantidad de lgica ejecutada en escanes lgicos causa diferencias en los tiempos de escn del programa. Por ejemplo, las diferencias simples en la ejecucin del rengln en el siguiente ejemplo hacen que vare el escn del programa.
1785 6.5.12ES Enero 1997
93
I:000 02
rung 1 rung 2 rung 3 rung 4 MVM MVM
20 JMP
B3:0 00 20 LBL
O:013 JMP 02
Si I:000/02 est: On Off
Los renglones 2 y 3 son: Saltados Ejecutados
Si usa subrutinas, los tiempos de escn del programa pueden variar por el tiempo de escn de los archivos de lgica completos.
Efectos del uso de interrupciones en el tiempo de escn de lgica

El tiempo de escn del programa tambin es afectado por programas de interrupcin. Una interrupcin es una situacin especial que causa que un programa separado se ejecute independientemente del escn del programa normal. Usted define el evento especial y el tipo de interrupcin que va a ocurrir. Para obtener ms informacin acerca de los programas de interrupcin, vea los captulos 18 y 19. Por ejemplo, una interrupcin temporizada seleccionable (STI) es un archivo de programa que usted define para que se ejecute una vez durante cada perodo de tiempo. El siguiente ejemplo tiene estos parmetros: usted configura una STI para que se ejecute cada 20 ms usted configura una STI para que se ejecute cada 20 ms el programa STI toma 3 ms para ejecutarse el escn lgico es 21.8 ms el mantenimiento interno toma 3.2 ms El primer escn del programa en este ejemplo dura un total de 28 ms. El escn del programa es como sigue:
Escn de programa 1 Tiempo = 20 ms STI 3.2 + 21.8 + 3 = 28 ms Manten. Escn Escn interno lgico STI Escn lgico La STI ocurri cada 20 ms en el primer escn del programa. Escn de programa 2 Tiempo = 40 ms STI Tiempo = 40 ms (20 ms + 20 ms) pero escn de programa 1 = 28 ms, lo cual significa que la STI interrumpe a los 12 ms del Escn lgico segundo escn del programa.
Escn lgico Tiempo = 0
Escn lgico Tiempo = 0
1785 6.5.12ES Enero 1997
94
Debido a que el primer escn del programa toma 28 ms, la STI realmente ocurre a los 12 ms del segundo escn del programa (28 + 12 = 40, que es el tiempo para que ocurra la segunda STI). Este ejemplo indica que cuando el perodo de tiempo STI es diferente que el tiempo de escn del programa, la STI ocurre en diferentes lugares en el escn del programa. Tambin tome nota de que, debido a fluctuaciones en los tiempos de escn del programa, pueden ejecutarse mltiples STI durante un escn y ninguna STI durante otros escanes.
Efectos del tiempo de mantenimiento interno

En los procesadores PLC-5, el mantenimiento interno bsico toma 3.5 ms. Si el procesador toma 21.8 ms para ejecutar un programa de escalera el tiempo de escn total del programa es 25.3 ms. Cualquier aumento en el mantenimiento interno afecta su escn del programa. Las actividades siguientes pueden aumentar el tiempo de mantenimiento interno: la edicin en el modo marcha remota la colocacin de mdulos de transferencia en bloques en el chasis residente en el procesador el uso de archivos del indicador de estado global La edicin en el modo marcha remota Los tiempos de edicin en lnea para los programas de lgica de escalera son los siguientes:
Para esta operacin de edicin: Aceptar el rengln (despus de insertar, modificar o eliminar una edicin de rengln) Y este tipo de programa: cualquiera excepto el archivo editado sin etiquetas con etiquetas Probar las ediciones del programa (afecta un solo escn del programa) Ensamblar ediciones sin ediciones pendientes ediciones pendientes, sin etiquetas ediciones pendientes, con etiquetas Los tiempos son: 0.35 ms por 1000 palabras 3 ms + 0.35 ms por 1000 palabras 3.5 ms + 0.35 ms por 1000 palabras 0.2 ms para cambiar el estado de ediciones de TEST a UNTEST o de UNTEST a TEST. 0.35 ms por 1000 palabras 2.0 ms + 1.5 ms por 1000 palabras 2.0 ms + 1.9 ms por 1000 palabras
Importante: La edicin de programas en lnea tambin retarda la ejecucin de PII y STI.
1785 6.5.12ES Enero 1997
95
Colocacin de los mdulos de transferencia en bloques en el chasis con procesador residente Puesto que los racks con procesador residente no pueden actualizarse hasta completarse las transferencias en bloques activas, la colocacin de los mdulos de transferencia en bloques en el chasis con procesador residente puede afectar el mantenimiento interno en un tiempo ms pesimista de aproximadamente 100 s por una palabra de datos de transferencia en bloques. Tome nota de que este clculo aproximado est basado en el caso ms pesimista. El efecto, si lo hay, en el mantenimiento interno es tpicamente mnimo. El uso de archivos del indicador de estado global Los archivos del indicador de estado global se actualizan durante el mantenimiento interno. Esto aumenta el tiempo de mantenimiento interno de la manera siguiente: cada archivo de indicador de estado global en un canal (por ejemplo, canal 1A 1B) aade 3 ms el tiempo de mantenimiento interno no aumenta ms de 6 ms, an si hay ms de dos archivos de indicador de estado global
Consejo de diseo
Si necesita dos archivos de indicador de estado global, divdalos entre los dos canales.
Clculo del rendimiento
El rendimiento es el tiempo que toma para que una salida sea energizada despus que su entrada asociada ha sido energizada. Usted necesita considerar los siguientes componentes cuando evale el rendimiento: retardo del mdulo de entrada y salida transferencia de backplane de E/S tiempo de escn de E/S tiempo del procesador Para calcular el rendimiento, use la siguiente ecuacin:
Retardo de tarjeta de + entrada
Backplane E/S
Tiempo escn E/S remotas en el caso ms pesimista
Tiempo de procesador en el caso ms pesimista
Tiempo escn + E/S remotas en el caso ms pesimista
Backplane E/S
Retardo + de tarjeta de salida
Retardo de mdulos de entrada y salida
Todos los mdulos de entrada y salida tienen un tiempo de retardo, o sea el tiempo que le toma al mdulo transferir informacin hacia/desde el backplane de E/S a travs del mdulo de E/S hacia/desde el dispositivo de campo. Dependiendo del tipo de mdulos que est usando, estos tiempos de retardo varan; pero los tiempos deben tenerse en cuenta al calcular el rendimiento del sistema. Seleccione mdulos que realicen la funcin que usted necesita con los menores tiempos de retardo posibles.
1785 6.5.12ES Enero 1997
96
Transferencia en el backplane de E/S
El tiempo de transferencia en el backplane de E/S es el tiempo que le toma al mdulo adaptador 1771-ASB intercambiar datos con los mdulos de E/S en el mismo chasis, generalmente 12 ms para un rack de E/S completo. Este tiempo es insignificante comparado con el rendimiento total del sistema, pero puede optimizarse en situaciones en las que existen ranuras o mdulos vacos que slo usan alimentacin elctrica de backplane en el chasis. Por ejemplo, si las ltimas cuatro ranuras de un rack contienen un mdulo y fuente de alimentacin elctrica 1785-KA (con dos ranuras vacas), el 1771-ASB se puede configurar para que ignore esas cuatro ltimas ranuras. Para obtener ms informacin acerca de la configuracin de mdulos adaptadores, consulte el Manual del usuario del mdulo adaptador de E/S remotas, publicacin 1771-6.5.83ES.
Tiempo de escn de E/S remotas
El tiempo de escn de E/S remotas es el tiempo que le toma al escner comunicarse con cada dispositivo en el sistema de E/S remotas.
Lazo de escn de E/S remotas Lazo de escn de programa
Adaptador
Rack 3
x y
a b
Rack 2
Bfer de E/S remotas
Intercambio de datos
Actualiza imagen de E/S Intercambi o de datos
Escn lgico
Adaptador
E/S inmediatas IOT (x) IIN (y) a escribe salidas b lee entradas lgico Escn
Adaptador
Rack 1
x y
Rack donde reside el procesador
Estos tres factores afectan el tiempo de escn de E/S remotas: velocidad de comunicacin nmero de entradas de rack transferencias en bloques
1785 6.5.12ES Enero 1997
97
Velocidad de comunicacin
La velocidad de comunicacin determina el tiempo que le toma al escner comunicarse con cada entrada individual en la lista de escn. La Tabla 9.A lista la cantidad de tiempo requerida para comunicarse a un dispositivo para cada velocidad de comunicacin.
Tabla 9.A Tiempos de comunicacin a diferentes velocidades de comunicacin Velocidad de comunicacin (kbps) 57.6 115.2 230.4 Tiempo (ms) 10 7 3
Tome nota de que stos son tiempos de rack completos. Los racks menores disminuirn este tiempo.
Si hay cuatro racks completos en la lista de escn, el escn de E/S para dicho canal a 57.6 kbps es 4 x 10 40 ms. Si se cambia la velocidad de comunicacin a 230.4 kbps, el escn de E/S disminuye a 4 x 3 = 12 ms.
Nmero de racks en la lista

Usted determina el total del tiempo de escn de E/S remotas en el sistema de E/S remotas con esta frmula:
tiempo total de escn de E/S remotas = nmero de racks en la lista X tiempo por rack en la lista de escn(vea la Tabla 9.A en la pgina 97)
Si un canal tiene dos veces ms racks que otro, por ejemplo, el tiempo de escn para el primer canal es dos veces ms largo. Para optimizar el tiempo de escn, divida los racks de E/S entre mltiples canales. Coloque las E/S ms importantes en trminos de tiempo en un canal y las E/S que no son tan importantes en trminos de tiempo en otro canal. Ya que todos los canales de E/S son independientes, un escn largo de E/S remotas en un canal no afectar el escn de E/S remotas en otro canal.
Transferencias en bloques
Una transferencia en bloques es una interrupcin del escn de E/S remotas normal para transferir un bloque de datos a un mdulo de E/S especfico. La mayor parte del tiempo que usa el procesador para realizar la transferencia en bloques es para el handshaking que ocurre entre el procesador y el mdulo de transferencia en bloques. Este handshaking est incorporado en la transferencia de E/S discretas y no tiene efecto en el escn de E/S remotas. El escn de E/S remotas se afecta cuando ocurre la transferencia efectiva de datos.
1785 6.5.12ES Enero 1997
98
La cantidad de tiempo durante el cual la transferencia en bloques interrumpe el escn de E/S remotas depende el nmero de palabras que se transfieren, la velocidad de comunicacin y el tiempo de procesamiento asociado: Use esta frmula y la tabla a continuacin para calcular el tiempo de transferencia en bloques:
tiempo de transferencia en bloques = (nmero de palabras que se transfieren ms/palabra basado en la velocidad de comunicacin) ) tiempo de procesamiento para la velocidad de comunicacin Velocidad de comunicacin (kbps) 57.6 115.2 230.4
ms/palabra .28 .14 .07
Procesamiento (ms) 3 2.5 2
Por ejemplo, si la velocidad de comunicacin es 115.2 kbps y desea transferir en bloques 10 palabras, la interrupcin del escn de E/S remotas es: (10 x .14) + 2.5 = 1.4 + 2.5 = 3.9 ms Para un escn de E/S remotas determinado en el que ocurre la transferencia en bloques, se aadirn 3.9 ms al tiempo del escn de E/S remotas.
Clculo del tiempo de escn de E/S remotas en el caso ms pesimista

Puesto que es imposible pronosticar en qu escn de E/S remotas ocurrir una transferencia en bloques, puede calcular solamente el tiempo de escn de E/S remotas en el caso ms pesimista. Para calcular el mayor tiempo posible: 1. Determine el tiempo de E/S normal (sin transferencias en bloques) 2. Aada el tiempo de la transferencia en bloques ms larga a cada tem en la lista de escn. (El procesador puede realizar solamente una transferencia en bloques por cada tem en la lista de escn por escn de E/S.)
1785 6.5.12ES Enero 1997
99
Por ejemplo, si su sistema es:

PLC 115.2 kbps Rack 1 BT BT 10 20 palab. palab. Rack 2 No hay BT Rack 3 BT 30 palab. Escn de E/S en el caso ms pesimista: (3 x 6) + (20 x .14) + 2.5 + 0 + (30 x .14) + 2.5
3 racks a 115.2 kbps escn de E/S normal BT ms larga en el rack 1 no hay BT en el rack 2 BT ms larga en el rack 3
18 + 5.3 + 0 + 6.7 = 30 ms
Optimizacin del tiempo de escn de E/S remotas

La mejor forma de optimizar el tiempo de escn es colocar las E/S ms importantes en trminos de tiempo en un canal separado de las E/S que no son importantes en trminos de tiempo. Sin embargo si slo hay un canal disponible para E/S an se puede optimizar el escaneo utilizando la lista de escn configurable del procesador. En un sistema de 4 racks normal, la lista de escn sera:
rack 1 rack 2 rack 3 rack 4
Si est usando 57.6 kbps, el escn normal de E/S es 4 racks x 10 ms = 40 ms. Cada entrada tiene la misma prioridad, por lo tanto cada rack es escaneado cada 40 ms. Sin embargo, si el rack 2 tiene las E/S ms importantes en trminos de tiempo, use la lista de escn configurable para especificar:
rack 1 rack 2 rack 3 rack 2 rack 4 rack 2
Usando esta lista de escn, el rack 2 es escaneado despus de cada rack. La lista tiene 6 entradas, entonces el tiempo normal de escn de E/S es 6 x 10 ms = 60 ms. No obstante, puesto que el rack 2 se escanea a cada dos racks, el tiempo de escn efectivo del rack 2 es 2 x 10 ms = 20 ms. Los racks restantes son escaneados cada 60 ms. Por lo tanto, la desventaja del escn ms frecuente del rack 2 (cada 20 ms) es que los otros racks se escanean solamente cada 60 ms. Tambin puede optimizar las transferencias en bloques dentro del canal. Puede transferir en bloques a un mdulo de transferencia en bloques solamente por cada tem en la lista de escn por escn de E/S. Si tiene tres mdulos de transferencia en bloques en un rack de E/S, un mnimo de tres escanes de E/S son necesarios para finalizar las transferencias en bloques a todos los mdulos:
1785 6.5.12ES Enero 1997
910
Sistema optimizado para transferencia de datos discretos

Con esta configuracin, puede ocurrir solamente una transferencia en bloques a cada mdulo BT por cada 3 escanes de E/S discretas.
PLC Adaptador BT BT BT
Tiempo de escn mximo
= 3 escanes discretos + 1 transferencia en bloques = 3D + 1BT
Adaptador
Adaptador
Tiempo mnimo para completar una transferencia en bloques a todos los mdulos
= 3 (3D + 1BT) = 9D + 3BT
No obstante, si coloca los tres mdulos de transferencia en bloques en racks diferentes, puede realizar transferencias en bloques a los tres mdulos durante un solo escn de E/S. Para optimizar el diseo del sistema para las transferencias en bloques de datos, use una configuracin similar a la siguiente:
Sistema optimizado para transferencia de datos en bloques
Con esta configuracin, puede ocurrir una transferencia en bloques a cada mdulo BT durante un solo escn de E/S discretas.
PLC Adaptador BT
Tiempo de escn mximo
Adaptador Adaptador
= 3 escanes discretos + 3 transferencias en bloques = 3D + 3BT
BT
BT
Tiempo mnimo para completar una transferencia en bloques a todos los mdulos
= 1 (3D + 3BT) = 3D + 3BT
Tiempo de procesador
El tiempo de procesador es el tiempo necesario para procesar las entradas y establecer las salidas correspondientes. Este tiempo de procesador vara para diferentes procesadores y est basado en los bferes de entrada, el escn del programa, etc.
1785 6.5.12ES Enero 1997
911
En un sistema PLC 5, las entradas se colocan en bferes entre la tabla de imagen de E/S y el bfer de E/S remotas. El movimiento de entradas desde el bfer de E/S remotas al bfer de entradas es asncrono al movimiento de datos desde el bfer de entrada a la tabla de imagen de entrada.
Lazo de escn de E/S remotas
Lazo de escn de programa
Adaptador
Adaptador
Rack 2
Bfer de E/S remotas
Bfer de entrada Intercambio de datos
Adaptador
Actualiza imagen de E/S desde el bfer de entrada Intercambio de datos
Rack 3
a b
E/S inmediatas IOT (x) IIN (y) a escribe salidas b lee entradas lgico Escn
Rack 1
x y
Rack donde reside el procesador
El tiempo ms largo posible de procesador es:

Actualizacin peridica del bfer de entrada desde un bfer de E/S remotas Un escn de programa para garantizar recepcin de entradas Un escn de programa para garantizar recepcin de salidas 18 ms multiplicados por el nmero de racks = 10 ms
= xx ms = xx ms = xx ms
Para un sistema de 3 racks con un escn de programa de 20 ms, el tiempo de procesador ms largo posible es: 10 + 20 + 20 + (.18 3 ) = 50.54 ms.
Ejemplo del clculo
Basado en los resultados de cada clculo de componente de rendimiento efectivo presentado dentro del captulo, un ejemplo del clculo de tiempo de actualizacin en el caso ms pesimista es:
1785 6.5.12ES Enero 1997
912
Retardo de tarjeta de entrada Backplane de E/S Tiempo de escn de E/S remotas ms largo posible Tiempo de procesador ms largo posible Tiempo de escn de E/S remotas ms largo posible Backplane de E/S Retardo de tarjeta de salida Total
= 10 ms (tpico) = 1 ms = 30 ms = 50.54 ms = 30 ms = 1 ms = 1 ms (tpico) 123.54 ms
Efectos en el rendimiento de operaciones en lnea
El rendimiento del procesador PLC-5 se afecta cuando se ejecutan operaciones en lnea a travs de un vnculo DH+ a los archivos de programa mientras se est en el modo de marcha. Las actividades afectadas son: mensajes DH+ mensajes de puerto en serie mensajes del canal 3A transferencias en bloques remotas Los plazos de retardo para los mensajes y las transferencias en bloques son proporcionales al tamao (palabras K) del archivo de lgica de escalera. La Tabla 9.B lista los efectos en el rendimiento (cuando se usa cualquiera de las versiones del Software de programacin PLC-5 serie 6200 que son compatibles con el procesador que usted est usando).
Tabla 9.B Efectos en el rendimiento en el caso ms pesimista cuando se realizan operaciones en lnea durante el modo marcha Operaciones en lnea a travs de cualquier canal DH+: Transferencias de datos afectadas: Transferencias en bloques remotas Mensajes DH+ Mensajes de puerto en serie Mensajes del canal 3A Avanzar pgina/retroceder pgina al final de un archivo de programa: 20 ms/K palabras 20 ms/K palabras 200 ms/K palabras sin efecto Insertar/eliminar renglones de lgica de escalera: 50 ms/K palabras 50 ms/K palabras 50 ms/K palabras 50 ms/K palabras
Debe volver a disear los programas para evitar la posibilidad de pausas de comunicacin si actualmente: usa archivos de programa de lgica de escalera tiene transferencias en bloques remotas crticas y/o mensajes en serie, DH+ y de canal 3A debe editar el programa en lnea durante el modo de marcha
1785 6.5.12ES Enero 1997
913
Para un mejor rendimiento del procesador, divida los archivos de programa usando las prcticas de diseo de programacin modular, tales como programas de control principal (MCP), diagramas de funcin secuencial (SFC) e instruccin de salto a subrutina (JSR).
El efecto de insertar renglones de lgica de escalera al lmite de 56 K palabras
El editar archivos de lgica de escalera en el modo de programacin o tiempo de ejecucin cerca al tamao mximo de archivo de programa de 57,344 palabras podra: impedir la insercin del rengln causar la suspensin de la operacin del software de programacin PLC5 serie 6200 (versin 4.3 y posterior) Para evitar o corregir este problema, ponga en segmentos el archivo de programa usando la programacin modular, tal como los programas de control principal (MCP), los diagramas de funcin secuencial (SFC) y la instruccin de salto a subrutina (JSR). Si no puede poner en segmentos el archivo de programa, guarde el archivo frecuentemente durante la edicin. Si ve el mensaje de error Memory Unavailable for Attempted Operation, borre la memoria el procesador.
Esta consideracin se aplica a los procesadores PLC 5/60, 5/60L, 5/80 y 5/80E cuando se est editando un archivo de programa que se aproxima al mximo del lmite de archivo de 57,344 palabras.
1785 6.5.12ES Enero 1997
914
Notas
1785 6.5.12ES Enero 1997
Captulo
10

Uso de este captulo
Para obtener informacin acerca de: Seleccin de dispositivos que usted puede conectar Diseo de la red Configuracin del canal para comunicacin DH+ Uso del archivo de indicador de estado global Monitoreo de los canales de comunicacin DH+ Estimacin del rendimiento de la red DH+ Pautas de aplicacin Vaya a la pgina: 10-1 10-2 10-2 10-4 10-5 10-9 10-14
Seleccin de dispositivos que puede conectar
Puede usar una red DH+ para la transferencia de datos a otros procesadores PLC5 computadoras de nivel superior y como vnculo para la programacin de mltiples procesadores PLC5. Un procesador PLC5 puede comunicarse a travs de una red DH+ con otros procesadores y con un terminal de programacin. Puede conectar un mximo de 64 estaciones a una sola red DH+.
Tabla 10.A Dispositivos que puede conectar
Producto Mdulo de interface Data Highway o Data Highway Plus (RS-232C RS-422-A) Data Highway / Data Highway Plus en banda ancha Tarjeta de interface de comunicacin Mdulo de interface Data Highway Plus XT/AT Mdulo de interface Data Highway Plus PS/22 Mdulo de interface Data Highway Plus a Data Highway Mdulo de interface DH+ a DH-485 Mdulo de interface RS-232C Data Highway Plus Tarjeta PCMCIA
Nmero de catlogo 1770 KF2 1771 KRF
Aplicacin Conecta un dispositivo asncrono (RS 232C) a una red Data Highway o DH+ Puente de medios que conecta hasta 18 redes Data Highway para comunicar a travs de un sistema de cable de banda ancha en toda una instalacin. Conecta el terminal de programacin porttil T47 a una DH+. Conecta computadoras compatibles con IBM XT o AT a una DH+. Conecta computadoras compatibles con IBM PS/2 a una DH+. Conecta una red Data Highway a una red DH+. Conecta una red DH 485 a una red DH+. Conecta un dispositivo asncrono (RS 232C) a una DH+. Conecta computadoras porttiles PCMCIA Bus a una DH+.
Cables requeridos 1770 CD
1784 KL 1784 KT 1784 KT2 1785 KA 1785 KA5 1785 KE 1785 PCMK
1784 CP 1784 CP2 1784 CP3 1784 CP5 1784 CP6
1770 CD
1784 PCM5
1785 6.5.12ES Enero 1997
102
Diseo del vnculo

Consideraciones referentes a la lnea troncal/lnea de derivacin: Al usar la configuracin de lnea troncal/lnea de derivacin, use conectores de estacin 1770 SC y siga estas pautas de longitud de cable: longitud del cable de la lnea troncal depende de la velocidad de comunicacin del vnculo longitud de cable de derivacin 30.4 m (100 pies de cable) Para obtener ms informacin acerca del diseo de configuraciones de lnea troncal/ lnea de derivacin, consulte el Manual de instalacin de cables Data Highway/Data Highway Plus/Data Highway II/Data Highway 485, publicacin 1770 6.2.2ES.
Especifique el cable 1770-CD (Belden 9463). Conecte una red DH+ usando una configuracin en cadena o lnea troncal/lnea de derivacin. Asegrese de que los planes de diseo del sistema especifiquen longitudes de cable que se encuentren dentro de las mediciones permitidas. Importante: La longitud de cable mxima para DH+ depende de la velocidad de transmisin. Configure todos los dispositivos en una red DH+ para que se comuniquen a la misma velocidad de transmisin. Use esta tabla para determinar la longitud total de cable que se puede usar para las configuraciones de conexiones en cadena.
Tabla 10.B Seleccione la longitud de cable correcta Una red DH+ que usa esta velocidad de comunicacin: 57.6 kbps 115.2 kbps 230.4 kbps No puede exceder esta longitud de cable: 3,048 m (10,000 pies) 1,524 m (5,000 pies) 762 m (2,500 pies)
Para obtener la operacin correcta, termine ambos extremos de una red DH+ usando las resistencias externas enviadas con el controlador programable. La seleccin de una resistencia de 150W 82W determina la cantidad de dispositivos se que pueden conectar a una red DH+.
Si el vnculo de E/S DH+ opera a: Use una capacidad nominal de resistencia de: 82W 150W
230.4 kbps 57.6 kbps 115.2 kbps
Configuracin del canal para comunicacin DH+
Dependiendo del procesador que est usando, se pueden configurar estos canales:
Procesador: PLC 5/11 PLC 5/20 PLC 5/30 PLC 5/40L PLC 5/60L PLC 5/40 PLC 5/60 PLC 5/80 PLC 5/20E PLC 5/40E PLC 5/80E 1A, 2A, 1B, 2B Canales compatibles con DH+: 1A 1A (DH+ fija), 1B 1A, 1B
1785 6.5.12ES Enero 1997
103
Importante: Para definir la direccin DH+ y la velocidad en baudios para el canal 1A, debe posicionar el conjunto de interruptores SW1 en el procesador; no puede establecer esta direccin de nodo mediante el software de programacin. Use la pantalla de configuracin DH+ en el software de programacin para configurar un canal para que sea compatible con una red DH+.
Data Highway Plus Channel 1A Configuration
Diagnostics file: Baud rate: Global Status flag file: Node address: Link ID:
N14 57.6KB N12 36 0
Este campo:
Diagnostics file
Configure haciendo lo siguiente: Escriba un nmero de archivo entero (10 999). El sistema crea un archivo de enteros de 40 palabras de largo. ATENCION: Asigne un archivo de diagnstico nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Podra producirse un dao impredecible a la mquina. Importante: Usted debe definir un archivo de diagnstico para un canal con cualquier configuracin pero no usado (aun cuando no est usando el canal) si desea obtener informacin de estado de ese canal.
Baud rate
Velocidad de comunicacin para el canal actual
Si el canal DH+ es canal 1A, especifique la velocidad en baudios posicionando el SW1 (vea el captulo 23) cualquier otro canal, seleccione 57.6 kbps, 115.2 kbps 230.4 kbps mediante el software de programacin Mueva el cursor al campo, escriba un nmero de archivo entero (10-999) y presione [Enter]. El sistema crea un archivo de enteros de 64 palabras de largo. ATENCION: Al cambiar el procesador de modo de marcha o prueba a programacin, el procesador escribe ceros en el archivo de indicadores de estado global. La informacin que se encontraba previamente en este archivo se pierde. Para obtener ms informacin acerca del archivo de indicadores de estado global, vea lo que sigue a continuacin.
Global Status Flag file
El archivo en donde hay que guardar datos de paso de testigo
Node address
La direccin de la estacin del procesador
Si el canal DH+ es: 1A especifique el nmero de estacin DH+ posicionando el SW1 en el procesador (vea el captulo 23). lo que sea excepto 1A mueva el cursor al campo de direccin de nodo, escriba un valor de 0-77 octal y presione [Enter]. Cada estacin en la red DH+ debe tener una direccin nica.
Link ID
La red local en donde reside el canal
Si la red DH+ tiene un puente a otra red Data Highway, mueva el cursor al campo, escriba un nmero decimal para identificar el vnculo de protocolo al cual est conectado el canal y presione [Enter].
1785 6.5.12ES Enero 1997
104
Uso del archivo de indicador de estado global
Use el archivo de indicador de estado global para almacenar datos del paso de testigo. Este archivo almacena una palabra de 16 bits de datos para cada estacin en la red DH+. Las estaciones usan este archivo para compartir automticamente los datos con otras estaciones sin la necesidad de programacin del usuario. Cuando una estacin enva el testigo a la prxima estacin, transmite en efecto un mensaje de emisin que contiene 1 palabra de informacin de su propia rea de direccin en el archivo de indicador de estado global. Los datos enviados se extraen de la palabra en el archivo de estado global que es igual a su propia direccin de estacin. Todas las estaciones ven el testigo. Cada estacin en la red examina el testigo y coloca la palabra de datos de estado global desde la estacin transmisora a la palabra que corresponde a la direccin de la estacin transmisora. Este proceso permite que cada estacin observe automticamente los datos actualizados. Usted puede crear lgica de escalera para monitorear e interpretar estos datos de acuerdo a su aplicacin.
Los datos de indicadores de estado global para cada direccin de nodo en la red DH+ se almacenan en la direccin de palabra correspondiente a la direccin de nodo octal. Por ejemplo, si la red DH+ tiene procesadores en las direcciones de nodo 7, 10, 15 y 30 y el archivo de indicadores de estado global es N10 para cada procesador, los datos de indicadores de estado global se almacenan de la siguiente manera:
red DH+ Estacin 7 Estacin 10 Estacin 15 Estacin 30
Archivo de indicadores de estado global definido en cada procesador: N10 Decimal: N10:7 Octal: N10:7
Decimal: N10:8 Octal: N10:10
Puede especificar cualquier archivo entero en el procesador como el archivo de indicador de estado global; no obstante, a ttulo de simplicidad, especifique el mismo archivo para todos los procesadores PLC-5 en la red DH+. Los archivos se actualizan durante el mantenimiento interno.
1785 6.5.12ES Enero 1997
105
Consejo de diseo
Asegrese de que el archivo de indicadores de estado global en todos los procesadores en la red DH+ sea tan grande como la mayor direccin de nodo, de manera que todos los nodos puedan comunicarse entre ellos. Si la estacin 30 es el nmero de nodo ms alto, por ejemplo, el archivo de indicadores de estado global (N10) en cada procesador debe tener 24 palabras de largo (octal 30 = decimal 24). Cuando configura el archivo de estado global por primera vez, recibe automticamente 64 palabras. Importante: No permita que los mensajes externos ni internos escriban en el archivo de indicador de estado global. La escritura en el archivo de estado global produce un fallo por parte del procesador. Puede cambiar la base en el monitor de datos para que muestre en pantalla la direccin del archivo en octal a fin que se vea el nmero de elemento de la direccin octal que coincide con la direccin del nodo.
Monitoreo de los canales de comunicacin DH+
Use la pantalla de estado DH+ en el software de programacin para monitorear los canales configurados como compatibles con una red DH+. Los datos mostrados en pantalla se almacenan en el archivo de diagnstico definido en la pantalla de configuracin DH+ de su software de programacin. Tome nota de que la pantalla no muestra la tabla de nodos activos, la cual tambin se almacena en el archivo de diagnstico.
Data Highway Plus Channel 1A Status COUNTERS LOCKED Messages sent: 0 received: 0 Send data acknowledged received: 0 received SAP off: 0 transmit failed: 0 transmit timeout: 0 Send data no acknowledged received: 0 SDA/SDN retrans.: 0 Duplicate node: 0 Claims won: 0 Token retry: 0 New successor: 0 sent with error: received with error: received but full: received with error: transmit confirm: transmit NAK full: transmit failed: Claims lost: Dropped token: Solicit rotations: Token failed: 0 0 0 0 0 0 0 0 0 0 0
unable to receive: received transmit transmit transmit retrans.: NAK misc.: not ACKed: NAKed SAP:
0 0 0 0 0 0 0 0 0
transmit confirm: Network dead: Linear scan failed: Started linear scan:
1785 6.5.12ES Enero 1997
106
Campo de estado
Counters Locked
Palabra(s)
-
Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. Contadores bloqueados: la pantalla deja de cambiar, pero los contadores continan funcionando en el fondo. contadores desbloqueados: el sistema muestra el valor actual.
Active Node Table
0-3
(no mostrado)
Almacena la tabla de nodos activos para las estaciones configuradas en este canal DH+. Esta informacin no se muestra en la pantalla. Tabla de nodos activos Palabra Bits No. de estacin DH+ 0 0 15 00 17 1 0 15 20 37 2 0 15 40 57 3 0 15 60 77 La tabla de nodos activos de canal 1A tambin se almacena en S:3-S:6 del archivo de estado.
Messages sent 5
Incluye todos los datos que estn siendo enviados hacia y desde el puerto Nmero total de mensajes enviados por la estacin Este nmero es la suma de los contadores de confirmaciones de datos enviados (SDA) y contadores de confirmacin de transmisin de datos enviados no confirmados (SDN).
sent with error
Nmero de mensajes enviados que no fueron confirmados. Este nmero es la suma de lo siguiente: SDA transmit NAK misc transmit NAK full SDA transmit NAKed SAP SDA/SDN retrans dropped token
received
Nmero de mensajes sin error que la estacin recibi. Este nmero es la suma de los contadores de SDA y SDN recibidos. Nmero de mensajes no vlidos que la estacin recibi. Este nmero es la suma de los contadores de SDA recibidos con error y desactivado. Nmero total de veces que la estacin no confirm (NAK) a un mensaje de entrada debido a la falta de un bfer disponible. Este nmero debera ser el igual que el contador de SDA recibidos pero llena Estos contadores se aplican a los mensajes SDA. Un emisor que enva mensajes SDA requiere que el receptor confirme la recepcin del mensaje inmediatamente que sea recibido. Los recipientes acusan recibo de los mensajes enviando: un ACK (confirmacin), que comunica al emisor que el mensaje fue recibido y ser procesado un NAK (sin confirmacin), que le indica al emisor que mensaje fue recibido pero no pudo ser procesado El dispositivo que envi el mensaje enva el mensaje de nuevo automticamente.
received with error unable to receive
Send Data Acknowledge Counters
received received but full
19 22
Nmero de mensajes SDA sin error que la estacin recibi Nmero de mensajes SDA que la estacin recibi pero que no fueron conformados (NAK) debido a que no haba un bfer disponible para procesar el mensaje Esto indica que los mensajes estn llegando al procesador PLC 5 ms rpido que ste puede procesarlos. Verifique que: no est programando trfico innecesario (por ejemplo, enviar mensajes continuos cuando slo se necesita actualizar una vez por segundo) est implementando informe por excepcin de manera que los datos se enven slo si son nuevos datos
received retransmission
21
Nmero de veces que la estacin emisora retransmite un mensaje SDA, que fue ACK o NAK Si el nodo enva un mensaje pero no recibe una respuesta ACK o NAK, el nodo retransmitir el mensaje. Si un nodo retransmiti un mensaje porque la respuesta de confirmacin al primer mensaje se perdi, el nodo que recibe el mensaje detecta la retransmisin y enva una respuesta de confirmacin. Pero el nodo receptor descarta el mensaje duplicado. Los conteos elevados de este contador indican problemas de ruido o cables; verifique que el cable est bien fijado y correctamente blindado contra el ruido.
1785 6.5.12ES Enero 1997
107
Campo de estado
received SAP off
Palabra(s) 23
Descripcin El nmero de mensajes SDA que la estacin recibi pero no pudo procesar porque su punto de acceso de servicio (SAP) estaba desactivado. Este contador debe ser siempre 0. Nmero de mensajes SDA no vlidos que la estacin recibi. Algunas causas son: CRC defectuoso el mensaje tiene una direccin de origen no vlida el mensaje tiene un byte de control irreconocible la transmisin fue cancelada Este contador indica ruido; aumente el blindaje contra ruido del cable.
received with error
20
transmit NAK misc. transmit failed
25 29
Nmero de mensajes SDA que estn llegando que fueron NAK debido a razones diferentes a contadores NAK completos o NAK inactivos (por ejemplo, un NAK debido a un CRC defectuoso) Nmero de mensajes SDA enviados por la estacin que se determinaron como errores. Este contador es la suma de los contadores de transmisin de SDA no ACK y tiempo lmite de transmisin SDA. Nmero de mensajes SDA enviados exitosamente y confirmados por la estacin direccionada Nmero de mensajes SDA que fueron enviados pero no ACK por la estacin receptora Lo siguiente pudo haber ocurrido: el mensaje pudo haber sido NAK se devolvi un ACK no vlido no se devolvi nada Este contador puede indicar: un problema de ruido o de cables que la estacin receptora fue retirada de la red que la estacin receptora no se puede comunicar
transmit confirm transmit not ACKed
24 27
transmit timeout
26
El nmero de mensajes SDA que fueron enviados pero no ACK o NAK por la estacin receptora Este contador aumenta aun si el mensaje no pasa durante el reintento y si la estacin receptora es incapaz de comunicar. Este contador indica un problema de ruido o de cables (la estacin receptora no est viendo los mensajes). Nmero de veces que la estacin recibi un NAK a un mensaje porque la estacin de destino estaba llena Esto indica que los mensajes estn siendo enviados a una estacin receptora ms rpido que el procesador PLC 5 puede procesarlos. Lo ms probable es que ms de una estacin en la red DH+ est enviando mensajes a la misma estacin. Verifique que: no est programando trfico innecesario (por ejemplo, enviar mensajes continuos cuando slo se necesita actualizar una vez por segundo) est implementando informe por excepcin de manera que los datos se enven slo si son nuevos datos
transmit NAK full
30
transmit NAKed SAP
31
Nmero de mensajes SDA que fueron enviados exitosamente pero fueron NAK por la estacin direccionada porque el SAP especificado en el mensaje era ilegal Este contador debe ser siempre 0. Estos contadores se refieren a los mensajes enviar datos no confirmacin" SDN, que significa que el emisor no requiere que el receptor confirme recepcin del mensaje inmediatamente cuando lo recibe. Los mensajes SDN slo se usan para broadcast. Nmero de mensajes SDN vlidos recibidos Nmero de mensajes SDN enviados por la estacin que tenan error Nunca se debe ver este error. Nmero de mensajes SDN vlidos enviados por la estacin El nmero total de mensajes SDA o SDN que se retransmitieron. Algunas razones por las que la estacin intentara retransmitir un mensaje son: la ACK se perdi o corrompi en un mensaje SDA, indicando un posible problema de ruido el mensaje original fue NAK
Send Data No Acknowledge Counters
transmit received transmit failed
35 33 32 28
transmit confirm SDA or SDN transmit retry
Network Link Maintenance Counters
Estos contadores siguen eventos en la red tal como la estacin los ve.
1785 6.5.12ES Enero 1997
108
Campo de estado
Duplicate node Claims lost Network dead
Palabra(s) 17 11 9
Descripcin El nmero de veces que la estacin ha detectado la misma direccin de estacin como s misma en la red. Como resultado, la estacin se desconecta de la lnea. Nmero de veces que la estacin no gan la secuencia de claims won". Vea los reclamos ganados a continuacin para obtener ms informacin. El nmero de veces que la estacin no detecta trfico en la red. Esto ocurre generalmente cuando la estacin con el testigo se desconecta o se retira de la red. Las otras estaciones estn esperando a que les pasen el testigo. Finalmente se declara una situacin de red paralizada y se inicia una secuencia de reclamo de testigo. (Para obtener ms informacin, vea los claims won".) Nmero de veces que la estacin ha ganado la secuencia de reclamo de testigo. Todas las estaciones iniciaron una secuencia de reclamo de testigo cuando la red se paraliza, acaba de activarse y las estaciones en la red detectan que ninguna tiene el testigo, o cuando una estacin con el testigo se desconecta o se retira de la red. Una secuencia de reclamo de testigo se produce cuando todas las estaciones en la red intentan reclamar el testigo. Cuando mltiples estaciones intentan reclamar el testigo, la estacin con el nmero ms bajo gana. Nmero de veces que la estacin detect la existencia de un nodo duplicado en la red y consecuentemente se retira ella misma de la red. Una estacin determina que hay un nodo duplicado cuando detecta que la respuesta a un mensaje o sucesor de peticin es incorrecta. Por ejemplo, si una respuesta se recibe de una estacin con que no se ha comunicado, la estacin transmisora supone que la respuesta es para un paquete enviado por otra estacin con el mismo nmero de nodo. Una vez que la estacin se desconecta de la red, espera indefinidamente hasta recibir una peticin de volver a ingresa en la red. Se le solicitar que ingrese en la red solamente si el nodo duplicado se elimina del vnculo porque los nmeros de estacin que ya existen en vnculo no se solicitan en la red.
Claims won
10
Dropped token
18
Linear scan failed Token retry
16 13
El nmero de veces que la estacin solicit cada nmero de estacin sin recibir una respuesta. Para obtener ms informacin, vea "started linear scan" ms adelante. El nmero de veces que la estacin tuvo que retransmitir un paso de testigo. La estacin retransmite un paso de testigo si detecta que la estacin a la que le pas el testigo no recibi el testigo. El ruido puede causar que ocurra esto. El nmero de veces que un sucesor de solicitud completo de todas las estaciones no en el vnculo se completa. Un sucesor de solicitud ocurre durante un paso de testigo alrededor de la red. Aqu se le solicita a la estacin que actualmente no est en la red que vea si ha sido aadida a la red. Durante cada paso de testigo, se solicita un nmero de estacin diferente; la solicitud ocurre secuencialmente. Una estacin puede incorporarse a la red slo cuando se le solicita que se incorpore. El nmero de veces que la estacin ha intentado pasar el testigo a los que aparecen en su tabla de nodos activos y no ha recibido respuesta. La estacin seguidamente iniciar un escn lineal en donde solicita todos los nmeros de estacin hasta que una estacin responde. El nmero de veces que la estacin encontr un nuevo sucesor para el testigo. Un nuevo sucesor ocurre cuando la estacin detecta que la nueva estacin con un nmero de estacin entre el suyo y el de la estacin a la que se le estaba pasando el testigo, estaba siendo aadida a la red. La estacin seguidamente debe pasar el testigo a la estacin recientemente aadida. El nmero de veces que la estacin no pudo pasar el testigo al sucesor indicado. Esto ocurre generalmente debido a: que la estacin est siendo retirada de la red problemas de ruido o cableado
Solicit rotations
34
Started linear scan
15
New successor
12
Token failed
14
1785 6.5.12ES Enero 1997
109
Estimacin del rendimiento de la red DH+
Muchos factores afectan el rendimiento de la red DH+, incluyendo: los nodos el tamao y nmero de mensajes el destino del mensaje el tiempo de procesamiento interno
Nodos
Los nodos afectan el tiempo de transmisin de la manera siguiente: Durante una rotacin completa del testigo, cada nodo en la red DH+ recibe el testigo independientemente de si tiene algo que enviar o no. Cada nodo toma de 1.5 ms (si no tiene mensajes que enviar) a 38 ms (tiempo mximo asignado) con el testigo, suponiendo que no hay reintentos (Figura 10.1)
Figura 10.1 Paso de testigo Mn. 1.5 ms con el testigo Estacin 5 Estacin 1 red DH+
Estacin 2 Mx. 38 ms con el testigo
Estacin 4
Estacin 3
1785 6.5.12ES Enero 1997
1010
Tamao y nmero de mensajes

Un procesador PLC5 encodifica los mensajes en paquetes para transmisin en la red DH+. El nmero mximo de palabras de datos en un paquete depende de la estacin transmisora y el tipo de comando tal como se muestra en la tabla a continuacin.
Estacin emisora PLC 5 PLC 5 PLC 2 Tipo de comando Tamao mximo de paquete (Palabras de datos) 114 117 121
LECTURA/ESCRITURA escrita LECTURA/ESCRITURA rango de palabra LECTURA/ESCRITURA sin proteccin
Este lmite proviene del protocolo de la red, el cual restringe la estacin a una transmisin mxima de 271 bytes por paso de testigo. Una estacin puede enviar ms de un mensaje en un paso de testigo, siempre que el nmero total combinado de bytes de comando y datos no sea mayor que 271. Sin embargo, si un mensaje excede el tamao de paquete mximo permitido, la estacin transmisora exigir ms de un paso de testigo para completar el mensaje. Por ejemplo, si el procesador desea enviar un mensaje de 150 palabras, tendr que transmitir dos mensajes, posiblemente requiriendo mltiples rotaciones de testigo. El nmero de mensajes que una estacin tiene que enviar tambin afecta el tiempo del rendimiento efectivo. Por ejemplo, si una estacin tiene tres mensajes esperando en cola y se habilita un cuarto, el cuarto mensaje puede tener que esperar hasta que los tres previos sean procesados.
1785 6.5.12ES Enero 1997
1011
Destino del mensaje

Los tiempos del rendimiento efectivo varan segn la capacidad de la estacin receptora de procesador el mensaje y generar una respuesta antes de recibir el testigo. La Figura 10.2 supone que la estacin 1 desea enviar un mensaje a la estacin 4.
Figura 10.2 Destino del mensaje La estacin tiene tiempo suficiente para procesar una respuesta MSG 1. La estacin 1 tiene el testigo. Solamente la estacin con el testigo puede enviar un mensaje. La estacin 1 enva el mensaje a la estacin 4. Estacin 1
2. Ahora la estacin 1 debe pasar el testigo al nmero de estacin mayor siguiente, el cual es la estacin 2.
H
Mensaje Estacin 2
Estacin 5
Estacin 4 3. La estacin 2 tiene el testigo. Suponga que la estacin 2 tiene mensajes para enviar y retiene el testigo durante 30 ms. Durante este plazo, la estacin 4 ha procesado el mensaje de la estacin 1 y ha puesto en la cola una respuesta. Una vez finalizada, la estacin 2 pasa el testigo al nmero de estacin mayor siguiente, el cual es la estacin 4. Estacin 1
Estacin 5 4. Ahora la estacin 4 puede responder al mensaje de la estacin 1. Esto finaliza la transaccin de mensajes.
Mensaje
Estacin 2
Estacin 4
En la Figura 10.2, la estacin 4 ha tenido tiempo para procesar el mensaje y generar una respuesta. Sin embargo, en la Figura 10.3, la estacin 2 no tiene suficiente tiempo para procesar una respuesta MSG.
1785 6.5.12ES Enero 1997
1012
Figura 10.3 Destino del mensaje La estacin no tiene tiempo suficiente para procesar la respuesta MSG 1. En esta figura suponemos que la estacin 1 desea enviar el mensaje idntico tal como aparece en la Figura 10.2 , pero a la estacin 2. La estacin 1 tiene el testigo. La estacin 1 enva el mensaje a la estacin 2 y pasa el testigo a la estacin 2. Estacin 1 2. Ahora la estacin 2 tiene el testigo pero no ha tenido tiempo para generar una respuesta a la estacin 1. Por lo tanto, la estacin 2 transmite los otros mensajes que tiene puestos en la cola y pasa el testigo a la estacin 4.
Mensaje Estacin 5
H
Estacin 2
Estacin 4
H H
4. El testigo regresa a la estacin 2, la cual transmite la respuesta a la estacin 1. Estacin 1 Mensaje 3. Las estaciones 4, 5 y 1 reciben el testigo en orden y transmite los mensajes puestos en la cola.
H
Estacin 2
Estacin 5
En este ejemplo, fue necesario un paso de testigo adicional alrededor de la red para completar la transaccin de mensaje aun cuando el mensaje fue el mismo que mostrado en la Figura 10.2.
Estacin 4
Tiempo de procesamiento interno

El tiempo de procesamiento interno depende de lo ocupado que est un procesador determinado en la red cuando transmite o recibe un mensaje. Por ejemplo, el procesador A acaba de recibir una peticin READ (lectura) del procesador B en la red. Si el procesador A ya tiene tres mensajes propios para enviar, la respuesta al pedido de READ desde el procesador B tendr que esperar hasta que la estacin complete el procesamiento de los mensajes que estn esperando en cola antes que ella.
1785 6.5.12ES Enero 1997
1013
Configuracin de la prueba Se usaron uno a 22 procesadores PLC-5 con un solo terminal de programacin en lnea. Cada procesador PLC-5 ejecuta 1 K de lgica de escalera. La prueba inicial se efectu con un procesador PLC 5 escribiendo datos a otro procesador PLC 5. Se registr el tiempo de respuesta. Se aadieron procesadores PLC 5 adicionales a la red, cada uno escribiendo la misma cantidad de datos a un procesador PLC 5 a la siguiente direccin de estacin superior. Se ejecutaron cuatro pruebas separadas usando transmisiones de datos de 50, 100, 250 y 500 palabras.
Promedio de los resultados de prueba de tiempo de respuesta de la red DH+

Esta seccin proporciona una representacin grfica de los resultados de las pruebas efectuadas con la red DH+ donde vara el nmero de estaciones y palabras enviadas en el mensaje. La Figura 10.4 muestra el promedio del tiempo de respuesta de mensajes de varios tamaos en una red DH+ con diferentes nmeros de estaciones. Tambin ofrece una idea del tiempo de respuesta tpico que se puede esperar en una red DH+ dada.
Figura 10.4 Promedio del tiempo de respuesta para todos los procesadores PLC-5
5.0 4.5 4.0 3.5 Tiempo de respuesta (Seg) 3.0 2.5 2.0 1.5 1.0 0.5 0.0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Nmero de procesadores PLC 5 50 W 100 W
+ 250 W X 500 W
W=Palabras
La Figura 10.5 muestra el efecto de un terminal de programacin en el tiempo de respuesta de mensajes bajo varias configuraciones.
Figura 10.5 Aumento del tiempo de respuesta (%) debido a los efectos de un terminal de programacin 40% 35% 30% Efecto en el % tiempo de 25 respuesta 20% (%) 15% 10% 5% 0% 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 X 50 W
100 W + 250 W 500 W W=Palabras
Nmero de procesadores PLC 5
1785 6.5.12ES Enero 1997
1014
Pautas de aplicaciones
Consejo de diseo
Tome en cuenta las siguientes pautas de aplicacin al configurar una red DH+ para el sistema. Minimice el nmero de nodos DH+ para alcanzar tiempos de respuesta aceptables. Tenga presente el tamao y frecuencia de mensajes intercambiados entre dispositivos. Limite el nmero de nodos en la red cuando se intente alcanzar el tiempo de respuesta de control ms corto posible. Se puede establecer redes DH+ separadas para aadir estaciones adicionales. Use un puente para conectar las redes DH+. Al conectar una computadora a la red para interface de operador o dispositivo en serie de terceros a la red DH+, seleccione la velocidad de comunicacin de interface en serie ms rpida posible. No aada o retire nodos de la red durante la operacin de la maquinaria o proceso. Si el testigo de la red reside dentro de un dispositivo que ha sido retirado, el testigo puede perderse para el resto de la red. La red se restablece automticamente, pero puede demorar varios segundos. El control estara inestable o interrumpido durante este tiempo. Una red DH+ tiene un perodo de tiempo lmite de 90 s; sin embargo, se puede incluir temporizadores de control (watchdog) en programas lgicos para transferencia de datos DH+ (para proporcionar una desactivacin ordenada en caso que se produzca un fallo). Cuando sea posible, no programe procesadores en lnea durante la operacin de la maquinaria o el proceso. Esto podra resultar en una actividad exagerada de DH+ que podra aumentar el tiempo de respuesta. Vea el captulo 9 para obtener ms informacin. Cuando sea posible, aada una red DH+ separada para procesadores de programacin para evitar los efectos del terminal de programacin en el proceso de la red DH+.
1785 6.5.12ES Enero 1997
Captulo
11

Cmo usar este captulo
Para obtener informacin acerca de: Seleccin entre RS 232C, RS 422A y RS 423 Configuracin del puerto en serie del procesador Uso del canal 0 Cableado Configuracin del canal 0 Monitoreo del estado del canal 0 Vaya a la pgina: 11-1 11-2 11-2 11-5 11-5 11-18
Si est usando procesadores PLC-5 en aplicaciones de control supervisor y adquisicin de datos (SCADA), vea: SCADA System Selection Guide, publicacin AG-2.1 SCADA System Application Guide, publicacin AG-6.5.8
Seleccin entre RS 232C, RS 422A y RS 423

Este mtodo:
La siguiente tabla resume algunas de las diferencias entre los modos de comunicacin RS-232C, RS-422A y RS-423:
normalmente se usa cuando usted: tiene un rango de transmisin de datos de hasta 50 pies. (15.2 m). Las aplicaciones que requieren distancias ms largas pueden usar modems o controladores de lnea. Use RS 232C para comunicacin half o full duplex. Por ejemplo, computadoras que se comunican con procesadores o modems en aplicaciones SCADA.
RS 232C
RS 422A
desea transmitir datos a dispositivos compatibles con RS 422A por rangos mayores que los permitidos por RS 232C. Vea la Tabla 11.A en la pgina 11-5. Use RS 422A para comunicacin punto a punto, con un dispositivo comunicndose con un mximo de hasta 16 dispositivos.
RS 423
desea transmitir datos a dispositivos compatibles con RS 423 por rangos mayores que los permitidos por RS 232C. Vea la Tabla 11.A en la pgina 11-5. Use RS 423 para comunicacin punto a punto, con un dispositivo comunicndose con un mximo de hasta 16 dispositivos.
1785 6.5.12ES Enero 1997
112
Configuracin del puerto en serie del procesador
El canal 0 es el puerto en serie y es configurable para comunicacin compatible con RS-232C, RS-423 RS-422A. Use el conjunto de interruptores SW2 para especificar la configuracin de puerto en serie. Para posicionar el interruptor del procesador, vea el captulo 23 u observe la etiqueta lateral del procesador, la cual muestra los interruptores en el conjunto de interruptores SW2 adems de una tabla que indica los posicionamientos.
Uso del canal 0
Usted puede usar el puerto en serie del procesador (canal 0) para conectar el procesador a dispositivos que: pueden transmitir y recibir caracteres ASCII usando el modo usuario (comunicacin ASCII) se comunican usando el protocolo DF1 usando uno de los tres modos del sistema disponibles
Modo usuario
En el modo usuario, todos los datos se reciben y se transmiten mediante un bfer. Para tener acceso o enviar estos datos, use instrucciones ASCII en su programa de lgica de escalera. Los datos ASCII que enva un procesador PLC5 no contienen caracteres de protocolo adicionales. En el modo usuario solamente se pueden usar las instrucciones ASCII. Si intenta usar una instruccin de mensaje (MSG) que hace referencia al puerto en serie, el bit de error (.ER) se establece. Ejemplos de los dispositivos perifricos ASCII son: Terminales ASCII Lectores de cdigos de barras Dataliners Allen-Bradley Bsculas electrnicas Impresoras
1785 6.5.12ES Enero 1997
113
Modo de sistema
En el modo de sistema, el procesador interpreta un comando de otro dispositivo. Use el modo de sistema cuando necesite comunicarse con otros dispositivos en un vnculo. El modo de sistema, con el protocolo DF1, es un vnculo de comunicacin separado y nico desde la red DH+. En el modo de sistema, usted puede enviar datos a un dispositivo usando: la instruccin de mensaje (MSG); o instrucciones de escritura ASCII (enviadas como una cadena ASCII) Un paquete de protocolo DF1 contiene todos los datos; por lo tanto, el procesador puede comunicarse solamente con los dispositivos perifricos que sean compatibles con el protocolo DF1. Ejemplos de los dispositivos perifricos DF1 son: terminales de programacin mdulos de comunicacin tales como 1717-KF2 serie C, 1771-KE, 1771-KF y 1785-KE modems
Use este modo: Punto a punto Modo maestro DF1 Para: comunicacin entre un procesador PLC 5 y otro dispositivo compatible con el protocolo DF1 En el modo punto a punto, un procesador PLC 5 usa el protocolo DF1 full duplex. control de encuesta y transmisin de mensajes entre el maestro y cada nodo remoto En el modo maestro, un procesador PLC 5 usa el protocolo de encuesta DF1 half duplex. La red maestra/remota incluye un procesador PLC 5 configurado como nodo maestro y hasta 254 nodos remotos. Los nodos remotos se vinculan usando modems o controladores de lnea. Una red de maestro/remotos puede tener nmeros de nodo de 0 a 376 (octal). El nodo 377 est reservado para la difusin. Cada nodo debe tener una direccin de nodo nica. Adems, deben existir por lo menos 2 nodos para definir su vnculo como una red (1 maestro y 1 estacin remota son dos nodos). Modo esclavo DF1 usar el procesador como estacin remota en una red de comunicacin en serie maestro/esclavo Cuando hay mltiples estaciones remotas en la red, usted vincula nodos remotos usando modems o controladores de lnea. Cuando tiene una sola estacin remota en la red, no se necesita un modem para conectar la estacin remota al maestro; usted puede configurar el parmetro de control sin handshaking. Puede conectar desde 2 hasta 255 nodos a un solo vnculo. En el modo esclavo, un procesador PLC 5 sigue el protocolo DF1 half duplex. Un nodo es designado como el maestro y controla quin tiene acceso a la red. (Por ejemplo, un maestro puede ser un procesador PLC 5/250 PLC 5/40 o una computadora ejecutando el software ControlView SCADA. Todos los otros nodos son estaciones remotas y deben esperar permiso del maestro para transmitir. El maestro (excepto el PLC 5/250) puede enviar y recibir mensajes de todos los nodos en la red y a nodos en otras redes Data Highway conectadas a la red de derivaciones mltiples; mientras que una estacin remota slo puede responder al maestro.
1785 6.5.12ES Enero 1997
114
Mtodos de comunicacin de estacin maestra a estacin remota Una estacin maestra PLC5 puede comunicarse con las estaciones remotas de dos maneras:
Mtodo: iniciando paquetes de encuesta a estaciones remotas de acuerdo a su posicin en una lista de encuesta Los paquetes de encuesta se forman independientemente de la programacin del usuario Nombre de opcin: modo de comunicacin estndar Ventajas principales: Este es el modo de comunicacin usado con ms frecuencia en configuraciones de punto a puntos mltiples. Proporciona estas capacidades: las estaciones remotas pueden enviar mensajes a la estacin maestra (informe por excepcin encuestado) las estaciones remotas pueden enviar mensajes unas a otras permite que la estacin maestra mantenga una tabla de nodos activos La lista de encuesta reside en un archivo de datos tipo entero designado y accesible por el usuario. Usted puede: incluir el maestro en la lista encuesta configurar el maestro para encuestas entre estaciones (el maestro transmite cualquier mensaje que necesita enviar antes de encuestar a la siguiente estacin remota) tener al maestro en la lista de encuesta y configurado para encuestas entre estaciones iniciando comunicacin a estaciones remotas usando slo instrucciones de mensaje (MSG) programadas por el usuario Cada peticin de datos desde una estacin remota debe ser programada a travs de una instruccin de mensaje. El maestro encuesta a la estacin remota para obtener una respuesta al mensaje despus de esperar un perodo de tiempo configurado por el usuario. El perodo de espera da a la estacin remota tiempo para formular una respuesta y preparar la respuesta para la transmisin. Despus que todos los mensajes en la cola de salida de mensajes del maestro son transmitidos, la cola de remoto a remoto es revisada para determinar si hay mensajes a enviar. modo de comunicacin basado en mensajes Si la aplicacin usa la transmisin por satlite o la transmisin de red telefnica conmutada pblica, considere seleccionar la comunicacin basada en mensajes. La comunicacin a una estacin remota se puede iniciar segn sea necesaria. O seleccione este mtodo si necesita comunicarse con unidades de terminal remoto no inteligentes. (RTUs).
Cambio de modos Configure el canal 0 del procesador para cambiar los modos de comunicacin mediante: la pantalla de configuracin del canal en su software de programacin (en el modo programa solamente); o los caracteres de cambio del modo de comunicacin (caracteres de control ASCII) enviados remotamente al procesador, el cual cambia los modos
1785 6.5.12ES Enero 1997
115
Cableado
La Tabla 11.A lista las longitudes mximas de cable que usted puede usar con el canal 0.
Tabla 11.A Longitudes del cable de puerto RS segn la velocidad de comunicacin Puerto RS 232C RS 422A (compatible) RS 423 Velocidad(es) de transmisin Todas Todas Todas Longitud mxima de cable 15 m (50 pies) 61 m (200 pies) 61 m (200 pies)
Importante: Siga estas pautas:
Cuando el canal 0 est configurado para compatibilidad con

RS-422A, no use resistencias de terminacin en ningn lugar del vnculo. Cuando el canal 0 est configurado para RS-422A (compatible) y RS-423, no pase de 61 m (200 pies). Esta restriccin es independiente de la velocidad de transmisin. Vea el captulo 25 para obtener una lista de los cables de programacin en serie e informacin de pines para el canal 0.
Configuracin del canal 0
Use el conjunto de interruptores SW2 del procesador para especificar las comunicaciones RS232C, RS422A (compatible) o RS423 para el canal 0. Puede configurar el canal 0 para comunicarse con estos protocolos:
Si desea usar: Modo de sistema DF1 punto a punto DF1 esclavo DF1 maestro Modo de usuario ASCII Vea la pgina: 11-6 11-8 11-10 11-15
1785 6.5.12ES Enero 1997
116
Cmo configurar el canal 0 para comunicacin punto a punto DF1

Para configurar el canal 0 para la comunicacin de punto a punto DF1, use la pantalla de configuracin del modo sistema en su software de programacin.
System Mode (DF1 Point-to-Point) Channel 0 Configuration Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 2400 Stop bits: 1 Control line: NO HANDSHAKING Duplicate detect: ON ACK timeout (20 ms): 100 Msg appl timeout (30sec): 0
System mode char.: User mode char.: Parity:
S U NONE
Error detect: NAK receive: DF1 ENQS:
BCC 3 3
Establezca el dispositivo como Serial to PLC y el mtodo de verificar errores como el mismo para el terminal y el procesador PLC.
Este campo
Diag. file
Se configura haciendo lo siguiente: Escriba un nmero de archivo entero (10 999). ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
Remote mode change Mode attention char. System mode char.
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin para el sistema o el carcter de modo usuario para el cambio remoto El carcter a ser usado con el carcter de atencin de modo (anterior)
Seleccione ENABLED (habilitado) o DISABLED (inhabilitado). Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
User mode char.
El carcter para el carcter de atencin del modo (anterior)
Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar HABILITADA.
Baud rate
La velocidad de comunicacin para el canal 0 Configure todos los dispositivos en el sistema con la misma velocidad de comunicacin.
Seleccione 110, 300, 600, 1200, 2400, 4800, 9600 19.2k bps.
1785 6.5.12ES Enero 1997
117
Este campo
Stop bits
Especifica: Iguala el nmero de bits de paro al dispositivo con el cual usted se est comunicando Especifica: Parmetro de paridad para el canal 0 La paridad proporciona deteccin adicional de errores de paquete de mensaje.
Se configura haciendo lo siguiente: Seleccione 1, 1.5 2.
Este campo
Parity
Se configura haciendo lo siguiente: Seleccione NONE (ninguno) o EVEN (par).
Control line
El modo en el que opera el controlador
Seleccione un mtodo apropiado para la configuracin del sistema: Si no usa un mdem, seleccione NO HANDSHAKING. Si usa un mdem full-duplex, seleccione FULL DUPLEX.
Duplicate detect Error detect
Si desea que el procesador detecte e ignore mensajes duplicados Si desea establecer la deteccin de errores en BCC o CRC
Seleccione el establecimiento deseado. Seleccione uno de los siguientes: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Configure ambas estaciones para usar el mismo tipo de verificacin de errores. Escriba un valor 0-65535. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique 1 segundo escribiendo 50. Escriba uno de los valores siguientes: 1: 2: 3: 4: 5: 6: 7: 30 60 segundos 60 90 segundos 90 120 segundos 120 150 segundos 150 180 segundos 180 210 segundos 210 240 segundos
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de su transmisin de mensaje El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK. El nmero de NAK que el procesador puede recibir como respuesta a un mensaje transmitido El nmero de encuestas (ENQ) que desea que el procesador enve despus del tiempo de espera de ACK
MSG appl timeout
NAK receive
Escriba un valor 0-255. El parmetro recomendado es 3.
DF1 ENQS
1785 6.5.12ES Enero 1997
118
Cmo configurar el canal 0 como estacin de esclavo

Para configurar el canal 0 para la comunicacin de esclavo DF1, use la pantalla de configuracin del modo sistema en su software de programacin.
System Mode (DF1 Slave) Channel 0 Configuration Diag. file: 10 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 2400 Stop bits: 1 Control line: NO HANDSHAKING Duplicate detect: ON
System mode char.: User mode char.: Parity: Station address:
S U NONE 1
Error detect: RTS off delay (20 ms): RTS send delay (20 ms):
BCC 0 0
ACK timeout (20 ms): 100 DF1 retries: 3 Msg appl timeout (30sec): 0
Este campo
Diag. file
Especifica: El canal que contiene la informacin de estado del canal
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin para el modo de sistema o el carcter de modo usuario para el cambio de modo remoto El carcter para el carcter de atencin del modo (anterior)
Seleccione ENABLED (habilitado) o DISABLED (inhabilitado). Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Escriba un carcter de atencin. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
User mode char.
Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar HABILITADA.
Baud rate
Seleccione 110, 300, 600, 1200, 2400, 4800, 9600 19.2k bps.
Stop bits
Iguala el nmero de bits de paro al dispositivo con el cual usted se est comunicando Parmetro de paridad para el canal 0
Seleccione 1, 1.5 2.
Parity
Seleccione NONE (ninguno) o EVEN (par).
1785 6.5.12ES Enero 1997
119
Este campo
Station address Control line
Especifica: La direccin de estacin para el canal 0 en el vnculo DF1 half duplex El modo en el que opera el controlador de estaciones remotas
Se configura haciendo lo siguiente: Escriba una direccin DF1 vlida (0-376 octal). Seleccione un mtodo apropiado para la configuracin del sistema: Si no usa un mdem, seleccione NO HANDSHAKING. Si el mdem maestro es full-duplex y transmite un portador de constante y el mdem remoto es half-duplex, seleccione HALF DUPLEX MODEM WITH CONTINUOUS CARRIER. Si todos los mdems en el sistema son half-duplex, seleccione HALF DUPLEX WITHOUT CONTINUOUS CARRIER. Seleccione el parmetro deseado. Seleccione uno de los siguientes: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Escriba un valor 0-65535. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique 1 segundo escribiendo 50. Escriba un valor 0-255. Los lmites se definen en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2.
Duplicate detect Error detect
Si desea que el procesador detecte e ignore mensajes duplicados Si desea establecer la deteccin de errores en BCC o CRC
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de su transmisin de mensaje El tiempo que transcurre entre el fin de la transmisin del mensaje y la activacin de la seal RTS Este retardo de tiempo es un bfer para asegurarse de que el modem ha transmitido el mensaje
RTS off delay
DF1 retries
El nmero de veces que la estacin remota repite un mensaje antes que la estacin declare que el mensaje no se puede entregar El tiempo que transcurre entre la activacin de la seal RTS y el comienzo de la transmisin del mensaje Este tiempo permite que el mdem se prepare para transmitir el mensaje. La seal CTS debe ser alta para que ocurra la transmisin.
RTS send delay
Escriba un valor 0-255. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un mdem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el mdem puede transmitir antes de tratar de enviar el mensaje.
MSG appl timeout
El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de lgica de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK.
Mueva el cursor al campo, escriba un valor 1-7 y presione [Enter]. Las opciones disponibles son: 1: 2: 3: 4: 5: 6: 7: 30 60 segundos 60 90 segundos 90 120 segundos 120 150 segundos 150 180 segundos 180 210 segundos 210 240 segundos
1785 6.5.12ES Enero 1997
1110
Cmo configurar el canal 0 como estacin maestra

Para configurar el canal 0 para la comunicacin maestra DF1, use la pantalla de configuracin del modo de sistema en su software de programacin.
System Mode (DF1 Master) Channel 0 Configuration Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: Stop bits: Control line: 2400 1 NO HANDSHAKING
System mode char.: User mode char.: Parity: Station address:
S U NONE 1
Reply msg wait (20 ms): 1792 ACK Timeout (20 ms): 100 DF1 retries: 3 Msg appl timeout (30sec): 0
Error detect: RTS off delay (20 ms): RTS send delay (20 ms):
BCC 0 0
Polling Mode: STANDARD (MULTIPLE MESSAGE TRANSFER PER NODE FILE SCAN)
Este campo
Diag. file
Especifica: El canal que contiene la informacin de estado del canal
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin para el modo de sistema o el carcter de modo usuario para el cambio de modo remoto El carcter para el carcter de atencin del modo (anterior)
Seleccione ENABLED (habilitado) o DISABLED (inhabilitado). Escriba un carcter de atencin vlido. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Escriba un carcter de atencin vlido. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
User mode char.
Escriba un carcter de atencin vlido. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar HABILITADA.
Baud rate
Seleccione 110, 300, 600, 1200, 2400, 4800, 9600 19.2k bps.
Stop bits
Iguala el nmero de bits de paro al dispositivo con el cual usted se est comunicando
Seleccione 1, 1.5 2.
1785 6.5.12ES Enero 1997
1111
Este campo
Control line
Especifica: El modo en el que opera el controlador de maestro
Se configura haciendo lo siguiente: Seleccione un mtodo apropiado para la configuracin del sistema: Si no usa un mdem, seleccione NO HANDSHAKING. Si el mdem maestro es full-duplex y el mdem remoto es half-duplex, seleccione FULL DUPLEX MODEM. Si todos los mdems en el sistema son half-duplex, seleccione HALF DUPLEX WITHOUT CONTINUOUS CARRIER. Seleccione NONE (ninguno) o EVEN (par). Escriba una direccin de estacin DF1 vlida. Las direcciones de estacin vlidas son: 0 376 octal Slo defina esto si est en modo basado en mensajes. Escriba un valor vlido 0-65535 (en incrementos de 20 ms).
Parity Station address Reply msg wait
Parmetro de paridad para el canal 0 La direccin del nodo en el vnculo DF1 El tiempo que el maestro esperar despus de recibir un ACK (a un mensaje iniciado por el maestro) antes de encuestar al esclavo por una respuesta Si desea establecer la deteccin de errores en BCC o CRC
Error detect
Seleccione uno de los siguientes: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Escriba un valor 0-65535. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique 1 segundo escribiendo 50.
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de una estacin remota a su mensaje transmitido antes que el procesador repita el mensaje o el mensaje produzca un error El nmero de veces que un mensaje es repetido antes que se declare que no puede entregarse El retardo de tiempo entre el momento que la RTS se activa y el comienzo de la transmisin del mensaje Este tiempo permite que el mdem se prepare para transmitir el mensaje.
DF1 retries
Escriba un valor vlido 0 255.
RTS send delay
Escriba un valor 0-255. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un mdem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el mdem puede transmitir antes de tratar de enviar el mensaje. Escriba un valor 0-255. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un mdem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el mdem puede transmitir antes de tratar de enviar el mensaje. Seleccione uno de los siguientes: 1: 2: 3: 4: 5: 6: 7: 30 60 segundos 60 90 segundos 90 120 segundos 120 150 segundos 150 180 segundos 180 210 segundos 210 240 segundos
RTS off-delay
El tiempo que transcurre entre el final de la transmisin del mensaje y la reactivacin de la seal RTS Este retardo de tiempo es un bfer para asegurarse de que el mdem ha transmitido el mensaje
MSG appl timeout
El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK.
1785 6.5.12ES Enero 1997
1112
Este campo
Polling mode
Especifica: El valor actual del modo de encuesta
Se configura haciendo lo siguiente: Seleccione uno de los siguientes: MESSAGE BASED (ALLOW SLAVE TO INITIATE MESSAGES) valor predeterminado esta opcin permite que los mensajes iniciados por la estacin remota sean procesados despus de todos los mensajes iniciados por el maestro MESSAGE BASED (DO NOT ALLOW SLAVE TO INITIATE MESSAGES) los mensajes iniciados por la estacin remota sern confirmados pero no procesados STANDARD (MULTIPLE MESSAGE TRANSFER PER NODE SCAN) el maestro encuesta a las estaciones en base a una lista; cada estacin puede transmitir mltiples mensajes por escn de nodo STANDARD (SINGLE MESSAGE TRANSFER PER NODE SCAN) el maestro encuesta a las estaciones en base a una lista; cada estacin puede transmitir un solo mensaje por escn de nodo
Si selecciona el modo encuesta estndar: Este campo

Master message transmit
Especifica: El valor actual de la transmisin de mensaje maestro del canal 0
Se configura haciendo lo siguiente: Si desea que la estacin maestra: enve las instrucciones MSG iniciadas por la estacin maestra a las estaciones remotas antes de encuestar a la siguiente estacin maestra en la lista de encuesta, seleccione Between Station Polls Este mtodo asegura que los mensajes iniciados por la estacin maestra sean enviados de manera oportuna y regular (despus de cada encuesta de estacin remota). slo enva instrucciones MSG iniciadas por la estacin maestra cuando el nmero de estacin del maestro aparece en la secuencia de encuesta, seleccione In Poll Sequence Con este mtodo, el envo de mensajes iniciados por la estacin maestra depende de dnde y con qu frecuencia la estacin maestra aparece en la lista de poll. Para obtener el mismo objetivo que el mtodo Between Station Polls, la direccin de la estacin maestra tendra que aparecer despus de cada direccin de estacin remota. El procesador establece un fallo menor si usted est usando IN POLL SEQUENCE y la estacin del maestro no est en la lista de encuesta normal ni en la lista de encuesta prioritaria.
Normal node file
El archivo de enteros que contiene las direcciones de las estaciones remotas que usted desea en la lista de encuesta normal La cantidad de estaciones activas ubicadas en la lista de encuesta normal que usted desea encuestar durante un escn a travs de la lista de encuesta normal antes de regresar a la lista de encuesta de prioridad El archivo de enteros que contiene las direcciones de las estaciones remotas que usted desea en la lista de encuesta prioritaria
Escriba un nmero de archivo entero 10 999.
Normal group size
Escriba un valor vlido 10 999.
Priority node file
Escriba un nmero de archivo entero 10 999.
1785 6.5.12ES Enero 1997
1113
Para definir un esquema de encuesta usando el modo estndar, debe especificar lo siguiente en la pantalla de configuracin de maestro DF1 en su software de programacin:
Parmetro de configuracin
Polling mode
Definicin La manera en que desea que el maestro encueste las listas de estaciones. Cundo desea que el maestro transmita los mensajes. Un archivo entero en que coloca las direcciones de estaciones de las estaciones remotas. El tamao predeterminado es 64 palabras. Un archivo entero en que coloca las direcciones de estaciones de las cuales necesita recolectar datos con mayor frecuencia. El tamao predeterminado es 64 palabras. El nmero de estaciones que el maestro encuesta antes de encuestar a una estacin en la lista de encuesta prioritaria. Un archivo binario que almacena las direcciones de estaciones de todas las estaciones activas en el vnculo. El tamao predeterminado es 18 palabras. Tanto la lista de encuesta normal como la lista de encuesta prioritaria pueden tener estaciones activas e inactivas. Una estacin se hace inactiva cuando no responde a una peticin de datos del maestro.
Master message transmit Normal poll file
Priority poll file
Normal poll group size Active station file
La estacin maestra encuesta la estacin esclava en la secuencia definitiva siguiente: 1. Todas las estaciones en el archivo de encuesta de prioridad activa. 2. Estaciones especificadas en el archivo de encuesta normal activo. El nmero de estaciones encuestadas en este archivo es determinado por el tamao del grupo de encuesta normal en la pantalla de configuracin. Si el tamao del grupo fuera 3 por ejemplo, entonces tres estaciones seran encuestadas en el archivo normal antes que el maestro contine al siguiente paso en la secuencia. 3. Una estacin en el archivo de encuesta inactivo despus que todas las estaciones activas en el archivo de encuesta normal hayan sido llamadas.
1785 6.5.12ES Enero 1997
1114
Para crear listas de estaciones, coloque cada direccin de estacin en una palabra individual en un archivo de encuesta (normal y/o de prioridad) a partir de la palabra 2. El esquema del archivo de encuesta es como sigue:
Esta palabra en un archivo de encuesta: Palabra 0 Palabra 1 Contiene esta informacin: nmero total de estaciones en la lista ubicacin de direccin (offset de encuesta) de la estacin que actualmente se est encuestando Por ejemplo: un valor de 1 significa que la direccin de estacin almacenada en la palabra 2 est siendo encuestada, 2 significa que la direccin en la palabra 3 est siendo encuestada, etc. Esta palabra es actualizada automticamente por la estacin maestra a medida que una nueva estacin remota es encuestada. La palabra 2 hasta la palabra xx direccin de estacin remota en el orden que la estacin debe ser encuestada
Para colocar una direccin de estacin en un archivo de encuesta, haga lo siguiente: 1. Obtenga acceso al monitor de datos en su software de programacin. 2. Especifique la direccin del archivo entero que es el archivo de encuesta normal o el archivo de encuesta de prioridad (por ej., si el archivo de encuesta normal es N11, entonces usted especifica N11:0). 3. Introduzca las direcciones de estacin de las estaciones remotas que desea en la lista de encuesta empezando en la palabra 2. Colquelas en el orden de encuesta deseado. Importante: Las direcciones de estaciones son direcciones octales. Los archivos de encuesta son archivos enteros. La base predeterminada es decimal. Para introducir correctamente direcciones de estacin en un archivo de file, usted debe: cambiar la base del archivo a octal, o convertir las direcciones de estaciones octales en decimales antes de introducir las direcciones A continuacin se presenta un ejemplo de una lista de estaciones que contiene tres estaciones: se han introducido las direcciones octales 10, 11 y 12. La estacin 12 (10 decimal) est siendo encuestada.
Archivo de encuesta Palabra 0 N:11 N:xx 3 nmero total de estaciones
Palabra 1 3 indicador que muestra la direccin de estacin que se encuesta (Se encuesta la estacin 12 en la palabra 4.)
Palabra 2 08 direccin de primera estacin en la lista
Palabra 3 09 direccin de la segunda estacin en la lista
Palabra 4 10 direccin de la tercera estacin en la lista
1785 6.5.12ES Enero 1997
1115
Cmo configurar el canal 0 para el modo usuario (protocolo ASCII)

Para configurar el canal 0 para el modo usuario, use la pantalla de configuracin de modo usuario en su software de programacin.
User Mode Channel 0 Configuration Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 9600 Stop bits: 1 Control line: NO HANDSHAKING Echo/delete mode: CRT XON/XOFF System mode char.: User mode char.: Parity: Bits per character: DISABLED S U NONE 8
RTS send delay (20 ms): RTS off delay (20 ms):
0 0
Termination 1: Termination 2:
\0xd \0xff
Append 1: Append 2:
\0xd \0xa
Este campo
Diag. file
Se configura haciendo lo siguiente: Escriba un nmero de archivo entero (10-999) ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
XON/XOFF
Si desea, o no, habilitar XON/XOFF
A medida que el procesador recibe caracteres, constantemente determina cuntos ms puede recibir sin perder ninguno. Cuando XON/XOFF est habilitado, el procesador enva un detener envo de caracteres," XOFF. Si el dispositivo enviador tiene la funcin XON/XOFF, ste detiene el envo de caracteres. Cuando el procesador tiene ms espacio, enviar un carcter empezar a enviar" (XON). Seleccione ENABLED (habilitado) o DISABLED (inhabilitado). Seleccione ENABLED (habilitado) o DISABLED (inhabilitado). Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Escriba un carcter. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar ENABLED.
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin para el carcter del modo de sistema o modo usuario El carcter para el carcter de atencin de modo (anterior)
User mode char.
El carcter para el carcter de atencin de modo (anterior)
Escriba un carcter de atencin vlido. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar ENABLED.
Baud rate
La velocidad de comunicacin para el canal 0
Seleccione 110, 300, 600, 1200, 2400, 4800, 9600 19.2k bps.
1785 6.5.12ES Enero 1997
1116
Este campo
Stop bits
Especifica: Iguala el nmero de bits de paro al dispositivo con el cual usted se est comunicando Parmetro de paridad para el canal 0 El nmero de bits en un carcter de transmisin La lnea de control
Se configura haciendo lo siguiente: Seleccione 1, 1.5 2.
Parity Bits per character Control line
Seleccione NONE (ninguno), EVEN (par) u ODD (impar). Seleccione 7 u 8. Seleccione uno de los comandos siguientes: HALF DUPLEX MODEM WITHOUT CONTINUOUS CARRIER si el dispositivo enviador y el procesador tienen un mdem half duplex HALF DUPLEX MODEM WITH CONTINUOUS CARRIER si el dispositivo enviador tiene un mdem full duplex y el procesador tiene un mdem half duplex NO HANDSHAKING si no est usando un mdem
Echo/delete mode
Lo que debe hacer el procesador cuando recibe un carcter de eliminar ASCII
Seleccione uno de los comandos siguientes: DISABLE los caracteres recibidos por el procesador son enviados slo al contador de eco y no a un dispositivo de salida CRT el procesador ignora el carcter inmediatamente adelante del carcter de borrar y enva una seal a CRT para borrar el carcter PRINTER el procesador ignora el carcter inmediatamente adelante del carcter de eliminar y enva una seal a la impresora para borrar el carcter Introduzca un valor entre 0 y 255. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un mdem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el mdem puede transmitir antes de tratar de enviar el mensaje. Introduzca un valor entre 0 y 255. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un mdem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el mdem puede transmitir antes de tratar de enviar el mensaje. Escriba un mximo de dos caracteres (hexadecimal). Use caracteres de terminacin con la instruccin ASCII Read Line o con Test Buffer for Line (ABL) para indicar que se ha introducido una lnea. El carcter predeterminado es el equivalente ASCII para [RETURN], 0x0D. Tambin puede usar el equivalente ASCII para LINE FEED (0x0A). Para especificar ningn carcter, introduzca \FF.
RTS send delay
El retardo de tiempo entre el momento que la RTS se activa y el comienzo de la transmisin del mensaje
RTS off-delay
El tiempo que transcurre entre el final de la transmisin del mensaje y la reactivacin de la seal RTS
Termination 1 Termination 2
Los caracteres de terminacin que usted defini
Append 1 Append 2
Los caracteres anexos que usted defini
Introduzca un mximo de dos caracteres (hexadecimal). Use caracteres de anexo con la instruccin ASCII Write with Append (AWA) para indicar el fin de una lnea. Los caracteres de anexo son los ltimos caracteres enviados despus de una lnea de informacin. Los caracteres predeterminados son la equivalencia ASCII para [RETURN] (/0D) y LINE FEED (/0A). Para especificar ningn carcter, introduzca \FF.
1785 6.5.12ES Enero 1997
1117
Cmo configurar el canal 0 para un cambio del modo de comunicacin

Puede configurar el canal 0 para que se cambie de un modo de comunicacin al otro al recibir un comando de control. Usted define un carcter de atencin de modo y un carcter de modo de sistema o de usuario.
Carcter Carcter de atencin de modo Carcter de modo de sistema Carcter de modo de usuario Le indica al procesador que: espere un comando de cambio del modo de comunicacin cambie el modo de comunicacin al modo de sistema cambie el modo de comunicacin al modo de usuario Carcter predeterminado [Esc]
S
Cada vez que el procesador recibe el carcter de atencin de modo y un carcter de modo sistema o usuario, el modo de comunicacin del canal 0 se cambiar a otro modo. Para configurar el canal 0 para un cambio del modo de comunicacin remoto, siga los pasos que aparecen en la columna izquierda:
Si desea: Cambiar el modo de comunicacin del canal 0 de manera remota No cambiar el modo de comunicacin del canal 0 de manera remota Seleccione: ENABLE DISABLE
Importante: Asegrese de que la opcin de cambio del modo remoto est habilitada si no desea cambiar el modo de comunicacin del canal 0 mediante un vnculo remoto. El modo inhabilitado evita el cambio inesperado del modo de comunicacin. El carcter de atencin de modo indica al procesador que espere un cambio del modo de comunicacin. Si est usando un carcter de control, use el equivalente ASCII en hexadecimal. Con otros caracteres, simplemente introduzca el carcter. Haga lo siguiente: Introduzca el carcter que desea usar para indicar el procesador que cambie los modos de comunicacin para el canal 0. Si usa un carcter de control, use la equivalencia ASCII en hexadecimal. Con otros caracteres, simplemente introduzca el carcter.
1785 6.5.12ES Enero 1997
1118
Cmo monitorear el estado del canal 0
Las pantallas de estado del canal 0 muestran la informacin almacenada en el archivo de diagnsticos que usted especific cuando configur el canal 0.
Si el canal 0 est en este modo: Modo sistema (punto a punto DF1) Modo sistema (esclavo DF1) Modo sistema (maestro DF1) Modo usuario (ASCII) Vea: Figura 11.1 Figura 11.2 Figura 11.3 Figura 11.4
Cmo usar la pantalla de estado del modo sistema

Esta seccin le proporciona informacin acerca de los datos de estado mostrados en las pantallas de modo sistema en su software de programacin:
Figura 11.1 Pantalla de estado del modo sistema (punto a punto DF1)
System Mode (DF1 Point-to-Point) Channel 0 Status DCD recover: Messages sent: Messages received: Inquiry received: Received NAK: Lack of memory/sent NAK: Modem lines DTR DCD OFF OFF 0 0 0 0 0 0 Lost modem: COUNTERS LOCKED 0 0
Undelivered messages:
Inquiry sent: Bad packet/no ACK: Duplicate messages received:
0 0 0
DSR OFF
RTS OFF
CTS OFF
Figura 11.2 Pantalla de estado del modo sistema (esclavo DF1)

System Mode (DF1 Slave) Channel 0 Status DCD recover: Messages sent: Messages received: Polling received: Received NAK: Lack of memory/no ACK sent: Modem lines DTR DCD OFF OFF 0 0 0 0 0 0 Bad packet/no ACK: Duplicate messages received: 0 0 Lost modem: COUNTERS LOCKED 0 0 0
Undelivered messages: Messages retry:
DSR OFF
RTS OFF
CTS OFF
1785 6.5.12ES Enero 1997
1119
Figura 11.3 Pantalla de estado del modo sistema (maestro DF1)

System Mode (DF1 Master) Channel 0 Status DCD recover: 0 Lost modem: 0
Messages sent: Messages received:
0 0
Undelivered messages: Messages retry:
0 0
EOT received on first encuesta:
Bad packet/no ACK: Duplicate messages received:
0 0
Normal encuesta list scan [100 ms] Priority encuesta list scan [100 ms]
last: last:
0 0
max: max:
0 0
Modem lines DTR DCD OFF OFF
DSR OFF
RTS OFF
CTS OFF
Tabla 11.B Descripciones de los campos de pantallas de estado del modo sistema Campo de estado
Counters Locked
Palabra: Bit
Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] - Lock (Unlock) Counter bloquea o desbloquea la pantalla del contador. Contadores bloqueados: la pantalla de contadores para de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual.
DCD recover
11 12 1 2 3 4 6 4 6 9 5 8
Muestra en pantalla cuntas veces el procesador detecta que la lnea de handshaking DCD ha pasado de baja a alta. Muestra el nmero de veces que el modem fue desconectado. Muestra en pantalla el nmero de mensajes DF1 enviados por el procesador (incluso el reintento de mensaje). Muestra el nmero de mensajes que el procesador recibi sin errores. Muestra el nmero de mensajes que fueron enviados por el procesador pero no recibidos por el dispositivo de destino. En el caso de modos esclavo y maestro, muestra el nmero de mensajes vueltos a enviar. En el caso del modo punto a punto, muestra el nmero de consultas hechas por el dispositivo de destino. En el caso del modo punto a punto, muestra el nmero de consultas hechas por el procesador. Para el modo esclavo, muestra en pantalla el nmero de veces que un dispositivo maestro DF1 ha encuestado el procesador en busca de un mensaje. Muestra el nmero de veces que el procesador recibi un paquete de mensajes idntico al paquete de mensajes previo. En el caso del modo punto a punto y esclavo, muestra el nmero de mensajes NAK recibidos por el procesador. Muestra en pantalla el nmero de veces que el maestro recibi un EOT como respuesta de la primera encuesta de una estacin.
Lost modem Messages sent
Messages received Undelivered messages
Messages retry
Inquiry received
Inquiry sent
Polling received
Duplicate messages received Received NAK
EOT End of Transmission
1785 6.5.12ES Enero 1997
1120
Campo de estado
Bad packet/no ACK Lack of memory/sent NAK Lack of memory/no ACK sent
Palabra: Bit 7 8
Descripcin Muestra el nmero de paquetes de datos incorrectos que el procesador ha recibido. En el caso del modo punto a punto y esclavo, muestra el nmero de veces que el procesador no pudo recibir un mensaje porque no tena suficiente memoria.
Campo de estado
Normal Poll List scan last (100 ms) Normal Poll List scan maximum (100 ms) Priority Poll List scan last (100 ms) Priority Poll List scan maximum (100 ms) DTR Data Terminal Read DCD Carrier Detect DSR Data Set Ready RTS Request to Send CTS Clear to Send
Palabra: Bit 5 6 10 13 0: 4 0: 3 0: 2 0: 1 0: 0
Descripcin El tiempo que tom completar el escn previo de la lista normal de encuesta de estaciones. El tiempo mximo tomado para completar un escn de la lista normal de encuesta de estaciones. El tiempo que tom completar el escn previo de la lista prioritaria de encuesta de estaciones. El tiempo mximo tomado para completar un escn de la lista prioritaria de encuesta de estaciones. Muestra el estado de la lnea de handshaking DTR (activada por el procesador) Muestra el estado de la lnea de handshaking DCD (recibida por el procesador) Muestra el estado de la lnea de handshaking DSR (recibida por el procesador) Muestra el estado de la lnea de handshaking RTS (activada por el procesador) Muestra el estado de la lnea de handshaking CTS (recibida por el procesador)
Cmo usar la pantalla de estado del modo usuario (ASCII)

Esta seccin le proporciona informacin acerca de los datos de estado del modo usuario mostrados en la pantalla de estado del modo usuario (ASCII) en su software de programacin.
Figura 11.4 Pantalla de estado del modo usuario
User Mode Channel 0 Status DCD recover: Chars. received with error: Modem lines DTR DCD OFF OFF 0 0 Lost modem: COUNTERS LOCKED 0
DSR OFF
RTS OFF
CTS OFF
1785 6.5.12ES Enero 1997
1121
Tabla 11.C Descripciones de los campos de pantallas de estado del modo usuario Campo de estado
Counters Locked
Palabra: Bit
Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. Contadores bloqueados: la pantalla de contadores para de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual.
DCD recover
11 12 0: 4 0: 3 0: 2 0: 1 0: 0 10
Muestra el nmero de veces que el procesador detecta que la lnea DCD handshaking fue de bajo a alto Muestra el nmero de veces que el mdem fue desconectado. Muestra el estado de la lnea de handshaking DTR (activada por el procesador) Muestra el estado de la lnea de handshaking DCD (recibida por el procesador) Muestra el estado de la lnea de handshaking DSR (recibida por el procesador) Muestra el estado de la lnea de handshaking RTS (activada por el procesador) Muestra el estado de la lnea de handshaking CTS (recibida por el procesador) Muestra en pantalla el nmero de caracteres en el procesador recibidos con paridad o con errores y descartados
Lost modem DTR Data Terminal Read DCD Carrier Detect DSR Data Set Ready RTS Request to Send CTS Clear to Send Character received with error
1785 6.5.12ES Enero 1997
1122
Notas
1785 6.5.12ES Enero 1997
Captulo
12

Uso de este captulo
Para obtener informacin acerca de: Medios y cableado Asignacin de su direccin IP Direccionamiento de red Configuracin del canal 2 para comunicacin Ethernet Uso de DOS/Windows BOOTP Uso de funciones avanzadas de Ethernet Interpretacin de cdigos de error Interpretacin de datos de estado Ethernet Consideraciones de rendimiento del PLC-5 Ethernet Vaya a la pgina: 12-1 12-2 12-2 12-3 12-6 12-11 12-16 12-17 12-18
Medios y cableado
Ethernet es una red de rea local que proporciona comunicacin entre varios dispositivos a 10 Mbps. El medio fsico de comunicacin que usted usa puede ser cualquier medio 802.3 estndar, incluyendo: cable coaxial grueso (10Base5) cable coaxial delgado (10Base2) par trenzado (10Base-T) fibra ptica banda ancha El puerto Ethernet (canal 2) se conecta a una red de cable delgado, cable grueso o par trenzado a travs de un transceiver de 15 pines o una conexin de unidad de acceso a medio (MAU). Vea el captulo 25 para obtener informacin detallada acerca de las conexiones del cable Ethernet.
1785 6.5.12ES Enero 1997
122
Asignacin de su direccin IP
La manera en que usted asigna la direccin IP depende de su nivel de familiarizacin con el direccionamiento de Internet. Si no est familiarizado con el direccionamiento de Internet, vea Comer, Douglas E; Internetworking with TCP-IP, Volume 1: Protocols and Architecture; Englewood Cliffs, N.J.: Prentice-Hall, 1990. Use direcciones nicas que siguen las pautas bsicas TCP/IP. Si est familiarizado con el direccionamiento de Internet, comunquese con el administrador de la red o el Centro de Informacin de la Red para obtener una direccin IP nica que asignar al procesador PLC5/20E, 5/40E 5/80E.
Direccionamiento de red
Debido a que el procesador Ethernet PLC-5 usa el protocolo TCP/IP, cada procesador en la red requiere una direccin IP nica. La direccin IP es configurable mediante software usando el software de protocolo BOOTP o de programacin. Si usa el protocolo BOOTP, tambin debe obtener la direccin Ethernet de hardware. Allen-Bradley asigna a cada procesador Ethernet PLC-5 una direccin Ethernet de hardware en la fbrica. Busque la direccin ya sea: en la esquina superior de la parte posterior del mdulo; o en la pantalla de configuracin del canal 2 de su software de programacin
1785 6.5.12ES Enero 1997
123
Cmo configurar el canal 2 para comunicacin Ethernet
Despus de asignar una direccin IP nica al procesador PLC5E, debe configurar el canal 2 para que la red reconozca el procesador. Configure este canal usando uno de dos mtodos: configuracin manual usando el software de programacin mediante la red DH+ o en serie; o configuracin dinmica usando una utilidad BOOTP
Si usted tiene un servidor BOOTP en su red no tiene un servidor BOOTP en su red Entonces use ese servidor, o use la configuracin manual con el software de programacin configure dinmicamente con el disco de utilidad BOOTP que vena con su procesador, o use la configuracin manual con el software de programacin
Configuracin manual del canal 2

Puede configurar manualmente el canal 2 para la comunicacin Ethernet usando su software de programacin mediante la red DH+ o en serie
Ethernet Channel 2 Configuration Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: NO Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
Campo de habilitacin BOOTP Vea la pgina 12-12 si est usando subredes y gateways
255.255.255.255 Default 130.151.133.1
Introduzca la direccin IP y alterne el campo de habilitacin BOOTP a No. Introduzca ms informacin de configuracin en los campos apropiados. Vea la Tabla 12.A en la pgina siguiente.
No puede cambiar la configuracin Ethernet durante la comunicacin mediante Ethernet.
Importante: BOOTP habilitado es el valor predeterminado. No puede cambiar manualmente la direccin IP con su software de programacin si BOOTP est habilitado.
1785 6.5.12ES Enero 1997
124
Tabla 12.A Campo de configuracin del canal 2 Ethernet Este campo:

Diagnostics file
Especifica: El archivo que contiene la informacin de estado del canal.
Configrelo haciendo lo siguiente: Escriba un nmero de archivo entero (10 999). El sistema crea un archivo de enteros de 44 palabras de largo. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal con cualquier configuracin pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
Ethernet Address
La direccin de hardware Ethernet del procesador. Se muestra en pantalla solamente La direccin de Internet del procesador
Asignada por Allen-Bradley; no se puede cambiar. Se muestra como un conjunto de 6 bytes (en hexadecimal), separado por signos de dos puntos. Primero inhabilite BOOTP. No puede cambiar manualmente la direccin IP con su software 6200 si BOOTP est habilitado. Introduzca una direccin de la manera siguiente: a.b.c.d Donde: a, b, c, d estn entre 1 254 (decimal) Es necesario especificar la direccin IP para que el procesador se conecte a la red TCP/IP. No use 0 255 como a, b, c d en la direccin IP.
IP Address
BOOTP Enable
Si BOOTP est habilitado
Seleccione NO. Antes de especificar No, asegrese de haber especificado una direccin IP. Con BOOTP posicionado en No, el procesador usa los parmetros que usted especifica localmente. Para habilitar BOOTP, vea la pgina 12-5.
MSG Conn Timeout
El nmero de milisegundos permitidos para que una instruccin MSG establezca una conexin al nodo destino. El nmero de milisegundos que la interface Ethernet espera una respuesta a un comando que sa inici (mediante una instruccin MSG). El nmero de minutos de inactividad antes de desactivarse la conexin.
Introduzca un perodo de tiempo de espera en milisegundos. (El procesador lo redondea a los 250 ms ms cercanos). El rango vlido para un perodo de tiempo lmite es 0 65,535 ms. El valor predeterminado es 15,000 ms. Introduzca un perodo de tiempo de espera en milisegundos. (El procesador lo redondea a los 250 ms ms cercanos). El rango vlido para un perodo de tiempo lmite es 0 65,535 ms. El valor predeterminado es 3,000 ms. Introduzca un perodo de tiempo de espera en minutos. El rango vlido para un perodo de tiempo lmite es 0 65,535 minutos. El valor predeterminado es 30 minutos.
MSG Reply Timeout
Inactivity Timeout
Funciones avanzadas
Broadcast Address
La direccin de de difusin a donde debe responder el procesador
Vea la pgina 12-11 para obtener informacin sobre las funciones de red avanzadas, incluyendo el uso de direccionamiento de difusin. Esta funcin no permite la transmisin simultnea de un mensaje a mltiples procesadores PLC-5E.
1785 6.5.12ES Enero 1997
125
Este campo:
Subnet Mask
Especifica: La mscara de subred del procesador. La mscara de subred se usa para interpretar direcciones IP cuando la red est dividida en subredes.
Configrelo haciendo lo siguiente: Vea la pgina 12-12 para obtener informacin acerca de las subredes y gateways.
Gateway Address
La direccin IP del gateway que proporciona una conexin a otra red IP. Se requiere este campo cuando usted se comunica con otros dispositivos no en una subred local.
Vea la pgina 12-12 para obtener informacin acerca de las subredes y gateways.
Cmo configurar dinmicamente el canal 2 usando BOOTP

BOOTP es un protocolo que proporcionar al procesador la informacin de configuracin en el momento de configuracin. BOOTP le permite asignar dinmicamente direcciones IP a procesadores en la red Ethernet.
Tambin puede usar BOOTP para obtener direcciones de gateway y mscaras de subnet. Vea la pgina 12-12.
Para usar BOOTP, es necesario que un servidor BOOTP exista en la subred Ethernet local. El servidor es una computadora (una computadora personal, sistema VAX o UNIX) que tiene software de servidor BOOTP instalado y lee un archivo de texto que contiene informacin de red para los nodos individuales de la red. Si usted no tiene las capacidades de un servidor de inicializacin en su red y desea configurar dinmicamente el canal 2, use la utilidad BOOTP que se encuentra en el disco que vena con el procesador PLC5E. Para habilitar BOOTP, use la pantalla de configuracin del canal 2 Ethernet en su software de programacin. Especifique YES (s) para BOOTP Enable. Importante: Si cambia este campo de NO a YES (s), el cambio no se realizar hasta que desconecte y vuelva a conectar la alimentacin elctrica.
Ethernet Channel 2 Configuration Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: YES Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
Campo de habilitacin BOOTP Vea la pgina 12-12 si est usando subredes y gateways
255.255.255.255 Default 130.151.133.1
1785 6.5.12ES Enero 1997
126
Especifique informacin de configuracin adicional usando esta pantalla. Vea la Tabla 12.A en la pgina 124 para obtener otras descripciones de campo.
Cuando BOOTP est habilitado, los siguientes eventos ocurren al momento de la puesta en marcha: El procesador transmite un mensaje de peticin de BOOTP que contiene su direccin de hardware por la subred o red local. El servidor BOOTP compara la direccin de hardware con las direcciones en su tabla de referencias en el archivo BOOTPTAB. El servidor BOOTP enva un mensaje al procesador con la direccin IP y otra informacin de red correspondiente a la direccin de hardware que recibi. Con todas las direcciones de IP y hardware en una ubicacin, usted puede cambiar fcilmente las direcciones IP en el archivo de configuracin BOOTP si su red necesita cambios.
Si BOOTP est habilitado y aparece el mensaje BOOTP response not received verifique las conexiones del cableado y el sistema del servidor BOOTP. Importante: Si BOOTP est inhabilitado o no existe ningn servidor BOOTP en la red, es necesario usar el software de programacin PLC5 para introducir/cambiar la direccin IP para cada procesador. AllenBradley es compatible con BOOTP en las plataformas DOS y Windows. Una versin de la utilidad BOOTP DOS/Windows se envi en disco con el procesador PLC5E.
Cmo usar BOOTP DOS/Windows
El disco que recibi con el procesador contiene utilidades del servidor BOOTP basadas en DOS y Windows. Los dos proporcionan servicios BOOTP para los procesadores PLC5 Ethernet. Independientemente de la plataforma que est usando, usted debe: instalar la utilidad del servidor de inicializacin editar el archivo de configuracin del servidor de inicializacin ejecutar la utilidad del servidor de inicializacin Importante: No use el disco de utilidades BOOTP si ya ha instalado el software INTERCHANGE. En lugar del mismo, use las capacidades del servidor de inicializacin que vienen con su software INTERCHANGE.
1785 6.5.12ES Enero 1997
127
Cmo instalar el servidor BOOTP DOS/Windows

Para instalar el servidor BOOTP DOS: 1. Inserte el disco de utilidades que vena con su procesador en la unidad de disquete. 2. Cambie el directorio a la unidad de disquete. 3. Escriba install y presione [Enter]. 4. El software se instala en C:\ABIC\BIN. Coloque este directorio en la instruccin de ruta de acceso de su archivo AUTOEXEC.BAT.
Edite el archivo de configuracin BOOTP DOS/Windows

El archivo de configuracin del servidor de inicializacin, BOOTPTAB, se encuentra en el directorio C:\ABIC\BIN. Este archivo contiene la informacin necesaria para inicializar los procesadores Ethernet PLC-5. Hay que editar el archivo BOOTPTAB, el cual es un archivo de texto ASCII, para introducir el nombre, la direccin IP (protocolo de Internet) y la direccin de hardware para cada procesador PLC5 Ethernet que desea que el servidor inicialice. Para editar este archivo: 1. Abra el archivo BOOTPTAB usando un editor de texto.
El archivo tambin contiene lneas como stas:

#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048
Estos son los parmetros predeterminados para los

procesadores PLC5 Ethernet y siempre deben preceder las lneas del cliente en el archivo BOOTPTAB. El archivo tambin contiene una lnea como esta:
plc5name: tc=defaults5E:ip=aa.bb.cc.dd:ha=0000BC1Cxxyy
Importante: Use esta lnea como la plantilla de configuracin para los procesadores PLC5 Ethernet.
1785 6.5.12ES Enero 1997
128
2. Haga una copia de la plantilla del procesador Ethernet PLC-5 para cada procesador Ethernet PLC-5 en su sistema. 3. Edite cada copia de la plantilla como sigue: A. Reemplace plc5name por el nombre del procesador PLC5 Ethernet. Use letras y nmeros solamente; no use caracteres de subrayado. B. Reemplace aa.bb.cc.dd por la direccin IP que se asignar al procesador. C. Reemplace xxyy por los cuatro ltimos dgitos de la direccin de hardware. Use dgitos hexadecimales vlidos solamente (09; AF); no use los guiones que separan los nmeros. (Usted encontrar la direccin de hardware en una etiqueta adherida a la tarjeta de circuitos impresos del procesador Ethernet PLC-5). 4. Guarde, cierre y haga una copia de seguridad (backup) de este archivo. Ejemplo En este ejemplo hay tres procesadores PLC5 Ethernet y un terminal de programacin HP 9000. Los nombres y direcciones de hardware son especficos para el dispositivo:
Dispositivo Ethernet PLC 5 Ethernet PLC 5 Ethernet PLC 5 Nombre sigma1 sigma2 sigma3 Direccin IP 12.34.56.1 12.34.56.2 12.34.56.3 Direccin de hardware 00-00-BC-1C-12-34 00-00-BC-1C-56-78 00-00-BC-1C-90-12
802.3/Ethernet (TCP/IP) Servidor BOOTP HP 9000 (computadora HP UNIX)
Procesador PLC-5/20E sigma1
Procesador PLC-5/20E sigma2
Procesador PLC 5/40E 5/80E sigma3
1785 6.5.12ES Enero 1997
129
Segn esta configuracin, el archivo BOOTPTAB aparece as:
# # # # # # #
Legend:
gw gateways ha hardware address ht hardware type ip host IP address sm subnet mask vm BOOTP vendor extensions format tc template host
#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048 #Entries for Ethernet PLC-5 processors: sigma1: tc=defaults5E:ip=12.34.56.1:ha=0000BC1C1234 sigma2: tc=defaults5E:ip=12.34.56.2:ha=0000BC1C5678 sigma3: tc=defaults5E:ip=12.34.56.3:ha=0000BC1C9012
1 = 10 MB Ethernet Use rfc1048
Cmo ejecutar la utilidad del servidor de inicializacin

Puede ejecutar la utilidad basada en DOS y la utilidad BOOTP basada en Windows, pero no ambas.
Si est usando esta plataforma Basada en DOS Entonces invoque este ejecutable DTLBOOTD.EXE
desde Lnea de comando DOS (especifique parmetros opcionales si son necesarios) Program Manager de Windows
Vea la pgina 12-10
Windows
DTLBOOTW.EXE
12-10
Las dos utilidades se encuentran en el directorio C:\ABIC\BIN y usan la informacin en el archivo BOOTPTAB.
Consejo de diseo
Asegrese de colocar el archivo BOOTPTAB en el directorio del cual ejecuta la utilidad BOOTP. Si este archivo no se encuentra en dicho directorio, la utilidad intentar encontrar el archivo en el directorio especificado por la variable del entorno ABIC_CONFIG.
1785 6.5.12ES Enero 1997
1210
Ejecucin de la utilidad basada en DOS Para ejecutar la utilidad del servidor de inicializacin basada en DOS DTLBOOTD.EXE, siga estos pasos: 1. En la lnea de comando DOS, escriba:
DTLBOOTD [D] [T <timeout>] [B <numboots>] [F <numfiles>] [configfile] [logfile] Parmetro D -T <timeout> -B <numboots> -F <numfiles> configfile Descripcin proporciona informacin adicional para fines de depuracin. sale despus de<timeout> segundos de inactividad sale despus de responder <numboots> nmero de peticiones de inicializacin sale despus de responder <numfiles> nmero de peticiones de archivo. nombre del archivo de configuracin de servidor boot a usar. La configuracin predeterminada es
%ABIC_CONFIG%\BOOTPTAB.
logfile
nombre del archivo de registro a usar. El archivo de registro predeterminado es %ABIC_CONFIG%\DTLBOOTD.LOG.
Para salir, presione [Ctrl-C] o [Esc].
Una vez que invoca la utilidad, sta se ejecuta hasta satisfacer el parmetro de salida especificado. Detenga la ejecucin en cualquier momento presionando [Esc]. 2. Aplique alimentacin elctrica a todos los chasis que contienen procesadores Ethernet PLC-5. En el momento del encendido cada procesador PLC5 Ethernet transmite una peticin BOOTP si BOOTP se habilit en la pantalla de configuracin de canal 2. El servidor de inicializacin Ethernet compara la direccin de hardware con las listadas en BOOTPTAB y responde enviando la direccin IP correspondiente y otros datos de configuracin al cliente mediante una respuesta BOOTP. Ejecucin de la utilidad basada en Windows Para ejecutar la utilidad del servidor de inicializacin basada en Windows DTLBOOTW.EXE, siga estos pasos: 1. Inicie Microsoft Windows 3.x, si no se est ejecutado ya. 2. Abra la ventana Program Manager (Administrador de programas), si es que no est abierta. 3. Seleccione File en la barra de mens y seleccione Run del men.
1785 6.5.12ES Enero 1997
1211
4. En el cuadro de dilogo, escriba C:\ABIC\BIN\DTLBOOTW; entonces seleccione OK o presione [Enter]. Una vez que invoca la utilidad, se ejecutar hasta que la termina cerrando la ventana DTLBOOTW.EXE y saliendo de Windows. 5. Aplique alimentacin elctrica a todos los chasis que contienen procesadores Ethernet PLC-5. En el momento del encendido cada procesador PLC5 Ethernet transmite una peticin BOOTP. El servidor de inicializacin Ethernet compara la direccin de hardware con las listadas en BOOTPTAB y responde enviando la direccin IP correspondiente y otros datos de configuracin al cliente mediante una respuesta BOOTP.
Cmo usar las funciones avanzadas Ethernet
Configure las siguientes caractersticas de comunicacin avanzadas usando la pantalla de configuracin del canal 2 Ethernet: direccin de difusin mscara de subred direccin de gateway
Si est usando Direccionamiento de difusin Mscaras de subred y gateways Vea la pgina 12-11 12-12
Importante: Si BOOTP est habilitado, no se pueden cambiar las caractersticas de comunicaciones avanzadas Ethernet.
Cmo usar el direccionamiento de difusin

La direccin de difusin es parte del protocolo IP usado por una computadora principal para enviar mensajes a cada direccin IP en la red. Este campo en la pantalla de configuracin del canal 2 identifica la direccin en que el mdulo recibir los mensajes de difusin enviados por una computadora principal. Importante: La direccin de difusin se usa solamente para la recepcin de mensajes. Cuando se usa con el direccionamiento Ethernet, la funcin de difusin no se relaciona a la transmisin de mensajes de lgica de escalera. Esta funcin no permite la transmisin simultnea de un mensaje a mltiples procesadores PLC5E. Por lo general, puede dejar la direccin de difusin en la seleccin predeterminada.
1785 6.5.12ES Enero 1997
1212
Ethernet Channel 2 Configuration Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: YES Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
DEFAULT DEFAULT. 130.151.133.1
Configure este campo:

Broadcast Address
Haciendo lo siguiente: Lleve el cursor al campo e introduzca una direccin de la siguiente forma: a.b.c.d Donde: a, b, c, d estn entre 0 255 (decimal) Si cambia el valor predeterminado y necesita restablecerlo, escriba 0.0.0.0.
Cmo usar las mscaras de subred y gateways

Si la red est dividida en subredes que usan gateways o encaminadores, es necesario indicar la informacin siguiente cuando se configura el canal 2: mscara de subred direccin de gateway Una mscara de subred es un filtro que un nodo aplica a las direcciones IP para determinar si una direccin se encuentra en la subred local o en otra subred. Si una direccin se encuentra en otra subred, los mensajes se encaminan a travs de un gateway local para transferencia a la subred de destino. Para obtener ms informacin acerca del uso de las mscaras de subred y gateways, vea Comer, Douglas E; Internetworking with TCP-IP, Volume 1: Protocols and Architecture; Englewood Cliffs, N.J.: Prentice-Hall, 1990. Si la red no est dividida en subredes, deje el campo de la mscara de subred en el valor predeterminado.
Si est configurando manualmente el canal 2 y tiene una red con subredes Entonces asegrese de establecer el campo de habilitacin BOOTP a No use el software de programacin para introducir la direccin de la mscara de subred y gateway; vea la Tabla 12.B. asegrese de que BOOTP est habilitado configure el archivo BOOTPTAB para incluir la(s) mscara(s) de subred y la(s) direccin(nes) de gateway Vea la pgina 12-13
usando BOOTP para configurar el canal 2 y tiene una red con subredes
12-13
1785 6.5.12ES Enero 1997
1213
Cmo configurar manualmente el canal 2 para los procesadores en subredes Si est configurando manualmente el canal 2 para un procesador ubicado en una subred, vea la Tabla 12.B para configurar los campos de direccin de la mscara de subred y gateway para cada procesador mediante su software de programacin.
Ethernet Channel 2 Configuration
Campo de habilitacin BOOTP
Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.194.19 BOOTP enable: NO Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
255.255.255.255 255.255.255.0 130.151.194.1
Tabla 12.B Funciones avanzadas de la pantalla de configuracin de canal 2 Ethernet Este campo: Subnet Mask Especifica: La mscara de subred del procesador. La mscara de subred se usa para interpretar direcciones IP cuando la red est dividida en subredes. La direccin IP del gateway que proporciona una conexin a otra red IP. Se requiere este campo cuando usted se comunica con otros dispositivos en una subred local. Configrelo haciendo lo siguiente: Introduzca una direccin de la forma siguiente: a.b.c.d Donde: a, b, c, d estn entre 0 255 (decimal) Si la red no est dividida en subredes, deje el campo de la mscara de subred en el valor predeterminado. Si cambia el valor predeterminado y tiene que restablecerlo, escriba 0.0.0.0. Introduzca una direccin de la forma siguiente: a.b.c.d Donde: a, b, c, d estn entre 0 255 (decimal) La direccin predeterminada es No Gateway.
Gateway Address
Cmo usar BOOTP para configurar el canal 2 para los procesadores en subredes Configure el archivo BOOTPTAB segn la direccin de la mscara de subred y gateway para cada procesador PLC5E en la red. Vea el ejemplo a continuacin y el archivo BOOTPTAB correspondiente en la pgina siguiente. Importante: Puesto que las peticiones BOOTP se ven solamente en la subred local, cada subred necesita su propio servidor BOOTP y archivo BOOTPTAB.
1785 6.5.12ES Enero 1997
1214
computadora personal WINDOWS o computadora HP 9000 VAX Servidor BOOTP Subred A
Procesador PLC 5/20E
130.151.194.xxx Red Ethernet TCP/IP Nombre de comp. Direccin IP: Mscara de subred: Direccin Gateway: 130.151.194.1 Gateway o encaminador Ethernet Servidor BOOTP 130.151.132.1 130.151.138.1 Servidor BOOTP Iota1 130.151.194.19 255.255.255.0 130.151.194.1
130.151.132.xxx Subred B
130.151.138.xxx Subred C
Nombre de comp. Direccin IP: Mscara de subred: Direccin Gateway:
Iota2 130.151.132.110 255.255.255.0 130.151.132.1
Nombre de comp. Direccin IP: Mscara de subred: Direccin Gateway:
Iota3 130.151.138.123 255.255.255.0 130.151.138.1
1785 6.5.12ES Enero 1997
1215
Los archivos BOOTPTAB que corresponden a este ejemplo aparecen as:
# # # # # # #
Legend:
#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048:sm=255.255.255.0 #Entries for Ethernet PLC-5 processors: iota1:\ tc=defaults5E:\ gw=130.151.194.1:\ ha=0000BC1C1234:/ ip=130.151.194.19
# # # # # # #
Legend:
# # # # # # #
Legend:
1785 6.5.12ES Enero 1997
1216
Cmo interpretar los cdigos de error
Cuando el procesador detecta un error durante la transferencia de datos del mensaje, el procesador establece el bit .ER e introduce un cdigo de error que usted puede monitorear desde su software de programacin.
Cdigo- hexadecimal (palabra 1 del bloque de control) 0010 0011 0012 0013 0014 0015 0016 0017 0018 0019 001A 0037 0083 0089 0092 00D3 00D5 1000 2000 4000 5000 6000 7000 8000 B000 F001 F002 F003 F006 F007 F00A F00B F00C F00D F011 F012 Descripcin (mostrada en la pantalla del monitor de datos) No IP address configured for the network Already at maximum number of connections Invalid internet address of host name No such host Cannot communicate with the name server Connection not completed before user specified timeout Connection timed out by the network Connection refused by destination host Connection was broken Reply not received before user specified timeout No network buffer space available Message timed out in local processor Processor is disconnected Processor's message buffer is full No response (regardless of station type) You formatted de control block incorrectly Incorrect address for the local data table Illegal command from local processor Communication module not working Processor connected but faulted (hardware) You used the wrong station number Requested function is not available Processor is in program mode Processor's compatibility file does not exist Processor is downloading so it is inaccessible Processor incorrectly converted the address Incomplete address Incorrect address Addressed file does not exist in target processor Destination file is too small for number of words requested Target processor cannot put requested information in packets Privilege error, access denied Requested function is not available Request is redundant Data type requested does not match data available Incorrect command parameters
1785 6.5.12ES Enero 1997
1217
Interpretacin de datos de estado Ethernet
Monitoree el estado de los procesadores PLC5 Ethernet obteniendo acceso a la pantalla de estado del canal 2 Ethernet de su software de programacin.
Ethernet Channel 2 Status Commands sent: Replies sent: sent with error: timed out: Ethernet In Octets: In Packets: alignment errors: carrier sense errors excessive deferrals MAC transmit errors multiple collisions late collisions received: received received with error:
Out Octets: Out Packets: FCS errors: excessive collisions: MAC receive errors: single collisions deferred transmission:
Los datos del contador diagnstico mostrados en pantalla se almacenan en el archivo de diagnstico definido en la pantalla de configuracin del canal 2 Ethernet.
Campo de estado:
Commands sent received Replies sent received sent with error received with error timed out
Bytes: 03 47 8 11 12 15 16 19 20 23 24 27
Muestra el nmero de: Comandos enviados por el canal Comandos recibidos por el canal Respuestas enviadas por el canal Respuestas recibidas por el canal Respuestas que contienen errores enviadas por el canal Respuestas que contienen errores recibidas por el canal Respuestas no recibidas dentro del tiempo de espera especificado
1785 6.5.12ES Enero 1997
1218
Campo de estado:
Ethernet In Octets Out Octets In Packets Out Packets alignment errors
Bytes: 28 31 32 35 36 39 40 43 44 47 48 51 52 55 56 59 60 63 64 67 68 71 72 75 76 79 80 83 84 87
Muestra el nmero de: Octetos recibidos en el canal Octetos enviados en el canal Paquetes recibidos en el canal, incluyendo paquetes de difusin Paquetes enviados en el canal, incluyendo paquetes de difusin Tramas recibidas en el canal que no son parte de un largo con nmero integral de octets Tramas recibidas en el canal que no pasan la verificacin FCS Veces que la portadora detecta que la condicin se perdi o nunca se activ mientras trata de transmitir una trama Tramas para las que falla una transmisin debido a excesivas colisiones Tramas para las que la transmisin es postergada por un perodo excesivo de tiempo Tramas para las que la recepcin en una interface falla debido a error de recepcin de subcapa MAC interna Tramas para las que la recepcin en una interface falla debido a error de transmisin de subcapa MAC interna Tramas transmitidas correctamente para las que la transmisin fue retardada debido a una colisin Tramas transmitidas correctamente para las que la transmisin fue retardada ms de una vez debido a una colisin Tramas para las que el primer intento de transmisin es postergado debido a que el medio est ocupado Veces que una colisin es detectada despus de 512 bit veces en la transmisin de un paquete
FCS errors carrier sense errors
excessive collisions excessive deferrals
MAC receive errors
MAC transmit errors
single collisions
multiple collisions
deferred transmission
late collisions
Consideraciones de rendimiento del PLC-5 Ethernet
El rendimiento real de un procesador PLC5 Ethernet vara segn: el tamao de los mensajes Ethernet la frecuencia de los mensajes Ethernet la carga de la red la ejecucin y el rendimiento del programa de aplicacin del procesador
Tabla 12.C Rendimiento ptimo: Procesador Ethernet PLC 5 a procesador Ethernet PLC 5 (red Ethernet de 2 nodos) Operacin Una escritura it Typed Write Palabras 1 20 100 1000 MSG por segundo 32 32 31 14 ms por MSG 31.3 31.7 32.7 73.4 Palabras por segundo 32 632 3,058 13,625
1785 6.5.12ES Enero 1997
Captulo
13

Uso de este captulo
Para obtener informacin acerca de: Contraseas y privilegios Definicin de clases de privilegios Asignacin de una clase de privilegio a un canal o achivo fuera de lnea Asignacin de una clase de privilegio a un nodo Asignacin de privilegios de lectura/escritura a un archivo de programa Asignacin de privilegios de lectura/escritura a un archivo de datos Uso de procesadores protegidos Vaya a la pgina: 13-2 13-3 13-4 13-4 13-4 13-4 13-5
Lea este captulo para obtener una descripcin general de: cmo definir las clases de privilegios cmo asignar una clase de privilegio a un canal o archivo fuera de lnea cmo asignar una clase de privilegio a un nodo cmo asignar los privilegios de lectura/escritura a un archivo de programa cmo asignar los privilegios de lectura/escritura a un archivo de datos Importante: Para usar estas opciones, seleccione la caracterstica de contraseas completas y privilegios cuando instale el software. Para obtener informacin detallada acerca de la configuracin de privilegios, vea los documentos referentes a su software de programacin. Si la aplicacin requiere privilegios adicionales de los proporcionados por los procesadores PLC5 con caractersticas mejoradas o 5 Ethernet, vea los PLC5 Protected Processor Product Data for 17855/26, 5/46 and 5/86, publicacin 17852.28.
1785 6.5.12ES Enero 1997
132
Contraseas y privilegios
La funcin de contraseas y privilegios aceptada por los procesadores PLC-5 con nuevas caractersticas y Ethernet le ayuda a proteger los programas restringiendo el acceso a los archivos y funciones del procesador. Puede asignar una clase de privilegio a un nodo, canal o archivo. La clase de privilegio define el nivel de acceso (lectura o escritura) o tipo de funcin (forzados de E/S, borrado de memoria) que el procesador PLC-5 permite.
Este privilegio: Nodo Canal Archivo Restringe acceso: desde un nodo particular al procesador. a un canal particular en el procesador. para ver o cambiar un archivo.
Importante: Los privilegios de nodo anulan la clase de privilegio predeterminada del canal.
Figura 13.1 Privilegios compatibles con los procesadores PLC-5 con caractersticas mejoradas y Ethernet Privilegios de Nodos Nodo A Privilegios clase 1 Nodo B Privilegios clase 2 Nodo C Privilegios clase 3 Nodo D Privilegios clase 4
Clases asignadas a nodos

DH+
1A
1B
2A
2B
1 Clases asignadas a canales 2 3 4
1 2 3 4
1 2 3
1 2 3
1 2 3 4 Privilegios de archivo (programa y datos) Privilegios de canales
4 4 Programa Datos
En la Figura 13.1, las clases de privilegio asignadas a cada nodo rigen el acceso que el dispositivo tiene al procesador. Por ejemplo: El nodo B tiene acceso de clase 2 al canal 1A segn el privilegio de nodo que le asign el procesador. El nodo C tiene acceso de clase 3 al canal 2A segn el privilegio de nodo que le asign el procesador. Importante: Si los privilegios de nodo no hubieran sido asignados en este ejemplo, el nodo hubiera tenido la misma clase de privilegio que la asignada a su canal.
1785 6.5.12ES Enero 1997
133
Consejo de diseo
Siga estas pautas al usar la funcin de contraseas y privilegios: Usted debe definir la informacin de contraseas y privilegios para cada procesador en el sistema. Usted no puede asignar privilegios de clase predeterminados a los canales configurados como escner o adaptador. Los privilegios de lectura/escritura que ve en la pantalla de privilegios del canal se aplican al acceso de lectura/escritura de la pantalla de configuracin de dicho canal. Los privilegios de lectura/escritura para el archivo de diagnstico de cada canal (pantalla de estado de canal) se deben configurar mediante la pantalla de privilegios de la tabla de datos. Los campos de privilegios predeterminados en la pantalla de privilegios del canal determinan la clase de todas las estaciones/nodos que estn asignadas mediante dicho canal. Comunique a todos los usuarios del software qu clases de privilegio pueden usar y la contrasea apropiada. Si desean cambiar a otra clase (que no sea para la cual el terminal de programacin est configurado), tienen que introducir la clase y contrasea nuevas. La caracterstica de contraseas y privilegios ayuda a evitar los cambios no autorizados o accidentales del sistema. No obstante, la caracterstica de contraseas y privilegios tiene lmites; no evitar la manipulacin indebida y no puede garantizar que los cambios efectuados por una persona con contrasea sean apropiados para una aplicacin determinada.
Cmo definir las clases de privilegios
Usted puede definir cuatro clases de privilegio (clase 1-4), cada una con su propia contrasea. Dentro de cada clase, se puede asignar acceso a ciertas operaciones en el software (tales como modificacin de archivos de programa o datos, o configuraciones de canal). Estas clases de privilegio son la organizacin de nivel superior para la estructura de contrasea. Usted puede definir la clase 1 para que tenga todos los privilegios, equivalentes a un administrador de sistema. Luego, definir las tres clases restantes para que tengan menos privilegios. Por ejemplo, establezca sus clases de privilegios segn lo siguiente en la pantalla de privilegios de canal de su software de programacin (X indica que el privilegio est habilitado):
+==============================================================================+ Privileges \ Privilege Class Names Class1 Class2 Class3 Class4 Modify Privileges X Data Table File Create/Delete X X X Program File Create/Delete X X X Logical Write X X X X Physical Write X X X X Logical Read X X X X Physical Read X X X X Mode Change X X X X I/O Force X X SFC Force X X Clear Memory X Restore X Online Editing X Modify passwords X +==============================================================================+
1785 6.5.12ES Enero 1997
134
Asignacin de una clase de privilegio a un canal o archivo fuera de lnea
Usted puede asignar una clase de privilegio a todos canales (excepto los canales de escner o adaptador de E/S remotas) y fuera de lnea. Cada canal y archivo de fuera de lnea tiene un privilegio de clase 1 predeterminado. Los privilegios de lectura/escritura que ve en la pantalla de privilegios del canal se aplican al acceso de lectura/escritura de la pantalla de configuracin de dicho canal. Los privilegios de lectura/escritura para el archivo de diagnstico de cada canal (pantalla de estado de canal) se deben configurar mediante la pantalla de privilegios de la tabla de datos. Los campos de privilegios predeterminados en la pantalla de privilegios del canal determinan la clase de privilegio de todas las estaciones/nodos que estn asignadas mediante dicho canal. Importante: Usted no puede asignar los privilegios de clase predeterminados a canales de escner o adaptador.
Asignacin de una clase de privilegio a un nodo
Todas las estaciones/nodos tienen la misma clase de privilegio predeterminada que el canal a travs del cual se comunican. Se le puede asignar al nodo su propia clase de privilegio si se desea que tenga una clase diferente a la del privilegio predeterminado asignado a ese canal. Importante: Los privilegios de nodo anulan la clase de privilegio predeterminada del canal asignado en la pantalla de privilegios de canal.
Cmo asignar los privilegios de lectura/escritura a un archivo de programa
Usted puede asignar privilegios de lectura y escritura para cada archivo de programa en un procesador. Estos privilegios limitan el acceso de usuarios para leer o cambiar los archivos de programa. Dos privilegios determinan si un usuario puede leer o escribir en un archivo de programa: la clase de privilegio de los usuarios si los privilegios de lectura y escritura fueron asignados al archivo de programa mismo
Cmo asignar los privilegios de lectura/escritura a un archivo de datos
Usted puede asignar privilegios de lectura y escritura para cada archivo de datos en un procesador. Estos privilegios limitan el acceso de usuario para ver o cambiar los valores del archivo de datos. Dos privilegios determinan si un usuario puede leer o escribir en un archivo de datos: la clase de privilegio de los usuarios si los privilegios de lectura y escritura fueron asignados al archivo de datos mismo Importante: El retirar los accesos de lectura y escritura del archivo de tabla de datos impide que usted obtenga acceso a ese archivo.
1785 6.5.12ES Enero 1997
135
Cmo usar los procesadores protegidos
Para evitar poner en peligro la seguridad al importar y exportar archivos hacia y desde los procesadores PLC5/26, 5/46 5/86 que contienen el firmware de la serie C/revisin H o posterior, asegrese de programar usando la versin 5.0 posterior del software de programacin 6200. Las versiones anteriores del software 6200 no se comunicarn con los procesadores protegidos de la serie C/revisin H o posterior y pueden identificarlos incorrectamente. Asimismo, las versiones anteriores del software de programacin de otros fabricantes no reconocern los procesadores protegidos PLC5 de la serie C/revisin H y posterior.1. Para obtener ms informacin acerca de la programacin de procesadores protegidos, consulte el Suplemento de procesador protegido PLC-5, publicacin 1785-6.5.13ES.
1785 6.5.12ES Enero 1997
136
Notas
1785 6.5.12ES Enero 1997
Captulo
14
Uso de este captulo
Para obtener informacin acerca de: Forzados Uso de rutinas de programacin especiales Programacin de prioridades para interrupciones y MCP Definicin y programacin de rutinas de interrupcin Vaya a la pgina: 14-1 14-2 14-4 14-6
Forzados
El forzado de las E/S le permite activar o desactivar bits de entrada y salida especficos para el propsito de pruebas. El forzado de bits al estado activado o desactivado o el forzado de las transiciones SFC le permite simular la operacin o control del dispositivo. Importante: El forzado de entrada le permite forzar los bits en el archivo de imagen de entrada. El forzado de salidas le permite forzar el mdulo de salida real, dejando as el archivo de la tabla de imagen de salida en su estado original. Importante: El procesador (y no el terminal de programacin) retiene los forzados. Los forzados permanecen aun si el terminal de programacin est desconectado. ATENCION: Cuando aplique forzados al estado activado o desactivado, aleje al personal de la mquina. Los forzados pueden causar el movimiento inesperado de la mquina, lo cual podra lesionar al personal
El forzado de entradas y salidas

Puede forzar los bits directamente del editor de lgica de escalera o de las pantallas de monitor de forzados en su software de programacin. Despus de configurar los bits a forzar, es necesario que habilite los forzados antes de que los forzados se realicen. Puede forzar solamente los puntos de E/S activos, los cuales son bits en una palabra de entrada o salida que estn asignados fsicamente al sistema y configurados para el mismo.
1785 6.5.12ES Enero 1997
142
Con el rack local donde reside el procesador establecido para direccionamiento a 1/2 slot, no se pueden forzar los bits de entrada para la palabra superior de cualquier ranura que est vaca o que tiene un mdulo de 8 16 puntos. Por ejemplo, si se tiene un mdulo de 8 16 puntos en la primera ranura del rack local (palabras 0 y 1 de la tabla de imagen de E/S, direccionamiento a 1/2 slot), no se pueden forzar los bits de entrada para la palabra 1 (I:001) a activado o desactivado. No puede forzar: direcciones de salida en instrucciones de entrada direcciones de entrada en instrucciones de salida otras direcciones de bit que no sean de entrada y salida, tales como direcciones N, B, T, C, etc.
Forzado de transiciones SFC

Cuando monitorea un SFC mediante el software de programacin, puede forzar las transiciones al estado activado o desactivado. Esto le permite anular el flujo del SFC para la resolucin de problemas.
Cmo usar rutinas de programacin especiales
Use su especificacin de diseo para determinar si necesita una o ms de las siguientes rutinas de programacin especiales: rutinas de encendido rutinas controladas por fallo (se necesitan para manejar con seguridad los fallos de equipo) rutinas de interrupcin accionadas por tiempo (interrupciones temporizadas seleccionables) rutinas de interrupcin accionadas por eventos (interrupciones de entrada de procesador) La Tabla 14.A explica cundo es apropiado usar estas caractersticas de programacin.
1785 6.5.12ES Enero 1997
143
Tabla 14.A Cmo determinar cundo usar las rutinas especiales Si la porcin de la lgica se debiera ejecutar: Inmediatamente al detectar las condiciones que requieren un arranque Inmediatamente al detectar un fallo mayor Ejemplo: Use: Haciendo lo siguiente:
Volver a arrancar el sistema despus de haberse desactivado Apagar los dispositivos en planta seguramente despus de detectar un fallo mayor o bien Enviar un estado crtico al procesador supervisor a travs de la DH+ despus de detectar un fallo mayor
La rutina de encendido
Cree un archivo separado para un procedimiento de encendido para la primera vez que se inicia un programa o cuando se inicia un programa despus del tiempo de parada del sistema. El procesador ejecuta la rutina de encendido hasta completarla. Cree un archivo aparte para una respuesta controlada al fallo mayor. El primer fallo detectado determina cul rutina de fallo se ejecuta. El procesador ejecuta la rutina de fallo hasta completarla. Si la rutina elimina el fallo, el procesador reanuda el programa de lgica principal donde se interrumpi. De lo contrario, el procesador produce un fallo y cambia al modo programa.
Rutina de fallo
Al intervalo de tiempo especificado
Monitorear la posicin de la maquinaria cada 250 ms y calcular el promedio de velocidad de cambio o bien Tomar una medida y compararla con una medida estndar cada 1.0 segundos
Interrupcin temporizada seleccionable (STI)
Cree un archivo de programa separado y especifique el intervalo de tiempo de interrupcin. El procesador interrumpe el programa lgico principal al intervalo especificado, ejecuta la STI hasta completarla, luego reinicia el programa lgico principal en donde se qued. El procesador interrumpe el programa lgico principal al intervalo especificado y ejecuta las STI. Cuando se encuentra una instruccin de transferencia en bloques a E/S remotas en una STI, el procesador reanuda la ejecucin de los programas de baja prioridad (programa de lgica principal) hasta completarse la transferencia en bloques. Cuando esto ocurre y usted desea que su STI se ejecute hasta que se complete antes de regresar al programa lgico principal, use las instrucciones UID y UIE en su archivo de programa STI.
Inmediatamente cuando ocurre un evento
Expulsar una botella defectuosa de la lnea de embotellado
Interrupcin de entrada de procesador (PII)
Cree un archivo de programa separado y especifique 16 entradas de una palabra de entrada en el rack de E/S. Cuando ocurre el (los) evento(s), el procesador interrumpe el programa lgico principal, ejecuta la PII hasta completarla y luego reinicia el programa lgico principal en donde se qued. Cuando se encuentra una instruccin de transferencia en bloques a E/S remotas en un PII, el procesador reanuda la ejecucin de los programas de baja prioridad (programa de lgica principal) hasta completarse la transferencia en bloques. Cuando esto ocurre y usted desea que la PII se ejecute hasta completarla antes de regresar al programa lgico principal, use las instrucciones UID y UID en su archivo de programa PII.
1785 6.5.12ES Enero 1997
144
Programa de prioridades para interrupciones y MCP
Los procesadores PLC-5 establecen un orden de prioridad cuando se ejecutan las rutinas de fallo, interrupcin y programas de control principal. Este arreglo en orden de prioridad se llama priorizacin. El procesador PLC-5 considera algunas tareas de programacin ms importantes que otras. La priorizacin de cada tarea es como sigue (de mayor a menor): 1. Rutina de fallo 2. Interrupcin de entrada de procesador (PII) 3. Interrupcin temporizada seleccionable (STI) 4. Programa de control principal (MCP) Esta priorizacin determina lo que controla la ruta de acceso de ejecucin de programas. Por ejemplo, si actualmente se est ejecutando una PII, no puede ser interrumpida por una STI hasta que se completa la PII (ya que la PII tiene priorizacin sobre la STI). Sin embargo, si se est ejecutando un MCP y se llama una rutina de fallo, la ejecucin del MCP se interrumpir porque las rutinas de fallo tienen prioridad sobre los MCP. Importante: Usted puede cancelar temporalmente esta priorizacin usando las instrucciones UID y UIE. Una rutina de fallo puede interrumpir estas instrucciones (vea la pgina 146). Las rutinas de fallo, PII y STI son accionadas por interrupciones. Se pueden ejecutar en cualquier momento durante las operaciones de edicin de tiempo de marcha. Los MCP, sin embargo, se ejecutan hasta completarse desde el primer programa del usuario hasta el ltimo.
Estados de ejecucin de programas

Los programas de usuario en el procesador PLC-5 estn siempre en uno de los siguientes cinco estados: completado, listo, ejecutado, en espera con fallo.
1785 6.5.12ES Enero 1997
145
Estado completado El programa ha completado la ejecucin o todava no ha iniciado la ejecucin Estado de listo El programa estara ejecutando si fuese de una prioridad superior; todos los programas pasan por este estado; pueden haber varios programas en este estado en un momento dado Estado de espera El programa est listo para ejecucin pero est esperando que ocurra algn evento (tal como una transicin o un temporizador hasta completarse) Estado de ejecucin El programa est ejecutando; slo un programa puede estar en este estado a la vez Operacin de repriorizacin
Operacin de repriorizacin
Estado de espera Cuando ocurre la transferencia en bloques a un rack remoto, se realiza una operacin de repriorizacin y los programas de baja prioridad se ejecutan (a menos que todas las dems ejecuciones se prohiban por una zona UID/UIE alrededor de la transferencia en bloques).
Est listo un nuevo programa con una prioridad mayor? (por ejemplo, un MCP, STI, PII)
Operacin de repriorizacin
No El programa tiene un fallo? S Estado de fallo Un error de tiempo de ejecucin ha ocurrido dentro del programa El contador de programa est ajustado para indicar la siguiente instruccin
No
El programa solicit una transferencia en bloques remota? (rutinas STI y PII solamente)
Desea una rutina de fallo apropiada borrar el fallo? No Se cancelan todos los programas del usuario y el procesador entra a un estado de fallo
No Estado completado El programa ha completado la ejecucin o todava no ha iniciado la ejecucin
1785 6.5.12ES Enero 1997
146
Para modificar la priorizacin

Use las instrucciones UID (inhabilitar interrupcin de usuario) y UIE (habilitar interrupcin de usuario) para modificar la priorizacin de los programas de usuario. Estas instrucciones se pueden usar para proteger porciones importantes de la lgica de escalera que deben ser ejecutadas hasta completarlas. Las instrucciones UID/UIE estn diseadas para ser usadas en pares. Por ejemplo:
I:012 01 I:012 02 I:012 03 O:013 02 UID I:012 01 I:012 03 I:012 04 I:012 02 O:013 03 UIE Se puede interrumpir el programa I:012 04 O:013 02 No se puede interrumpir el programa Se puede interrumpir el programa
Despus de que se ha ejecutado la instruccin UID, las interrupciones se posponen. El programa de interrupcin se coloca en el estado ready (listo). Despus de la ejecucin de una instruccin UIE, se verifica la prioridad de los programas del usuario que estn en el estado ready. Si el programa ready tiene una prioridad mayor que el programa actual en ejecucin, el programa en ejecucin retorna al estado ready cuando el programa de interrupcin comienza a ejecutarse. Mientras el procesador est ejecutando dentro de la zona UID/UIE, el programa en ejecucin no se puede interrumpir excepto mediante una rutina de fallo. Para obtener ms informacin acerca de cmo programar las instrucciones UID o UIE, vea la Referencia del conjunto de instrucciones del software de programacin PLC5, publicacin 1785-6.1ES.
Definicin y programacin de rutinas de interrupcin
Para obtener informacin acerca de la configuracin y programacin de estas rutinas, vea el captulo apropiado:
Para obtener informacin acerca de: Rutinas de encendido Rutinas de fallo Programas de control principal (MCP) Interrupciones temporizadas seleccionables (STI) Interrupciones de entrada de procesador (PII) Vea el captulo: 15 16 17 18 19
1785 6.5.12ES Enero 1997
Captulo
15

Uso de este captulo
Para obtener informacin acerca de: Establecimiento de la proteccin del encendido Habilitacin o inhabilitacin del encendido Definicin del procedimiento de encendido del procesador Vaya a la pgina: 15-1 15-1 15-2
Establecimiento de la proteccin del encendido
Puede configurar el procesador para que no vuelva a encenderse en el modo ejecucin si ocurre un corte de energa durante dicho modo. El bit de control del usuario S:26/1 define si la proteccin de encendido (por ej., rutina de fallo) se ejecuta en el momento del encendido.
Si S:26/1 est: Establecido (1) Despus de una prdida de alimentacin elctrica, el procesador: Escanea la rutina de fallo antes de regresar al escn normal del programa Cuando se establece, el procesador escanea la rutina de fallo una vez hasta completarla despus que el procesador se recupera de una prdida de alimentacin elctrica. Usted puede programar la rutina de fallo para determinar si el estado del procesador permitir que el procesador responda correctamente a la lgica y si permitir o inhibir el arranque del procesador. Restablecido (0) Se activa directamente en el primer rengln del primer archivo del programa
Establezca S:26/1 manualmente desde la pantalla de estado del procesador, o enclave este bit a travs de la lgica de escalera.
Habilitacin o inhabilitacin del encendido
El bit de fallo mayor S:11/5 controla si se puede encender el procesador en modo marcha despus del corte de energa. No confunda este bit con el bit de control S:26/1 del usuario.
Este bit de control S:26/1 del usuario fallo mayor S:11/5 Le indica al procesador si escanea o no una rutina de fallo al momento de la puesta en marcha antes de regresar al escn normal del programa. si entra en fallo o no al final del escn de la rutina de fallo.
1785 6.5.12ES Enero de 1997
152
Despus de un corte de energa ocurrido mientras que el procesador est en el modo marcha, el procesador establece automticamente el bit de fallo mayor S:11/5 si el bit de control del usuario S:26/1 se ha establecido.
Si la rutina de fallo pone S:11/5 en estado: Establecido (1) Entonces el procesador: Entra en fallo al final del escn de la rutina de fallo Deje este bit establecido para inhibir el arranque Contina el escn del archivo en memoria del procesador Restablezca este bit para permitir el arranque
Restablecido (0)
Importante: Usted puede usar las instrucciones JMP y LBL para escanear slo la porcin de la rutina de fallo asociada con un fallo en particular o condicin de encendido.
Cmo definir el procedimiento de encendido del procesador
Los bits de control del usuario S:26/0 y S:26/1 definen como el procesador se arranca en el modo marcha despus de un corte de energa o cuando se cambia al modo marcha desde el modo programa o prueba.
Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME STatus File: N34 RESTART FIRST STEP Watchdog (ms): 500 Communication time slice (ms):
Para establecer y restablecer bits: 1. Lleve el cursor al lugar donde se encuentra el bit. 2. Establzcalo introduciendo 1; restablzcalo introduciendo 0.
Use este bit: 0 Para: Controlar los procesadores que usan SFC Este bit determina si el SFC vuelve a arrancar o contina en el ltimo paso activo despus de una prdida de alimentacin elctrica. 1 Establecer la proteccin contra cortes de energa Si se establece este bit y se produce una prdida de alimentacin elctrica, el procesador establece el bit de fallo mayor 5 y ejecuta una rutina de fallo que usted define antes de regresar al escn de programa normal.
La Tabla 15.A describe las rutinas de arranque posibles. Para obtener ms informacin acerca de las rutinas de fallo, vea el captulo 16. Vea el captulo 21 para obtener definiciones de los bits de control del usuario (S:26/0-6).
1785 6.5.12ES Enero de 1997
153
Tabla 15.A Posibles rutinas de encendido del procesador Si usted est: Con: Y desea: Entonces establecza los bits 0 y 1 tal como se indica: 15..............0 xxxxxxxx xxxxxx00 xxxxxxxx xxxxxx01 xxxxxxxx xxxxxx0x xxxxxxxx xxxxxx1x xxxxxxxx xxxxxx10 xxxxxxxx xxxxxx11 xxxxxxxx xxxxxx00
Usando SFC
Ninguna rutina de fallo
Volver a arrancar en el primer paso Volver a arrancar en el ltimo paso activo
No usando SFC
Rutina de fallo
Arrancar en el primer archivo Volver a arrancar usando el archivo de rutina de fallo
Usando un archivo de fallos
SFC
Volver a arrancar usando el archivo de rutina de fallo y luego el primer paso Volver a arrancar usando el archivo de rutina de fallo y luego el ltimo paso activo
No usando un archivo de fallos
No usando SFC
Arrancar en el primer archivo en la memoria del procesador.
Cada x indica un bit que puede ser 0 1 para el valor de estado descrito.
1785 6.5.12ES Enero de 1997
154
Notas
1785 6.5.12ES Enero de 1997
Captulo
16

Uso de este captulo
Para obtener informacin acerca de: Descripcin del concepto de rutina de fallo Descripcin de los fallos mayores detectados por el procesador Definicin de una rutina de fallo Definicin del temporizador de control (watchdog) Programacin de una rutina de fallo Monitoreo de los fallos Vea la pgina: 16-1 16-2 16-4 16-5 16-6 16-10
Descripcin del concepto de rutina de fallo
Las rutinas de fallo se ejecutan cuando un procesador PLC5 encuentra un fallo mayor durante la ejecucin del programa. Use una rutina de fallo para especificar cmo usted desea que el procesador responda a un fallo mayor. Si su procesador tiene un fallo durante la ejecucin del programa, usted puede indicarle al procesador que interrumpa el programa actual, ejecute su rutina de fallo y luego contine el procesamiento original del programa. Una rutina de fallo procesa el bit de fallo mayor encontrado en S:11 y determina el curso de ejecucin del programa segn el bit de fallo presente. Las rutinas de fallo proporcionan una manera de: detener sistemticamente una operacin de proceso o control registrar y borrar el fallo y continuar la operacin normal Para obtener una lista detallada de las palabras en el archivo de estado del procesador, vea el captulo 21.
Respuestas a un fallo mayor

Cuando el procesador detecta un fallo mayor, el procesador interrumpe inmediatamente el programa actual. Si existe una rutina de fallo (por ej. el archivo del programa est especificado en S:29 como una rutina de fallo), el procesador ejecuta esa rutina de fallo para fallos recuperables. Dependiendo del tipo de fallo, el procesador luego: regresa al archivo del programa de lgica de escalera actual si el procesador puede recuperarse del fallo entra al modo de fallo si el procesador no puede recuperarse del fallo
1785 6.5.12ES Enero 1997
162
Por ejemplo, este rengln incluye una instruccin que causa un fallo mayor:
A [ [ B Causa un fallo mayor C
En este ejemplo, el procesador ejecuta la rutina de fallo despus de detectar el fallo. Si la rutina de fallo restablece los bits con fallo, el procesador retorna a la prxima instruccin en el archivo de programa que sigue la que est con fallo y contina ejecutando el resto del rengln. Si usted no programa una rutina de fallo para el fallo B, el procesador entra en fallo inmediatamente.
Descripcin de los fallos mayores detectados por el procesador
En general:
Si el procesador detecta un: fallo mayor fallo de hardware Establece: un bit de fallo mayor y restablece la E/S salidas en los racks de E/S remotas 1771-ASB y/o los racks de E/S locales extendidas 1771-ALX se establecen segn el posicionamiento del interruptor de ltimo estado Las salidas permanecen en su ltimo estado si son desenergizadas en base a cmo usted estableci el interruptor de ltimo estado en el chasis de E/S.
Importante: En el chasis donde reside el procesador PLC-5, las salidas se restablecen independientemente de la posicin del interruptor de ltimo estado cuando ocurre uno de los siguientes eventos:
el procesador detecta un fallo mayor usted establece un bit de archivo de estado para
restablecer un rack local usted selecciona el modo de programacin o prueba Para decidir cmo establecer este interruptor, evale cmo sern afectadas por un fallo las mquinas en su proceso. Por ejemplo: cmo reaccionar la mquina a las salidas que permanecen en su ltimo estado o a las salidas que son automticamente desenergizadas? a qu est conectada cada salida? continuar el movimiento de la mquina? podra esto causar que el control de su proceso se vuelva inestable? Para cambiar el posicionamiento de este interruptor, vea el captulo 23.
1785 6.5.12ES Enero 1997
163
Fallo en un rack de E/S residentes en el procesador o locales extendidas

Si un problema ocurre con el backplane del chasis, el procesador establece el bit de fallo menor apropiado (S:7/07) y contina escaneando el programa y las E/S. Una vez establecido este bit, las salidas para dicho rack se restablecen. No obstante, el procesador contina la operacin normal de tiempo de ejecucin. Las salidas vuelven a habilitarse solamente si se borra la condicin de rack con fallo. Por ejemplo, si un mdulo de E/S local falla, todas las salidas en ese rack se restablecen y el procesador contina ejecutando el escn del programa. Las salidas se habilitarn solamente despus de eliminarse el mdulo con fallo. El programa de lgocia de escalera debe monitorear los bits de fallo del rack de E/S (S:7/07) y tomar la accin de recuperacin apropiada. ATENCION: Si ocurre un fallo en el rack de E/S locales donde reside el procesador y usted no dispone de mtodos de recuperacin, la tabla de imagen de entrada y las salidas para el rack con fallo permanecen en su ltimo estado. Esto puede resultar en posibles lesiones personales y dao a la mquina.
Fallo en un chasis de E/S remotas

Un fallo del rack de E/S remotas puede ser una prdida de comunicaciones con el dispositivo de E/S remotas o un problema con el dispositivo de E/S remotas. Cuando el procesador detecta un fallo del rack de E/S, el procesador establece un bit de fallo del rack de E/S en la tabla de estado del procesador. Entonces el procesador contina escaneando el programa y controlando las E/S. Las salidas en el rack con fallo permanecen en su ltimo estado o se desactivan, segn el posicionamiento del interruptor de ltimo estado del chasis de E/S. ATENCION: Si las salidas estn controladas por entradas en un rack diferente y ocurre un fallo de rack de E/S remotas (en el rack de entradas), las entradas se dejan en su ltimo estado de no fallo. Las salidas pueden no ser controladas correctamente y esto puede resultar en posibles lesiones personales y dao a la mquina. Asegrese de tener mtodos de recuperacin.
1785 6.5.12ES Enero 1997
164
Las salidas en el chasis donde reside el procesador y cualquier rack remoto sin fallo pueden permanecer activas si se detecta un fallo del rack de E/S remotas. Asegrese de disear el programa para que el sistema vaya a un estado conocido en caso de que las salidas en el chasis donde reside el procesador o los racks remotos sin fallo estn controladas por las entradas del rack de E/S remotas con fallo. Es necesario que el programa pueda tener en cuenta las entradas que permanecen en su ltimo estado o el programa debe monitorear los bits de estado de fallo del rack y restablecer la tabla de datos de imagen de entrada para ainctivar las entradas remotas. Estos son dos mtodos de programacin que se pueden usar: En la primera instruccin ejecutable, el programa monitorea los bits de fallo del rack. Si hay bits de fallo establecidos, el programa copia ceros (0) a la tabla de datos de imagen de entrada del rack con fallo. El programa debe copiar continuamente los ceros al principio del escn de programa a la tabla de imagen de entrada siempre que la condicin de fallo permanezca porque el procesador vuelve a establecer los bits de imagen de entrada en el ltimo estado al final del escn de programa. En la primera instruccin ejecutable, el programa monitorea los bits de fallo del rack. Si se establecen bits de fallo, el programa establece el bit de inhibicin correspondiente para el rack con fallo. Entonces el programa debe ejecutar una copia nica de ceros a la tabla de imagen de entrada del rack con fallo para restablecer todas las entradas.
Cmo definir una rutina de fallo
Puede escribir mltiples programas de rutina de fallo y almacenarlos en mltiples archivos de rutina de fallo, pero el procesador ejecuta solamente un programa de rutina de fallo cuando el procesador PLC5 detecta un fallo mayor. Sin embargo, puede cambiar el programa de rutina de fallo que se va a ejecutar mediante la lgica de escalera. Si no especifica un nmero de archivo de programa, el procesador entra inmediatamente en el modo de fallo despus de detectar un fallo. Para definir una rutina de fallo del procesador:
Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: N34 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms): 3
Introduzca en S:29 el nmero del archivo de programa a ser ejecutado cuando se produzca un fallo. Establezca este campo en cero si no utiliza rutinas de fallo.
Para obtener ms informacin acerca de los cdigos de fallo, vea los documentos referentes al software de programacin.
1785 6.5.12ES Enero 1997
165
Cmo definir un temporizador de control (watchdog)
El temporizador de control (watchdog) (S:28) monitorea el escn del programa. Si el escn toma ms tiempo que el valor del temporizador de control (watchdog), se inicia y se ejecuta una rutina de fallo. El temporizador es el tiempo mximo (en ms) para el temporizador de control (watchdog); o si usted usa un SFC, es el tiempo mximo para una pasada a travs de todos los pasos activos. Para definir un valor diferente del valor predeterminado:
Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: N34 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms): 3
Introduzca un valor nuevo de 10 32767 ms. Trate de evitar cambiar arbitrariamente el valor predeterminado.
Importante: El temporizador de control (watchdog) puede funcionar mnimamente a 10 ms, aunque el software de programacin permite las entradas de un solo dgito.
Cmo evitar los mltiples fallos del temporizador de control (watchdog)

Si se encuentra un error de hardware o fallo mayor del temporizador de control (watchdog), la causa puede ser la ocurrencia de mltiples fallos del temporizador de control (watchdog) mientras que el procesador estaba dando servicio al fallo mayor relacionado a la lgica de escalera. El error de hardware se produce cuando la cola de fallos, que almacena un mximo de seis fallos, est llena y no puede almacenar el siguiente fallo. Antes de acudir a un representante de servicio en caso de errores de hardware o mltiples fallos del temporizador de control (watchdog), verifique lo siguiente:
Si encuentra un: error del temporizador de control (watchdog) y un bit de fallo Si contina encontrando el error de hardware, llame a su representante de Allen Bradley. error de hardware
Entonces: Extienda el temporizador de control (watchdog) para que el error de ejecucin real no sea enmascarado. Revise sus bits de fallo mayor. Ignore los fallos de control (watchdog) y use los bits de fallo restantes para ayudar a indicar el origen del fallo del procesador. 1. Desconecte y vuelva a conectar la alimentacin elctrica al procesador. 2. Vuelva a cargar el programa. 3. Establezca el temporizador de control (watchdog) a un valor = 10 el establecimiento actual 4. Ejecute el programa otra vez.
1785 6.5.12ES Enero 1997
166
Programacin de una rutina de fallo
Para preparar su programa de rutina de fallo, primero examine la informacin de fallo mayor registrada por el procesador PLC-5 y luego decida si hace lo siguiente antes de que el procesador PLC-5 automticamente vaya al modo de fallo: establezca una alarma borre el fallo ejecute la rutina de fallo apropiada a travs de la lgica de escalera ejecute la lgica de escalera apropiada para recuperarse de un fallo Importante: Si el procesador PLC5 detecta un fallo en la rutina de fallo (condicin de fallo doble), el procesador PLC5 entra directamente en el modo de fallo sin completar la rutina de fallo.
Establecimiento de una alarma

Si necesita una alarma para indicar la ocurrencia de un fallo mayor, ponga este rengln primero en el programa de rutina de fallo:
salida de alarma
y combnelo con un contador. Tambin puede establecer una alarma en su rutina de fallo para indicar cuando la rutina borra un fallo mayor.
Cmo borrar un fallo mayor

Puede borrar un fallo mayor con uno de estos mtodos: Cambie el interruptor de llave en el procesador PLC5 de la posicin REM a PROG a RUN. Use el software de programacin para borrar el fallo mayor (si es recuperable). ATENCION: El borrar un fallo mayor no corrige la causa del fallo. Asegrese de examinar el bit de fallo y corregir la causa del fallo antes de borrarlo. Por ejemplo, si se encuentra un fallo mayor causando que el bit S:11/2 se establezca, lo cual indica un error de programacin, no use una rutina de fallo para borrar el fallo hasta que corrija el programa.
1785 6.5.12ES Enero 1997
167
Si decide borrar el fallo en la rutina de fallo, siga estos pasos: 1. Coloque la lgica de escalera para borrar el fallo al comienzo de la rutina de fallo. 2. Identifique los fallos mayores posibles. 3. Seleccione slo aqullos que su aplicacin le permitir borrar con seguridad. Estos son sus cdigos de fallo de referencia. 4. Desde la rutina de fallo, examine el cdigo de fallo mayor que el procesador almacena en S:12. 5. Use una instruccin FSC para comparar el cdigo de fallo al archivo de referencia que contiene cdigos de fallo aceptables (comparacin de palabra a archivo). Si el procesador encuentra uno igual, la instruccin FSC establece el bit de encontrado (.FD) en la estructura de control especificada. 6. Use una instruccin MOV para borrar el fallo en S:11. En la Figura 16.1, #N10:0 es el archivo de referencia.
Figura 16.1 Ejemplo de cmo comparar un cdigo de fallo mayor con una referencia R6:0 RES R6:0 U IN FSC FILE SEARCH/COMPARE Control Length Position Modo Expression S:12 = #N10:0 R6:0 ] [ FD MOV MOVE Source Dest 0 S:11 TND El resto de la rutina de fallo contina R6:0 20 0 ALL EN DN ER
Si la rutina de fallo restablece S:11 no restablece S:11
Entonces el procesador regresa al archivo del programa y contina la ejecucin del programa. ejecuta el resto de la rutina de fallo y luego entra en fallo
1785 6.5.12ES Enero 1997
168
Importante: Si la rutina de fallo borra el fallo mayor, el procesador completa la rutina de fallo y retorna a la prxima instruccin en el archivo de programa que sigue aquel que contena la instruccin con fallo. Se ejecuta el resto del rengln y aparece que el fallo nunca ocurri. La ejecucin de la rutina de fallo contina hasta que usted corrige la causa del fallo. Siga estas pautas al crear rutinas de fallo: Almacene las condiciones iniciales y restablezca otros datos para lograr un arranque ordenado posteriormente. Monitoree la desactivacin de salidas crticas. Use lazos si fuera necesario para extender el tiempo de escn de la rutina de fallo hasta el lmite del temporizador de control (watchdog) del procesador, de manera que su programa pueda confirmar que ocurrieron eventos crticos.
Cambio de la rutina de fallo desde la lgica de escalera

Usted puede cambiar la rutina de fallo especificada desde la lgica de escalera copiando un nuevo nmero de archivo de rutina de fallo en la palabra 29 del archivo de estado del procesador. La Figura 16.2 muestra un rengln de ejemplo para cambiar el nmero del archivo de rutina de fallo.
Figura 16.2 Ejemplo de cmo cambiar el nmero del archivo de rutina de fallo MOV MOVE Source Dest 12 S:29
ATENCION: No altere el nmero del archivo de programa de la rutina de fallo ni use el mismo archivo para ningn otro propsito. Si el nmero de archivo que usted especifica resulta en una rutina de fallo no existente, el procesador inmediatamente entra al modo de fallo despus de detectar un fallo. Esto puede resultar en una operacin inesperada de la mquina con daos al equipo y/o lesiones personales.
1785 6.5.12ES Enero 1997
169
Cmo usar la lgica de escalera para recuperar de un fallo

Si tiene la rutina de fallo y lgica de escalera apropiadas para realizar una desactivacin ordenada del sistema, es posible que desee configurar un fallo del rack de E/S como un fallo menor. Usted puede programar la lgica de escalera de varias maneras para recuperarse de un fallo del rack de E/S.
Tabla 16.A Mtodos de recuperacin de un fallo de rack Mtodo Fallo mayor generado por el usuario Descripcin El programa salta a una rutina de fallo cuando se produce un fallo de rack de E/S remota. Es decir, si los bits de estado indican un fallo, usted programa el procesador para actuar como si hubiera ocurrido un fallo mayor (por ej. salto a la rutina de fallo). Luego usted programa su rutina de fallo para detener el procesador o realizar una desactivacin ordenada de su sistema. Cuando el procesador ejecuta la instruccin end of file para la rutina de fallo, se declara un fallo mayor generado por el usuario. Usted monitorea los bits de estado y, si se detecta un fallo, usted programa el procesador para que acte como si hubiera ocurrido un fallo menor. Despus de que el bit de estado indica un fallo, use la pantalla de estado de E/S en el software de programacin para inhibir el rack remoto con fallo. Luego usted usa la lgica de escalera para establecer o restablecer los bits de la tabla de imagen de entradas crticas de acuerdo a los requisitos de salida en el rack sin fallo. Si usted restableci los bits de la tabla de imagen de entrada, durante la siguiente actualizacin de E/S, los bits de entrada son establecidos otra vez en su ltimo estado vlido. Para evitar que esto ocurra, su programa debe establecer los bits de inhibicin para el rack en fallo. Los bits de inhibicin global controlan las imgenes de entrada en base a rack por rack; los bits de inhibicin de rack parcial controlan las imgenes de entrada en base a 1/4 de rack. Para obtener ms informacin acerca de estos bits de estado global, vea los documentos referentes al software de programacin. Este mtodo requiere una revisin extensa y cuidadosa de su sistema para las operaciones de recuperacin. Para obtener ms informacin acerca de cmo inhibir los racks de E/S, vea los documentos referentes al software de programacin. Mtodo de programacin de zona de fallo Al usar el mtodo de programacin de zona de fallo, usted inhabilita secciones de su programa con zonas MCR. Usando los bits de estado usted monitorea sus racks; cuando se detecta un fallo, usted controla el programa a travs de los renglones en su zona MCR. Con este mtodo, las salidas dentro de la zona MCR deben ser no retentivas para que sean desenergizadas cuando se detecta un fallo de rack. Para obtener ms informacin acerca de cmo programar la zona MCR, vea los documentos referentes al software de programacin.
Restablecer tabla de imagen de entrada
1785 6.5.12ES Enero 1997
1610
Transferencias en bloques en rutinas de fallo

Si el procesador ejecuta una rutina de fallo que contiene instrucciones de transferencia en bloques, el procesador realiza estas transferencias en bloques inmediatamente al completar las transferencias en bloques actualmente en el bfer activo; se realizan antes de las peticiones de transferencia en bloques que se encuentran en la cola. Las transferencias en bloques en una rutina de fallo o una STI deben realizarse entre el procesador y las E/S locales solamente. ATENCION: Si programa instrucciones de transferencia en bloques al chasis remoto dentro de una rutina de fallo o STI, recuerde que el MCP reanuda el procesamiento mientras que espera que se complete la transferencia en bloques, a menos que se use una pareja de instrucciones UIE/UID.
Cmo probar una rutina de fallo

Para probar una rutina de fallo, use una instruccin JSR para saltar a la rutina de fallo. Enve un cdigo de fallo como el primer parmetro de entrada de la instruccin JSR. El procesador almacena el cdigo de fallo en S:12 y establece el bit correspondiente en S:11. Usted puede detectar y establecer sus propios fallos usando los cdigos de fallo 0-9, o usando los cdigos de fallo definidos por el procesador 10-87.
Cmo monitorear los fallos
Monitoree los fallos del procesador usando la pantalla de estado del procesador en su software de programacin.
Descripcin: Los fallos del procesador estn categorizados en fallos mayores y menores. El procesador muestra un bit nico para cada fallo y muestra el texto que describe el fallo. Los cdigos de fallo proporcionan informacin acerca de los errores definidos por el procesador. Los bits de estado global se establecen si ocurre un fallo en cualquiera de los racks lgicos. Los bits de estado de chasis mltiples se usan para monitorear los racks en su sistema de E/S. Vea la pgina: 16-11
Usted puede monitorear: Fallos menores y mayores
Cdigos de fallo Bits de estado global Bits de estado de chasis mltiples
21-5 16-11 16-11
1785 6.5.12ES Enero 1997
1611
Monitoreo de fallos mayores/menores y cdigos de fallo

Cuando ocurre un fallo, la pantalla de estado del procesador en su software de programacin muestra indicadores del archivo de programa y nmero de rengln que indican dnde ocurri el fallo.
Fault Where Major Minor code faulted: fault: fault 1: 2: Processor Status 0 program file (S:13), rung number (S:14) 0:0 00000000 00000000 00000000 00000000 00000000 00000000
Cmo interpretar los fallos mayores

Descripcin de los fallos mayores en pantalla: El texto de estado que aparece corresponde al fallo ms significativo cuando el cursor no est en la palabra de estado de fallo mayor. Si el cursor est en un bit de palabra de fallo mayor y ese bit est establecido, el texto que aparece corresponde al bit en el cual est el cursor. Si no hay bits establecidos, el rea del mensaje aparece en blanco. Borre el fallo: Usando la funcin de borrar los fallos mayores en la pantalla de estado del procesador en su software de programacin. Cuando usted borra fallos mayores, los campos de cdigo de fallo, archivo de programa y nmero de rengln tambin se borran. Restableciendo bits individuales. Si tiene ms de un fallo mayor y restablece un bit, el texto de estado muestra el siguiente mensaje de fallo mayor.
Para obtener una descripcin de los fallos mayores (S:11), vea el captulo 21.
Interpretacin de fallos menores

Descripcin de los fallos menores en pantalla: El texto de estado que aparece corresponde al fallo ms significativo cuando el cursor no est en las palabras de estado de fallo menor. Si el cursor est en un bit de palabra de fallo menor y ese bit est establecido, el texto que aparece corresponde al bit en el cual est el cursor. Si no hay bits establecidos, el rea del mensaje aparece en blanco. Borre el fallo: Usando la funcin de borrar los fallos menores en la pantalla de estado del procesador en su software de programacin. Restableciendo bits individuales. Si tiene ms de un fallo menor y restablece un bit, el texto de estado muestra el siguiente mensaje de fallo menor.
Para obtener una descripcin de los fallos menores en la palabra 1 (S:10) y la palabra 2 (S:17), vea el captulo 21.
Cmo monitorear los bits de estado

Dos tipos de bits de estado muestran informacin acerca del sistema: bits de estado global y bits de estado de chasis. Cada bit representa un rack completo, independientemente de cuntos chasis conforman un rack. (Recuerde que se puede tener un mximo de cuatro chasis configurados como cuartos de racks para conformar un rack de E/S.) Estos bits se almacenan en los ocho bits inferiores de las palabras S:7, S:32 y S:34.
1785 6.5.12ES Enero 1997
1612
Los bits de estado global se establecen si un fallo ocurre en cualquiera de los racks. Vea la tabla a continuacin para determinar el nmero de bits.
Procesador PLC 5/11, 5/20, 5/20E PLC 5/30 PLC 5/40, 5/40L, 5/40E PLC 5/60, 5/60L, 5/80, 5/80E Bits de rack de E/S posibles 4 8 16 24
Los bits de estado de chasis mltiples se usan para monitorear los racks en el sistema de E/S. Esta informacin se almacena en el archivo de estado de E/S (S:16, byte inferior) que usted especifica usando la pantalla de configuracin del procesador en su software de programacin. El software crea automticamente un archivo de datos enteros para almacenar dos palabras de bits de estado para cada rack configurado en el sistema. Para obtener ms informacin acerca de los bits de estado global y bits de estado de chasis mltiples, vea los documentos referentes a su software de programacin.
1785 6.5.12ES Enero 1997
Captulo
17

Uso de este captulo
Para obtener informacin acerca de: Seleccin de programas de control principal Descripcin de cmo el procesador interpreta los MCP Configuracin de MCP Monitoreo de MCP Vaya a la pgina 17-1 17-1 17-3 17-4
Cmo seleccionar los programas de control principal
Puede tener hasta 16 programas de control activos simultneamente. Cada uno de estos programas se llama un programa de control principal (MCP). Usted puede definir un MCP para cada mquina o funcin de su proceso. Esto le permite separar los diagramas de funcin secuencial (SFC), la lgica de escalera y el texto estructurado para modularizar mejor su proceso y facilitar la resolucin de problemas.
Considere usar esta tcnica: SFC Lgica de escalera Si est: definiendo el orden de los eventos en el proceso ms familiarizado con la lgica de escalera que con los lenguajes de programacin tales como BASIC realizando diagnsticos ms familiarizado con lenguajes de programacin tales como BASIC que con la lgica de escalera usando algoritmos matemticos complejos usando construcciones de programa que se repiten o lazos" creando pantallas de monitoreo de tabla de datos personalizadas
Texto estructurado
Un programa de control principal puede ser un SFC numerado de 1-999; tambin puede ser un programa de texto estructurado o de escalera numerado de 2-999 en cualquier archivo de programa. Usted puede usar cualquier combinacin de SFC, programas de escalera y texto estructurado para definir 16 programas de control principal. Todos los MCP usan una tabla de datos (o sea que usted no tiene que tener tablas de datos separadas para cada MCP).
Descripcin de cmo el procesador interpreta los MCP
Los MCP se programan para ser ejecutados en el orden que usted especifique en la pantalla de configuracin del procesador. Usted puede configurar: una actualizacin de imagen de E/S y mantenimiento interno despus de completarse cada MCP (parmetro predeterminado), o que el procesador salte el escn de E/S y ejecute el siguiente MCP
1785 6.5.12ES Enero 1997
172
Despus que se ha completado el ltimo MCP, todos los MCP se repiten en el mismo orden. Tome nota de que el punto de ajuste del temporizador de control (watchdog) cubre un escn de todos los MCP. La Figura 17.1 muestra cmo el procesador interpreta los MCP cuando se especifica que una actualizacin de imagen de E/S ocurra despus de completarse cada MCP.
Figura 17.1 Ejecucin MCP con actualizacin de E/S despus de cada MCP
MCP A Actualizacin de imagen de E/S y mantenimiento interno
MCP B ...
MCP P
Pre escn de E/S realizado en transicin del modo de programacin al modo de marcha.
Actualizacin de Actualizacin de imagen de E/S y imagen de E/S y mantenimiento mantenimiento interno interno Importante: Pueden ocurrir cambios al modo de programacin o programacin remota entre la ejecucin de los MCP.
Usted puede ganar 23 ms de tiempo de escn de programa por escn de E/S inhabilitado, inhabilitando escanes de E/S entre losMCP. El procesador actualiza sus E/S cuando llega al siguiente comando de escn de E/S, el cual puede ser: un escn de E/S habilitado entre los MCP y/o el final de una pasada por toda la lista de MCP El procesador siempre realiza un escn de E/S despus de una pasada a travs de la lista de MCP. La Figura 17.2 muestra cmo el procesador se salta escanes de E/S y se mueve al siguiente MCP.
Figura 17.2 Ejecucin de MCP con la actualizacin de E/S inhabilitada entre los MCP
MCP A MCP B Actualizacin de imagen de E/S y mantenimiento interno
MCP C MCP D Actualizacin de imagen de E/S y mantenimiento interno
...
MCP xx MCP xx Actualizacin de imagen de E/S y mantenimiento interno
Pre escn de E/S realizado en transicin del modo de programacin al modo de marcha.
Importante: Pueden ocurrir cambios al modo de programacin o programacin remota entre la ejecucin de los MCP.
1785 6.5.12ES Enero 1997
173
Si el MCP es un: Programa de lgica de escalera
Ocurre lo siguiente: 1. Todos los renglones son ejecutados desde el primero al ltimo, con todos los temporizadores, contadores, saltos y subrutinas activas. 2. Despus de la instruccin END en el programa de lgica de escalera, el procesador inicia una actualizacin de E/S leyendo entradas locales, escribiendo salidas locales, leyendo bferes remotos y escribiendo salidas remotas al bfer. 3. El procesador inicia el siguiente MCP.
Programa de texto estructurado
1. El cdigo se ejecuta normalmente. 2. Despus de la ltima instruccin en el programa, el procesador inicia una actualizacin de E/S. 3. El procesador inicia el siguiente MCP.
SFC
1. Slo se escanean los pasos activos, y las transiciones de esos pasos activos se examinan. 2. Despus de una pasada completa a travs de los pasos activos, el procesador inicia una actualizacin de E/S. 3. El procesador inicia el siguiente MCP.
Configuracin de MCP
Configura los MCP en la pantalla de configuracin del procesador en su software de programacin.

Processor Configuration User control bits: 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 Processor input interrupt RESTART FIRST STEP Watchdog (ms): 500 Communication time slice (ms):
bit mask: 00000000 00000000 compare value: 00000000 00000000 down count: 0 prog file no.: 0 module group: prog file no.: prog prog prog prog prog file file file file file no.: no.: no.: no.: no.: 0 0 0 0 0 0 setpoint: disable: disable: disable: disable: disable: 0 0 0 0 0 0
Selectable timed interrupt Main control program A: B: C: D: E:
I/O I/O I/O I/O I/O
update: update: update: update: update:
0 0 0 0 0
1785 6.5.12ES Enero 1997
174
En este campo:
prog file no.
Haga lo siguiente: Especifique los nmeros de archivo de programa para MCP A P y el orden en el cual deben ejecutarse los MCP. Esta configuracin es leda antes que se ejecute el MCP; si usted hace un cambio a la pantalla de configuracin referente a un MCP, ese cambio se hace efectivo en la siguiente ejecucin del MCP. Se puede cambiar la informacin de MCP en la pantalla de configuracin del procesador o mediante la lgica de escalera. Si usted especifica un archivo MCP que no existe o no es un programa de lgica de escalera, un programa de texto estructurado o un archivo SFC, se registra un fallo mayor en el archivo de estado. Tambin se registra un fallo menor si todos los archivos de programa MCP estn establecidos en cero. Usted puede tener el mismo nmero de archivo de programa especificado ms de una vez como MCP. Por ejemplo, es posible que desee que un programa se ejecute frecuentemente y tenga prioridad sobre otros programas. Si no desea usar programas principales mltiples, programe un SFC (archivo de programa 1), programa de lgica de escalera (archivo de programa 2) o programa de texto estructurado (archivo de programa 2) y el procesador ejecutar su programa principal. No necesita hacer entradas en la pantalla de configuracin del procesador (el procesador automticamente introduce el primer nmero de archivo de programa configurado en la primera entrada MCP).
Archivo de estado: S:80 S:127
disable
Al establecer o restablecer el bit en estos campos, usted le indica al procesador que salte el MCP hasta que el bit sea restablecido. Si se inhibe un archivo de programa MCP, el procesador salta el archivo y va al siguiente archivo del programa. ATENCION: Si usted inhabilita un MCP, las salidas permanecen en el estado en que estaban durante el ltimo escn (por ej. todas las acciones permanecen activas). Asegrese de considerar las salidas que pueden ser controladas dentro de ese MCP antes de inhabilitarlo. De lo contrario podran producirse lesiones personales o dao al equipo. Inhabilite un MCP si desea mantener temporalmente el estado de una mquina, independientemente de las transiciones (por ejemplo, en condiciones de fallo de mquina). El inhabilitar un MCP tambin puede ayudar a mejorar el tiempo de escn; si usted sabe que no necesita ejecutar uno de sus MCP en cada escn, puede inhabilitarlo hasta que lo necesite. Para establecer y restablecer los bits para programas de control principal A P, lleve el cursor al campo apropiado y escriba 1 para inhabilitar (saltar) este MCP o 0 para habilitar (escanear) este MCP. Si se establece el bit de inhabilitacin para todos los archivos de programa MCP (lo cual indica que todos los programas de control van a ser saltados), se registra un fallo menor en el archivo de estado del procesador.
S:79
I/O update
Un nmero 1 en este campo le indica al procesador que salte el escn de E/S despus de este MCP. El 0 predeterminado le indica al procesador que realice el escn de E/S despus del MCP correspondiente. Para especificar el bit de E/S, mueva el cursor al campo apropiado y escriba 0 1.
S:78
Importante: Si piensa usar los subdiagramas SFC, asegrese de definir algo para MCP A hasta un archivo de lgica de escalera vaco es suficiente. Si MCP no est definido, el procesador produce un fallo durante el segundo escn SFC con el cdigo de fallo mayor 71; el subdiagrama SFC ya se est ejecutando.
Monitoreo de MCP
Los tiempos de escn del programa para cada MCP son almacenados en el archivo de estado del procesador, incluyendo el tiempo de escn previo y mximo. El archivo de estado tambin almacena el tiempo de escn acumulativo, S:8 (el tiempo de escn para una pasada completa a travs de todos los MCP) y el tiempo de escn acumulativo mximo S:9.
1785 6.5.12ES Enero 1997
Captulo
18

Uso de este captulo
Para obtener informacin acerca de: Uso de una interrupcin temporizada seleccionable Definicin de una interrupcin temporizada seleccionable Monitoreo de interrupciones temporizadas seleccionables Vaya a la pgina: 18-1 18-3 18-4
Uso de una interrupcin temporizada seleccionable
Una interrupcin temporizada seleccionable (STI) le dice al procesador que interrumpa peridicamente la ejecucin del programa (debido a tiempo transcurrido) para ejecutar un programa STI una vez hasta completarlo. Luego, el procesador reinicia la ejecucin del archivo de programa original desde donde fue interrumpido. Por ejemplo, si se desea usar una STI para actualizar peridicamente valores analgicos para un lazo de control de proceso o enviar datos de maquinaria a una computadora principal a intervalos programados.
Consejo de diseo
Para escribir una lgica de escalera para una STI

Siga las pautas siguientes cuando escriba la lgica de escalera para una STI. Almacene el programa STI en su propio archivo de lgica de escalera. Asegrese de que el intervalo de interrupcin que se especifica (en la palabra de estado S:3) sea ms largo que el tiempo de ejecucin del programa STI. Si no lo es, puede ocurrir una superposicin de STI y el procesador establece un bit de fallo menor en S:10/2. Tome nota de que el temporizador de control (watchdog) del procesador contina funcionando mientras el procesador ejecuta un programa STI.
1785 6.5.12ES Enero 1997
182
Importante: Si ocurre la interrupcin durante la ejecucin de una instruccin, el procesador detiene la ejecucin de la instruccin, escanea el archivo de interrupcin una vez hasta completarlo y luego reinicia la ejecucin de la instruccin. En efecto, la ejecucin STI es transparente al tiempo de ejecucin del programa a menos que se especifique un intervalo muy corto. Un intervalo muy corto puede causar que el temporizador de control (watchdog) llegue a su tiempo lmite o cause escanes de programa excesivamente largos. La edicin en lnea afecta el rendimiento de la rutina STI. La STI no puede interrumpir el procesador mientras est administrando su memoria debido a las ediciones en lnea que se estn efectuando. La entrada STI debe estar activada por un tiempo ligeramente mayor que el tiempo actual requerido para completar las ediciones en lnea. De lo contrario, la STI no se ejecuta.
Ejemplo de aplicacin de una STI

Verifique peridicamente el estado de los procesadores de la familia PLC5 en la red de comunicacin DH+. Compare el estado de cada procesador con un archivo de datos de referencia (vea los renglones a continuacin). Establezca un bit si se encuentra una desigualdad. Ejecute esta comparacin un vez cada 800 ms. Suponga que otro paso activo recupera los datos de estado de los procesadores PLC5 con una instruccin MSG y los carga en un archivo de origen temporal (N5:10).
R6:0 / DN FSC FILE SEARCH/COMPARE Control Length Position Mode Expression #N5:0 <> #N5:10 EN DN ER
R6:0 10 0 ALL
R6:0 FD
O:000 00
Transferencias en bloques en interrupciones temporizadas seleccionables (STI)

Si el procesador ejecuta una STI que contiene instrucciones de transferencia en bloques, el procesador realiza estas transferencias en bloques inmediatamente al completar las transferencias en bloques actualmente en el bfer activo; se realizan antes de las peticiones de transferencia en bloques que se encuentran en la cola.
1785 6.5.12ES Enero 1997
183
Puede programar transferencias en bloques inmediatas a un chasis de E/S local usando el programa STI (por ej., la STI se invoca y la transferencia en bloques ocurre inmediatamente). El procesador ejecuta la transferencia en bloques inmediatamente, completa el resto de los renglones en la STI, entonces reanuda la ejecucin del programa de lgica de escalera.
Consejo de diseo
Establezca el bit .TO en cualquier instruccin de transferencia en bloques destinada a la misma ranura que la transferencia en bloques en la STI. Estas transferencias en bloques intentan ejecutarse solamente una vez para evitar que la STI no se complete. Las transferencias en bloques en una rutina de fallo o una STI deben realizarse entre el procesador y las E/S locales solamente. Las instrucciones de transferencia en bloques remota en una STI causan que el procesador reanude la ejecucin del programa del usuario mientras que espera que la transferencia en bloques se complete. Si desea que la STI se ejecute hasta completarla antes de regresar a su programa lgico principal, incluya una pareja de instrucciones UID y UIE en el archivo de programa STI. Coloque la instruccin de transferencia en bloques entre una pareja UID/UIE. ATENCION: Cuando el procesador ejecuta una rutina de fallo o STI con una instruccin de transferencia en bloques a un chasis remoto, el MCP reanuda el procesamiento mientras que espera que la transferencia en bloques se complete, a menos que se use una pareja de instrucciones UIE/UID.
!
Definicin de una interrupcin temporizada seleccionable
Para configurar una interrupcin temporizada seleccionable, usted debe especificar:

Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: Processor input interrupt N34 bit mask: compare value: prog file no.: prog file no.: 0 0 0 0 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms):
down count: module group:
0 0
Selectable timed interrupt
setpoint (ms): 0
En este campo:
program file no. set point
Haga lo siguiente: Introduzca el nmero del archivo de programa que contiene el programa STI. Si no est usando una STI, introduzca un cero. Introduzca el intervalo de tiempo entre interrupciones (1 a 32767 ms). Si no usa o si desea inhabilitar una STI, introduzca cero. Importante: Recuerde especificar un tiempo de interrupcin ms largo que el tiempo de ejecucin del archivo STI. Si no lo hace, el procesador establece un fallo menor (S:10, bit 2).
Archivo de estado: S:31
S:30
1785 6.5.12ES Enero 1997
184
Por ejemplo, podra introducir 7 en S:31 y 15 en S:30. Esto causa que el procesador ejecute el archivo de lgica de escalera 7 cada 15 ms. Se puede usar slo una STI por vez. Sin embargo, se puede habilitar o inhabilitar la interrupcin, cambiar a un archivo de interrupcin diferente o cambiar el tiempo entre interrupciones. Use la lgica de escalera para cambiar los valores en la palabra S:30 y palabra S:31 segn sea necesario. ATENCION: Los programas STI amplan el escn del programa
en una cantidad igual al retardo de interrupcin multiplicado por el nmero de veces que la interrupcin ocurre durante un escn de programa.
Importante: Si inhabilita la STI mediante la lgica de escalera (escriba 0 a S:30), podra ser que el procesador necesite hasta 100 ms para volver a habilitar la STI. Si inhabilita la STI (escriba 0 a S:31), el procesador usa el valor en S:30 para determinar la frecuencia segn la cual verifica un valor de no cero en S:31.
Monitoreo de interrupciones temporizadas seleccionables
Use la pantalla de estado del procesador en su software de programacin para monitorear las STI.
Processor Status Processor input interrupt scan [ms] last: 0 events since last interrupt: changed bits last: last: [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] last: last: last: last: last: last: last: last: last: 0 0 0 0 0 0 0 0 0 0 0 0 0 00000000 00000000 maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: 0 0 0 0 0 0 0 0 0 0 0 maximum:
Selectable timed interrupt scan [ms] Overall program scan [ms] Main control program A B C D E F G H I scan scan scan scan scan scan scan scan scan
Este campo de escn:

Last Maximum
Almacena do en: S:53 S:54
Muestra: El tiempo de escn actual o ltimo mediante la STI. El valor mximo que fue mostrado en el ltimo campo de escn.
1785 6.5.12ES Enero 1997
Captulo
19

Uso de este captulo
Para obtener informacin acerca de: Uso de una interrupcin de entrada de procesador Definicin de una interrupcin de entrada de procesador Monitoreo de interrupciones de entrada de procesador Vaya a la pgina: 19-1 19-5 19-6
Uso de una interrupcin de entrada de procesador
Una interrupcin de entrada de procesador (PII) especifica cundo una entrada accionada por un evento causa que el procesador interrumpa la ejecucin del programa y ejecute un archivo de programa PII una vez hasta completarlo. Seguidamente, el procesador reinicia la ejecucin del archivo de programa desde donde fue interrumpido. Use las PII solamente para las entradas en el chasis donde reside el procesador. Puede usar una interrupcin de entrada del procesador (PII) como una interrupcin controlada por evento o en aplicaciones de procesamiento a alta velocidad. Por ejemplo, es posible que necesite contar las entradas rpidamente para seguir la produccin, tal como una lnea de enlatado. O use una PII si la aplicacin requiere una actualizacin de entrada inmediata cuando se observa una pieza en un transportador y es necesario realizar una actualizacin de salida inmediata para efectuar la accin siguiente. Por ejemplo, cuando se detecta una pieza en el transportador, puede ser necesario que la detenga para que se pueda aadir la pieza siguiente. El programa PII puede contener instrucciones de actualizacin inmediata para completar funciones de control de alta velocidad. A medida que el programa de lgica de escalera est funcionando y la condicin de entrada ocurre, el procesador interrumpe la ejecucin del programa y ejecuta el archivo de programa PII. Luego, el procesador reinicia la ejecucin del archivo de programa desde el punto en donde fue interrumpido.
1785 6.5.12ES Enero 1997
192
Consejo de diseo
Para escribir la lgica de escalera para una PII

Siga estas reglas cuando escriba la lgica de escalera para una PII. Almacene el programa PII en un archivo de lgica de escalera. Asegrese de que la condicin de entrada (para causar la interrupcin) no ocurra ms rpido que el tiempo de ejecucin del programa PII. Si una segunda condicin de entrada idntica ocurre antes de que el programa de interrupcin complete la ejecucin para la primera condicin de entrada, una superposicin de PII ocurre y el procesador establece un bit de fallo menor a S:10/12. La temporizacin para una PII es como sigue: 1 ms para cambiar a una tarea PII tiempo de ejecucin de la lgica de escalera de la PII 1 ms para regresar a la ejecucin del programa de control Ya que se necesita permitir por lo menos 1 ms para ejecutar la lgica PII, defina el tiempo PII de por lo menos 3 ms para ayudar a prevenir superposiciones de PII. El temporizador de control (watchdog) del procesador contina funcionando mientras se ejecuta un programa PII. Una PII puede detectar un evento dentro de 100 ms; sin embargo, es necesario que usted permita un mnimo de 3 ms entre los eventos PII sucesivos.
Ejemplos de aplicacin de la PII

El programa PII se puede usar de dos maneras:
Modo Contador Descripcin Usando el modo de contador, se puede usar el contador interno del procesador. Se configura la PII con el valor preseleccionado de manera que el hardware cuenta una condicin de entrada y luego ejecuta la PII cuando el valor preseleccionado es igual al valor acumulado. La lgica de escalera de la PII slo necesita contener la salida que se desea que ocurra. Usando el modo de transicin de bit, se configura la PII para que ocurra cada vez que la condicin de entrada es verdadera. Por ejemplo, se desea contar tabletas a medida que salen de la lnea de produccin a una velocidad de 100 tabletas por segundo. La maquinaria empaca 100 tabletas por paquete. Suponga un interruptor ptico que detecta cada tableta.
Transicin de bit
El programa PII (Figura 19.1) debe: contar 100 tabletas por grupo establecer una salida en la tableta nmero 100 restablecer el contador para el siguiente grupo
1785 6.5.12ES Enero 1997
193
Figura 19.1 Ejemplo de programa PII C4:0.CU U CTU COUNT UP Counter Preset Accum C4:0 DN Output CLR CLEAR Destination S:51 CU DN
C4:0 100 Output
C4:0 RES
El bit de imagen de salida permanece establecido hasta el siguiente conteo.
Transferencias en bloques en interrupciones de entrada del procesador (PII)

Si el procesador ejecuta una PII que contiene instrucciones de transferencia en bloques, el procesador realiza estas transferencias en bloques inmediatamente al completar las transferencias en bloques actualmente en el bfer activo; se realizan antes de las peticiones de transferencia en bloques que se encuentran en la cola. Puede programar transferencias en bloques inmediatas a un chasis de E/S local usando el programa PII (por ej., la PII se invoca y la transferencia en bloques ocurre inmediatamente). El procesador ejecuta la transferencia en bloques inmediatamente, completa el resto de los renglones en la PII, entonces reanuda la ejecucin del programa de lgica de escalera. Puede usar la PII para una transferencia en bloques a las E/S remotas. Las instrucciones de transferencia en bloques remota en una PII causan que el procesador reanude la ejecucin del programa del usuario, incluso las STI, mientras que espera que la transferencia en bloques se complete. Si desea que la PII se ejecute hasta completarla antes de regresar al programa lgico principal, incluya una pareja de instrucciones UID y UIE en el archivo de programa PII. Coloque la instruccin de transferencia en bloques entre la pareja UID/UIE.
1785 6.5.12ES Enero 1997
194
Importante: Si la interrupcin ocurre durante la ejecucin de una instruccin, el procesador deja de ejecutar la instruccin, escanea el archivo de interrupcin una vez hasta completarlo, luego reinicia la ejecucin de la instruccin. En efecto, la ejecucin de una PII es transparente al tiempo de ejecucin del programa a menos que se programen demasiadas muy seguido. Demasiadas PII pueden causar que el temporizador de control (watchdog) llegue a su tiempo lmite o cause escanes de programa excesivamente largos. Los cambios de configuracin de PII no entran en efecto hasta que el procesador va del modo de programacin a marcha o prueba.
Consejo de diseo
Consideraciones de diseo
Considere las pautas siguientes cuando planifique las PII. No use direccionamiento a 2 slots al usar PII. No use mdulos 1771-IG o -IGD, ni TTL de 8 y 16 puntos para PII. Use el mdulo de entrada 1771-IQ16. Puesto que el filtro de retardo de entrada del mdulo es seleccionable, puede establecer el retardo a 0 aproximadamente 200 ms. Evite usar un mdulo de transferencia en bloque en el rack donde reside el procesador con una PII configurada ya que se podra perder un impulso de entrada mientras una transferencia en bloques de datos est en progreso. No obstante, si tiene que usar las transferencias en bloques, asegrese de que el impulso de entrada PII sea por lo menos 400 ms, lo cual evita que la transferencia en bloques afecte la PII. La edicin en lnea afecta el rendimiento de la rutina PII. Una PII no puede interrumpir el procesador mientras est administrando su memoria debido a las ediciones en lnea que estn siendo efectuadas. La entrada PII debe estar activada por una cantidad de tiempo ligeramente mayor que el tiempo actual requerido para completar las ediciones en lnea. En caso contrario, la PII no se ejecuta. Restablezca S:51 de una de las dos maneras siguientes: usando una instruccin CLR (vea la Figura 19.1) colocando una instruccin MOV (mover) en el ltimo rengln en el archivo PII. Mueva un 0 a S:51 para restablecer los bits PII antes de terminar el archivo PII. Importante: Si S:51 no se restablece, un bit de superposicin PII se establece en aquella pgina de estado, causando as un fallo menor.
1785 6.5.12ES Enero 1997
195
Definicin de una interrupcin de entrada de procesador
Para definir una PII, use la pantalla de configuracin del procesador en su software de programacin.
Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: Processor input interrupt N34 prog file no.: 0 module group: down count: 0 bit mask: 00000000 00000000 compare value: 00000000 00000000 0 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms):
En este campo de configuracin de PII:

prog file no.
Haga lo siguiente:
Direccin de archivo de estado: S:46
Introduzca el nmero del archivo de programa que contiene el programa PII. Este es el nico parmetro que se puede cambiar mientras el procesador est en el modo de MARCHA.
module group
Introduzca el nmero de rack asignado y el nmero de grupo de E/S de la entrada que se va a monitorear (por ejemplo, 21 para el rack 2, grupo 1). No introduzca la direccin. (Slo para entradas en el chasis donde reside el procesador). Si el nmero de palabra de entrada especificado no es el del rack local o si no hay un mdulo de entrada en la ranura direccionada, se establece un bit de fallo menor (S:10/11) en la transicin de modo.
S:47
bit mask
Cada grupo de mdulos (especificado en S:47) tiene un bit de control que se usa para monitorear el bit de entrada. Para monitorear el bit, introduzca un 1. Para ignorar el bit, introduzca un 0.
S:48
compare value
Cada grupo de mdulos (especificado en S:47) tiene un bit que se usa cuando se controla una PII a travs de una transicin de bit. Para que cuente una transicin de verdadero a falso (accionado por bit), introduzca un 1.. Para que cuente una transicin de verdadero a falso (accionado por evento), introduzca un 0.
S:49
down count
Introduzca un valor preseleccionado para determinae cuntas condiciones desea que ocurran antes de la interrupcin. Los lmites vlidos son de 0 a 32,767. Si desea que la interrupcin ocurra siempre, introduzca un 0 un 1.
S:50
Importante: Si cambia la configuracin PII en el modo marcha, debe alternar el modo a program, y de nuevo al modo marcha para que el cambio se realice.
1785 6.5.12ES Enero 1997
196
Monitoreo de interrupciones de entrada de procesador
Use la pantalla de estado del procesador en su software de programacin para monitorear los PII.
Processor Status Processor input interrupt scan [ms] last: 0 events since last interrupt: changed bits maximum: 0 0 00000000 00000000
Selectable timed interrupt scan [ms] Overall program scan [ms] Main control program A B C D E F G H I scan scan scan scan scan scan scan scan scan [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms]
last: last: last: last: last: last: last: last: last: last: last:
0 0 0 0 0 0 0 0 0 0 0
maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum:
0 0 0 0 0 0 0 0 0 0 0
Esta direccin: S:51
Almacena: Mscara de retorno (bits cambiados)
Descripcin: Muestra las transiciones de bits que causan la interrupcin. Si un bit es 1, el bit ha cambiado desde la ltima interrupcin. Si el bit es 0, no ha cambiado desde la ltima interrupcin. Se puede usar esta informacin para condicionar otros renglones en el programa de lgica de escalera. Importante: Si uno de estos bits ya est establecido (es decir, una interrupcin previa estableci el bit), el procesador establece un fallo menor (S:10/12) para indicar una posible superposicin de PII. Importante: Si desea monitorear esta superposicin, asegrese de que el ltimo rengln del programa PII restablezca esta mscara de retorno en el archivo de estado.
S:52
Acumulador (eventos)
Muestra el nmero de condiciones que ocurrieron antes de la interrupcin. Este valor debera ser igual al valor en el campo de contador de la informacin de configuracin. Si estos valores no son iguales: las interrupciones no se estn ejecutando cuando se supone que lo hagan se est intentando contar demasiados eventos los eventos estn sucediendo muy rpidamente para contarlos
S:55 S:56
Tiempo de escn (ltimo) Tiempo de escn (mximo)
Muestra el escn actual o ltimo a travs de la PII. Muestra el valor mximo que fue mostrado en el campo de ltimo escn.
Use S:51/0-15 dentro del archivo PII ya que estos bits son: asignados desde el mdulo de entrada actual que est siendo usado para la PII retentivos Para que la rutina PII se ejecute correctamente, no use las direcciones de los bits del mdulo de entrada dentro de la rutina PII.
1785 6.5.12ES Enero 1997
Captulo
20
Especificaciones del sistema

Especificaciones del procesador
Corriente del backplane PLC 5/11, 5/20, 5/26, 5/30 . . . . . . . . . . . . . . . . . . 2.3 A PLC 5/40, 5/46, 5/40L, 5/60, 5/60L 5/80, 5/86 . . 3.3 A PLC 5/20E, 5/40E, 5/80E . . . . . . . . . . . . . . . . . . . 3.6 A Disipacin trmica PLC 5/11, 5/20, 5/26, 5/30 . . . . . . . . . . . . . . . . . . 41.30 BTU/hr PLC 5/40, 5/46, 5/40L, 5/60, 5/60L 5/80, 5/86 . . 59.04 BTU/hr PLC 5/20E, 5/40E, 5/80E . . . . . . . . . . . . . . . . . . . 61.43 BTU/hr Temperatura de operacin . . . 0 a 60C (32 140 F) Condiciones ambientales Temperatura de almacen. . . . . 40 a 85C ( 40 a 185 F) Humedad relativa . . . . . . . . . 5 a 95% (sin condensacin) Choque Vibracin (operativa y no operativa) De operacin . . . . . . . . . . . . aceleracin pico de 30 g durante 111 ms Fuera de operacin aceleracin pico de 50 g durante 111 ms 1 g @ 10 a 500 Hz 0.012 pulgadas de desplazamiento pico a pico Variaciones mximas a 60C . . . . 5 min. mensualmente Reloj de hora del da/calendario Variaciones tpicas a 20C . . . . . . 20 s mensualmente Precisin de temporizacin 1 escn de programa Batera Mdulos de memoria 1770 XYC 1785 ME16 1785 ME32 1785 ME64 1785 M100
Escn tpico de E/S discretas
0.5 ms / E/S locales extendidas 10 ms / comunicacin de adaptador de E/S remotas a 57.6 kbps 7 ms / comunicacin de adaptador de E/S remotas a 115.2 kbps 3 ms / comunicacin de adaptador de E/S remotas a 230.4 kbps
Mdulos de E/S
Mdulos de E/S Boletn 1771, incluyendo de 8, 16, 32 puntos e inteligentes.
1785 6.5.12ES Enero 1997
202
2 slot Cualquier combinacin de mdulos de 8 puntos Los mdulos de 16 puntos deben ser parejass de E/S p No se aceptan mdulos de 32 p puntos 1 slot Cualquier combinacin de mdulos de 8 16 p puntos q Los mdulos de 32 puntos deben ser parejass de E/S 1/2 slot Cualquier combinacin de mdulos de 8, 16 32 puntos DH+ DH usando 1785 KA En serie Ethernet (protocolo TCP/IP, puerto de transceiver AUI de 15 pines) E/S remotas E/S locales extendidas (procesadores PLC 5/40L y 5/60L solamente)
Direccionamiento de hardware
Comunicacin
Ubicacin Codificacin
Chasis 1771 A1B, A2B, A3B, A3B1, A4B, ranura del extremo izquierdo Entre 40 y 42 Entre 54 y 56 PLC 5/20, 5/26 PLC 5/30 PLC 5/40, 5/46, 5.40L PLC 5/60, 5/60L PLC 5/80, 5/86 PLC 5/20E PLC 5/40E PLC 5/80E 1.21 kg (2.7 lbs) 1.20 kg (2.6 lbs) 1.42 kg (3.1 lbs) 1.42 kg (3.1 lbs) 1.42 kg (3.1 lbs) 1.43 kg (3.2 lbs) 1.39 kg (3.1 lbs) 1.38 kg (3.0 lbs)
Peso
Certificaciones (cuando el producto est marcado)
CSA Clase I, Divisin 2, Grupos A, B, C, D Listado por UL Marcado CE para todas las directivas aplicables
1785 6.5.12ES Enero 1997
203
Especificaciones del procesador (continuacin)

Mximo de palabras de memoria del usuario Mximo nmero de racks de E/S (direcc. de rack)
Procesador/ No. de cat.
Total mximo de E/S (cualquier combinacin) 512 (cualquier combinacin) o 384 ent + 384 sal (complementarias)
Tipos de puertos de comunicacin 1 DH+/E/S remotas (adaptador ( p o esc e ) escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 DH+ (Fijo) 1 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 DH+ (Fijo) 1 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 canal Ethernet solamente 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 4 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 2 DH+/E/S remotas (adaptador o escner) 1 canal Ethernet solamente 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 E/S locales extendidas 4 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 E/S locales extendidas
Mximo nmero de chasis de E/S Total Local ext Remota 4 (debe ser el rack 3)
PLC 5/11 (1785 L11B) PLC 5/20 (1785 L20B) PLC 5/26 (1785 L26B)
8K
4 (0 3)
16K
512 (cualquier combinacin) o 512 ent + 512 sal (complementarias)
4 (0 3)
13
12
PLC 5/20E (1785 L20E)
16K
512 (cualquier combinacin) o 512 ent + 512 sal (complementarias) 1024 (cualquier combinacin) o 1024 ent y 1024 sal (complementarias) 2048 (cualquier combinacin) o 2048 ent + 2048 saL (complementarias)
4 (0 3)
13
12
PLC 5/30 (1785 L30B) PLC 5/40 (1785 L40B) PLC 5/46 (1785 L46B)
32 K
8 (0 7)
29
28
48 K
16 (0 17)
61
60
PLC 5/40E (1785 L40E)
48 K
2048 (cualquier combinacin) o 2048 ent + 2048 saL (complementarias)
16 (0 17)
61
60
PLC 5/40L (1785 L40L)
48 K
2048 (cualquier combinacin) o 2048 ent + 2048 saL (complementarias) 3072 (cualquier combinacin) o 3072 ent + 3072 sal (complementarias)
16 (0 17)
61
16
60
PLC 5/60 (1785 L60B)
64 K
24 (0 27)
93
92
PLC 5/60L (1785 L60L)
64 K
24 (0 27)
81
16
64
Los procesadores PLC 5/40, 5/40E, 5/40L tienen un lmite de 32 K palabras por archivo de tabla de datos. Los procesadores PLC 5/60 y 5/60L tienen un lmite de 56 K palabras por archivo de programa y 32 K palabras por archivo de tabla de datos.
1785 6.5.12ES Enero 1997
204
Procesador/ No. de cat. PLC 5/80 (1785 L80B) PLC 5/86 (1785 L86B)
Mximo de palabras de memoria del usuario
Total mximo de E/S (cualquier combinacin) 3072 (cualquier combinacin) o 3072 ent + 3072 sal (complementarias)
Tipos de puertos de comunicacin 4 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422As 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS 232 y 423 y compatible con RS 422A 1 canal Ethernet solamente
Mximo nmero de racks de E/S (direcc. de rack)
Mximo nmero de chasis de E/S
100 K
24 (0 27)
93
92
PLC 5/80E (1785 L80E)
100 K
24 (0 27)
65
64
Los procesadores PLC 5/80, 5/80E tienen un lmite de 64 K palabras de espacio de tabla de datos total con un lmite de 56 K palabras por archivo de programa y 32 K palabras por archivo de tabla de datos.
Especificaciones de la batera (1770 XYC)

Vida estimada de la batera en el peor de los casos Batera usada en este procesador: PLC 5/11, 5/20 y -5/20E A esta temperatura: Sin alim. elct. 100%: 256 das 2 aos 84 das 1 ao Sin alim. elct. 50%: 1.4 aos 4 aos 150 das 1.2 aos Duracin de la batera despus de que se ilumina el LED 11.5 das 47 das 5 das 30 das
60C 25C
PLC 5/30, 5/40, 5/40L, 5/60, 560L, 5/80, 5/40E y 5/80E
60C 25C
El indicador de la batera (BATT) le advierte cuando la carga de la batera est baja. Estas duraciones se basan en el supuesto de que slo la batera est suministrando la alimentacin elctrica al procesador (sin alimentacin elctrica al chasis) una vez que se enciende el LED por primera vez.
1785 6.5.12ES Enero 1997
Captulo
21
Archivo de estado del procesador

Los datos de estado del procesador se almacenan en el archivo de datos 2. Importante: Para obtener ms informacin acerca de cualquiera de estos temas, vea la descripcin en este manual o los documentos referentes al software de programacin.
S:0 S:2
Esta palabra de archivo de estado S:0 Almacena:
Indicadores aritmticos bit 0 = acarreo bit 1 = overflow bit 2 = cero bit 3 = signo Estado e indicadores del procesador S:1/00 S:1/01 S:1/02 S:1/03 S:1/04 S:1/05 S:1/06 S:1/07 S:1/08 S:1/09 S:1/10 S:1/11 S:1/12 S:1/13 S:1/14 S:1/15 La suma de comprobacin RAM no es vlida en el momento del encendido. Procesador en modo marcha Procesador en modo prueba Procesador en modo programa El procesador est cargando al mdulo de memoria Procesador en modo descarga El procesador tiene las ediciones de prueba habilitadas El interruptor de seleccin de modo en posicin REMOTA Forzados habilitados Forzados presentes El procesador se carg con xito al mdulo de memoria Programacin en lnea No definido Suma de comprobacin del programa del usuario calculada Ultimo escn de lgica de escalera o paso SFC El procesador est ejecutando el primer escn de programa o el primer escn del paso siguiente en un SFC
S:1
1785 6.5.12ES Enero 1997
212
Esta palabra de archivo de estado S:2
Almacena:
Informacin de establecimiento de interruptor S:2/00 a S:2/05 S:2/06 Nmero de estacin DH+ de canal 1A
Velocidad en baudios de canal 1A DH+ 0 1 57.6 kbps 230.4 kbps
S:2/07 S:2/08 S:2/09
No definido Ultimo estado 0 1 las salidas estn desactivadas las salidas retienen el ltimo estado
S:2/11 S:2/12
direccionamiento del chasis de E/S bit 12 0 1 0 1 bit 11 0 0 1 1 ilegal 1/2 slot 1 slot 2 slot
S:2/13 S:2/14
Transferencia del mdulo de memoria bit 14 bit 13 0 0 del procesador 0 1 el mdulo de memoria se transfiere a la memoria si la memoria del procesador no es vlida el mdulo de memoria no se transfiere a la memoria del procesador el mdulo de memoria se transfiere a la memoria en el momento del encendido
1 1 del procesador S:2/15
Proteccin de memoria del procesador 0 1 habilitada inhabilitada
S:3 10
Esta palabra de archivo de estado S:3 a S:6 Almacena:
Tabla de nodos activos para el canal 1A Palabra Bits No. de estacin DH+ 3 0 15 00 17 4 0 15 20 37 5 0 15 40 57 6 0 15 60 77 Bits de estado global: (Vea tambin S:27, S:32, S:33, S:34 y S:35) S:7/0 7 S:7/8 15 bits de fallo del rack para los racks 0-7 no usado
S:7
1785 6.5.12ES Enero 1997
213
Esta palabra de archivo de estado S:8 S:9 S:10
Almacena:
Ultimo escn de programa (en ms) Escn de programa mximo (en ms) Fallo menor (palabra 1) Vea tambin S:17 S:10/00 S:10/01 S:10/02 S:10/03 S:10/04 La batera est baja (reemplace dentro de 1-2 das) La tabla de nodos activos DH+ ha cambiado Retardo STI demasiado corto; hay una superposicin del programa de interrupcin mdulo de memoria transferido en el momento del encendido Las ediciones evitan que el SFC contine; el tamao de la tabla de datos cambi durante el modo programa; se restablece automticamente en el modo marcha Archivo de estado de E/S no vlido reservado No existen ms bloques de comando para ejecutar las transferencias en bloques Memoria insuficiente en el mdulo de memoria para cargar el programa del procesador No hay MCP configurado para ejecutarse No ser permiten MCP El nmero de la palabra PII no se encuentra en el rack local Superposicin PII no existen bloques de comando para obtener PII Overflow aritmtico Superposicin de la accin SFC prolongada" - el paso todava estaba activo cuando el paso se reactiv
S:10/05 S:10/06 S:10/07 S:10/08 S:10/09 S:10/10 S:10/11 S:10/12 S:10/13 S:10/14 S:10/15
1785 6.5.12ES Enero 1997
214
S:11
palabra de fallo mayor S:11/00 S:11/01 S:11/02 S:11/03 S:11/04 Archivo de programa alterado (cdigos 10 19). Vea los cdigos de fallo mayor (S:12). Direccin alterada en el programa de lgica de escalera (cdigos 20 29). Vea los cdigos de fallo mayor (S:12). Error de programacin (cdigos 30 49). Vea los cdigos de fallo mayor (S:12). El procesador detect un fallo SFC (cdigos 71 79). Vea los cdigos de fallo mayor (S:12). El procesador detect un error cuando ensambl un archivo de programa de lgica de escalera (cdigo 70); se encontraron instrucciones LBL duplicadas. Fallo de proteccin de encendido. El procesador establece este bit de fallo mayor cuando se enciende en el modo marcha si el bit de control del usuario S:26/1 est establecido. Fallo de dispositivo perifrico. Fallo generado por el usuario; el procesador salt a la rutina de fallo (cdigos 0 9). Vea los cdigos de fallo mayor (S:12). El temporizador de control (watchdog) fall. Sistema configurado incorrectamente (cdigos 80-89). Vea los cdigos de fallo mayor (S:12). Error de hardware recuperable MCP no existe o no es un archivo SFC o lgica de de escalera. El archivo PII no existe o no es un archivo de lgica de escalera. El archivo STI no existe o no es un archivo de lgica de escalera La rutina de fallo no existe o no es un archivo de lgica de escalera El archivo de programa en fallo no contiene lgica de escalera.
S:11/05
S:11/06 S:11/07 S:11/08 S:11/09 S:11/10 S:11/11 S:11/12 S:11/13 S:11/14 S:11/15
1785 6.5.12ES Enero 1997
215
S:12
Este cdigo de fallo: 00 09 Indica este fallo:
Esta palabra almacena los siguientes cdigos de fallo:
Y el fallo es: Recuperable:: la rutina de fallo puede indicar al procesador que borre el fallo y luego contine escaneando el programa. Una rutina de fallo se ejecuta cuando se produce cualquiera de estos fallos.
Reservado para cdigos de fallo definidos por el usuario Usted puede usar cdigos de fallo definidos por el usuario para identificar diferentes tipos de fallos o condiciones de error en su programa, generando su propio fallo recuperable. Para usar estos cdigos de fallo, seleccione una condicin de entrada que decida si salta a un archivo de rutina de fallo, luego use la instruccin JSR como medio para saltar al archivo de rutina de fallo. Para usar la instruccin JSR, introduzca el nmero de cdigo de fallo 0-9 (un valor inmediato) como el primer parmetro de entrada de la instruccin. Cualquier otro parmetro es ignorado (aunque tenga una instruccin SBR al comienzo de su archivo de rutina de fallo. No se puede pasar parmetros al archivo de rutina de fallo usando instrucciones JSR/SBR). Usted no tiene que usar los cdigos de fallo definidos por el usuario para generar su propio fallo. Si program una JSR sin parmetros de entrada, el procesador escribir un cero en el campo Fault Code. El propsito de usar los cdigos de fallo definidos por el usuario es permitirle distinguir los diferentes tipos de fallos o cdigos de error segn los nmeros de cdigo de fallo 0-9. Cuando la condicin de entrada es verdadera, el procesador copia el nmero de cdigo de fallo introducido como el primer parmetro de entrada de la instruccin JSR en la palabra 12 del archivo de estado del procesador (S:12), el cual es el campo Fault Code. El procesador establece un fallo mayor S:11/7 User Generated Fault.". Luego el procesador entra en fallo a menos que usted restablezca la palabra de fallo mayor (S:11) o el bit de fallo especfico a travs de la lgica de escalera en la rutina de fallo.
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 30 31 32 33
Fall la verificacin de la tabla de datos Suma de comprobacin incorrecta del programa de usuario Tipo incorrecto de operando entero, restaure un archivo nuevo en la memoria del procesador Tipo de operacin en modo combinado incorrecto, restaure un archivo nuevo en la memoria del procesador No hay insuficientes operandos para una instruccin, restaure un archivo nuevo en la memoria del procesador Demasiados operandos para instrucciones, restaure un archivo nuevo en la memoria del procesador Instruccin alterada, probablemente debido a la restauracin de un archivo de memoria del procesador no compatible (cdigo incorrecto) No se puede encontrar el final de la expresin; restaure un archivo nuevo en la memoria del procesador Falta el indicador de fin de zona de edicin; restaure un archivo nuevo en la memoria del procesador Descarga cancelada Se introdujo un nmero de elemento muy grande en una direccin indirecta Se introdujo un nmero de elemento negativo en una direccin indirecta Si intent obtener acceso a un archivo de programa no existente Se us un nmero de archivo negativo, un nmero de archivo mayor que el nmero de archivos existentes o se intent direccionar indirectamente los archivos 0, 1, 2 Se intent direccionar indirectamente un archivo del tipo incorrecto Se intent saltar demasiados archivos de subrutinas anidadas No se introdujeron suficientes parmetros de subrutina Se salt a un archivo no vlido (no de lgica de escalera) Se salt a un archivo de rutina CAR que no tiene el cdigo 6800
Recuperable: p la rutina de fallo puede indicar al procesador que d borre el fallo y luego contine escaneando el programa. Una rutina de fallo se ejecuta cuando se produce cualquiera de q estos fallos.
Recuperable No recuperable: lla rutina d f ll i de fallo se ejecutar pero no puede poner a ceros el bit de fallo mayor 2.
1785 6.5.12ES Enero 1997
216
Este cdigo de fallo: 34 35 36 37 38
Indica este fallo: Se introdujo un nmero preseleccionado o acumulado negativo en una instruccin de temporizador Se introdujo una variable de tiempo negativa en una instruccin PID Se introdujo un punto de ajuste fuera de lmites en una instruccin PID. Direccion un mdulo no vlido en una instruccin de transferencia en bloques, entrada inmediata o salida inmediata Introdujo una instruccin RET de un archivo que no era subrutina
Y el fallo es: Recuperable p
No recuperable la rutina de fallo se ejecutar pero no puede poner a ceros el bit de fallo mayor 2. Recuperable: No recuperable: p la rutina de fallo se ejecutar pero no puede poner a d ceros el bit de fallo mayor 2.
39
Instruccin FOR con NXT faltante
40 41 42 43 44
El archivo de control es demasiado pequeo para la instruccin PID, BTR, BTW o MSG Instruccin NXT con FOR faltante Intent saltar a una etiqueta no existente El archivo no es de tipo SFC Error con el uso de SFR. Este error ocurre si: usted intenta restablecer dentro de una ruta de acceso simultnea usted especific un nmero de referencia de paso que no se encontr o no est vinculado a un paso (no es una transicin) no se complet el SFR previo a un paso diferente
45 46 69 70 71 72 73 74 75 76 77 78 79 80 81 82
Se introdujo un nmero de canal no vlido Reservado El procesador detect etiquetas duplicadas El procesador intent arrancar un subdiagrama SFC que ya se est ejecutando El procesador intent parar un subdiagrama SFC que no se est ejecutando El procesador intent arrancar ms que el nmero permitido de subdiagramas Se detect un error del archivo SFC La SFC tiene demasiadas funciones activas La SFC establece lazos para s misma La SFC se refiere a un paso, transicin, subdiagrama o archivo SC que falta, est vaco o es demasiado pequeo El procesador no puede seguir ejecutando la SFC despus de un corte de energa Se intent descargar una SFC a un procesador que no puede ejecutar las SFC Existe un error de configuracin de E/S Posicion incorrectamente un interruptor del backplane del chasis de E/S activando los interruptores 4 y 5 Tipo de cartucho incorrecto para la operacin seleccionada. Este error tambin ocurre si el procesador no tiene un mdulo de memoria, pero los interruptores del backplane estn posicionados para un mdulo de memoria. Asegrese de que los interruptores del backplane estn posicionados correctamente (posicione el interruptor 6 en ON y el interruptor 7 en OFF si el procesador no tiene un mdulo de memoria).
Recuperable: p
No recuperable p No recuperable
1785 6.5.12ES Enero 1997
217
Este cdigo de fallo: 83 84 85 86 87 88
Indica este fallo: Fallo de usuario del temporizador de control (watchdog) Error en la transferencia en bloques del modo adaptador configurado por el usuario Mdulo de memoria incorrecto El mdulo de memoria no es compatible con la computadora principal Sobreposicin de la lista de racks del escner Los canales de escn estn sobrecargando el bfer de E/S remotas; demasiados datos para ser procesados por el procesador. Si se encuentra el cdigo de fallo 88, asegrese de seguir las pautas de diseo indicadas en la pgina 4-9. Ms especficamente, asegrese de: agrupar los 1/4 de rack y los 1/2 de racks de cada rack lgico. No los intercale con otros nmeros de rack. si usa el direccionamiento de E/S complementarias, trate las direcciones de rack complementarias individualmente al agrupar los racks; los nmeros de rack primario son independientes de los nmeros de rack complementario.
Y el fallo es: No recuperable p
90 t 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 200 201 202 203 204 205
Fall la prueba de memoria extensa del mdulo Sidecar. Comunquese con su representante Allen-Bradley para obtener servicio Tipo de mensaje no definido del mdulo Sidecar El mdulo Sidecare solicita una agrupacin no definida Tamao mximo de agrupacin no permitido del mdulo Sidecar Mensaje ASCII no vlido del mdulo Sidecar El mdulo Sidecar indic un fallo, el cual puede ser el resultado de un programa Sidecar incorrecto o un fallo de hardware El mdulo Sidecar no tiene una conexin fsica al procesador PLC-5 El mdulo Sidecar solicit un tamao de agrupacin que es demasiado pequeo para el comando PC3 (ocurre en el momento del encendido) Fall la prueba RAM de 16 bytes del primer/ltimo mdulo Sidecar Fall la transferencia de datos de procesador a mdulo Sidecar Fall la transferencia de procesador al mdulo Sidecar Fall la transferencia del final de escan del mdulo Sidecar El nmero especificado para la transferencia de datos no procesados a travs del mdulo Sidecar es un valor no vlido El nmero de elemento especificado para la transferencia de datos no procesados a travs del mdulo Sidecar es un valor no vlido El tamao de la transferencia solicitada a travs del mdulo Sidecar es un tamao no vlido El offset en el segmento de transferencia no procesada del mdulo Sidecar es un valor no vlido Violacin de proteccin de transferencia del mdulo Sidecar; para los procesadores PLC-5/26, -5/46 y -5/86 solamente Falt la transferencia de salida ControlNet Faltaron los datos de entrada ControlNet Faltaron los datos de diagnstico ControlNet Overflow de datos de transmisin del programa ControlNet Configuracin ControlNet demasiado compleja para el procesador PLC-5 Configuracin ControlNet excedi la anchura de banda PLC 5
Recuperable
Recuperable Recuperable p
1785 6.5.12ES Enero 1997
218
S:13 S:24
Esta palabra de archivo de estado S:13 S:14 S:15 S:16 Almacena:
Archivo de programa donde ocurri el fallo Nmero de rengln donde ocurri el fallo Archivo de estado VME Archivo de estado de E/S
1785 6.5.12ES Enero 1997
219
Almacena:
Fallo menor (palabra 2) Vea tambin S:10 S:17/00 S:17/01 S:17/02 S:17/03 S:17/04 S:17/05 S:17/06 Cola BT llena a E/S remotas Cola llena - canal 1A; transferencias en bloques remotas mximas usadas Cola llena - canal 1B; transferencias en bloques remotas mximas usadas Cola llena - canal 2A; transferencias en bloques remotas mximas usadas Cola llena - canal 2B; transferencias en bloques remotas mximas usadas No hay mdem en puerto en serie Rack de E/S remotas en tabla de racks locales o El rack de E/S remotas es ms grande que el tamao de la imagen. Este fallo tambin se puede causar por el rack local si el rack local est establecido para un escn de densidad octal y las tablas de imagen de E/S son menors que 64 palabras (8 racks) cada una. S:17/07 S:17/08 S:17/09 S:17/10 S:17/11 S:17/12 S:17/13 S:17/14 S:17/15 La revisin de firmware para los pares 1A/1B 2A/2B no coincide con la revisin de firmware del procesador Error de instruccin ASCII Direccin de nodo duplicada Error de lista de encuesta maestro DF1 Violacin de un elemento de la tabla de datos del procesador protegido Violacin del archivo de procesador protegido Uso de las 32 MSG de ControlNet Uso de los 32 CIO de LECTURA 1771 y/o ESCRITURA 1771 ControlNet Uso de los 8 CIO de Flex I/O ControlNet Ao del reloj del procesador Mes del reloj del procesador Da del reloj del procesador Hora del reloj del procesador Minuto del reloj del procesador Segundo del reloj del procesador Offset de direccionamiento indexado Reservado
S:18 S:19 S:20 S:21 S:22 S:23 S:24 S:25
1785 6.5.12ES Enero 1997
2110
S:26 S:35
Bits de control del usuario S:26/00 Reinicio/continuacin de SFC: cuando se restablece, el procesador reinicia en el primer paso en SFC. Cuando se establece, el procesador contina el paso activo despus de un corte de energa Proteccin de encendido despus del corte de energa: cuando se restablece, no hay proteccin. Cuando se establece, el procesador establece el bit de fallo mayor S:11/5 al encenderse en el modo marcha. Defina la direccin del rack local: cuando se restablece, la direccin del rack local es 0. Cuando se establece, la direccin del rack local es 1. Establezca las E/S complementarias (serie A solamente): cuando se restablecen, las E/S complementarias no estn habilitadas. Cuando se establecen, las E/S complementarias estn habilitadas. Bit de compatibilidad de transferencia en bloques local: cuando se restablece, operacin normal. Cuando se establece, elimina los frecuentes errores de suma de comprobacin de mdulos BT determinados. Bit de compatibilidad del escner PLC-3: cuando se establece (1), la respuesta del canal adaptador se retarda durante 1 ms; cuando se restablece (0), funciona en el tiempo de respuesta normal. Bit de inhibicin de modificacin de la tabla de datos: Cuando se establece (1), el usuario no puede editar la tabla de datos ni modificar los forzados cuando el interruptor de llave del procesador est en la posicin RUN (marcha). Usted controla este bit con su software de programacin No definido
S:26/01
S:26/02 S:26/03
S:26/04
S:26/05
S:26/06
S:26/07 a S:26/15 S:27
Bits de control de rack: (Vea tambin S:7, S:32, S:33, S:34 y S:35) S:27/0 7 bits de inhibicin de rack de E/S para racks 0 7 S:27/8 15 bits de restablecimiento de rack de E/S para racks 0 7
S:28 S:29 S:30 S:31 S:32
Punto de ajuste del temporizador de control (watchdog) de programa Archivo de rutina de fallo Punto de ajuste STI Nmero de archivo STI Bits de estado global: (Vea tambin S:7, S:27, S:33, S:34 y S:35) S:32/0 7 S:32/8 15 bits de fallo del rack para los racks 10 17 (octal) no usado bits de inhibicin del rack de E/S para los racks 10 17 bits de restablecimiento del rack de E/S para los racks 10 17
S:33
Bits de control de rack: (Vea tambin S:7, S:27, S:32, S:34 y S:35) S:33/0 7 S:33/8 15
1785 6.5.12ES Enero 1997
2111
Almacena:
Bits de estado global: (Vea tambin S:7, S:27, S:32, S:33 y S:35) S:34/0 7 S:34/8 15 bits de fallo del rack para los racks 20 27 (octal) no usado bits de inhibicin del rack de E/S para los racks 20 27 bits de restablecimiento del rack de E/S para los racks 20 27
S:35
Bits de control de rack: (Vea tambin S:7, S:27, S:32, S:33 y S:34) S:35/0 7 S:35/8 15
1785 6.5.12ES Enero 1997
2112
S:36 S:78
Esta palabra de archivo de estado S:36 S:45 S:46 S:47 S:48 S:49 S:50 S:51 S:52 S:53 S:54 S:55 S:56 S:57 S:58 S:59 S:60 S:61 S:62 S:63 S:64 S:65 S:66 S:77 S:78 Almacena:
Reservado Nmero de archivo de programa PII Grupo de mdulo PII Mscara de bit PII Valor de comparacin PII Cuenta regresiva PII Bit cambiado PII Eventos PII desde la ltima interrupcin Tiempo de escn STI (en ms) Tiempo de escn mximo STI (en ms) Tiempo de ltimo escn PII (en ms) Tiempo de escn mximo PII (en ms) Suma de verificacin de programa de usuario Reservado Escn de transferencia discreta de canal de E/S locales extendidas (en ms) Escn mximo discreto de canal de E/S locales extendidas (en ms) Escn de transferencia en bloques de canal de E/S locales extendidas (en ms) Escn mximo de transferencia en bloques de canal de E/S extendidas (en ms) Nmero de archivo de proteccin de tabla de datos de procesador protegido El nmero de bloques de comando de transferencia en bloques remota que usa el par de canales 1A/1B. El nmero de bloques de comando de transferencia en bloques remota que usa el par de canales 2A/2B. Reservado. Fraccin del tiempo de comunicacin para las funciones de mantenimiento interno de comunicacin (en ms) Bits de inhabilitar de actualizacin de E/S en MCP Bit 0 para MCP A Bit 1 para MCP B etc.
1785 6.5.12ES Enero 1997
2113
S:79 S:127
Bits de inhibicin de MCP Bit 0 para MCP A Bit 1 para MCP B etc.
S:80 S:127
Nmero de archivo MCP Tiempo de escn de MCP (en ms) Tiempo de escn mx de MCP (en ms) La secuencia anterior se aplica a cada MCP; por lo tanto, cada MCP tiene 3 palabras de estado. Por ejemplo, palabra 80: nmero de archivo usado para MCP A palabra 81: tiempo de escn para MCP A palabra 82: tiempo de escn mximo para MCP A palabra 83: nmero de archivo para MCP B palabra 84: tiempo de escn para MCP B etc.
1785 6.5.12ES Enero 1997
2114
Notas
1785 6.5.12ES Enero 1997
Captulo
22

Si desea leer acerca de: Instrucciones de rel Instrucciones de temporizador Instrucciones de contador Instrucciones de comparacin Instrucciones de clculo Instrucciones de lgica Instrucciones de conversin Instrucciones de modificacin y transferencia de bits Instrucciones de archivo Instrucciones de diagnstico Instrucciones de desplazamiento de registro Instrucciones de secuenciador Instrucciones de control de programa Instrucciones de control de proceso y mensajes Instrucciones de transferencia en bloques Instrucciones ASCII Requisitos de temporizacin y memoria para las instrucciones de bit y palabra Requisitos de temporizacin y memoria para las instrucciones de control de programa, archivo y ASCII Vaya a la pgina: 22-2 22-3 22-4 22-5 22-7 22-13 22-14 22-15 22-16 22-17 22-18 22-19 22-19 22-22 22-23 22-24 22-27 22-30
Importante:
Para obtener una descripcin ms detallada de cada una de estas instrucciones, vea la Referencia del conjunto de instrucciones de software de programacin PLC5, publicacin 1785-6.1ES.
1785 6.5.12ES Enero 1997
222
Instrucciones de rel
Instruccin I:012 07 I:012 07 O:013 ( ) 01 O:013 ( L ) 01 Activacin de salida OTE Examina si abierto XIO Examina si cerrado XIC Descripcin Examina el bit de la tabla de datos I:012/07, el cual coincide con el terminal 7 de un mdulo de entrada en el rack de E/S 1, grupo de E/S 2. Si este bit de la tabla de datos est establecido (1), la instruccin es verdadera. Examina el bit de la tabla de datos I:012/07, el cual coincide con el terminal 7 de un mdulo de entrada en el rack de E/S 1, grupo de E/S 2. Si este bit de la tabla de datos est restablecido (0), la instruccin es verdadera. Si las condiciones de entrada que preceden esta instruccin de salida se hacen verdaderas, establece (1) el bit O:013/01, el cual coincide con el terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Si las condiciones de entrada que preceden esta instruccin de salida se hacen verdaderas, establece (1) el bit O:013/01, el cual coincide con el terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Este bit de la tabla de datos permanece establecido aun si la condicin de rengln se hace falsa. Si las condiciones de entrada que preceden esta instruccin de salida se hacen verdaderas, establece (0) el bit O:013/01, el cual coincide con el terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Esto es necesario para restablecer un bit que ha sido enclavado. Esta instruccin actualiza una palabra de bits de imagen de entrada antes de la prxima actualizacin de imagen de entrada normal. Direccione esta instruccin segn rack y grupo (RRG). Para un chasis local, el escn de programa se interrumpe mientras se escanean las entradas del grupo de E/S direccionado; para un chasis remoto, el escn del programa se interrumpe solamente para actualizar la imagen de entrada con los ltimos estados tal como se encuentran en el bfer de E/S remotas. Esta instruccin actualiza una palabra de bits de imagen de salida antes de la prxima imagen de salida normal. Direccione esta instruccin segn rack y grupo (RRG). Para un chasis local, el escn de programa se interrumpe mientras se escanean las salidas del grupo de E/S direccionado; para un chasis remoto, el escn del programa se interrumpe solamente para actualizar el bfer de E/S remotas con los ltimos estados tal como se encuentran en la imagen de salida.
enclavamiento de salida OTL
O:013 (U ) 01
Desenclavamiento de salida OTU
01 ( IIN )
Entrada inmediata IIN
01 ( IOT )
Salida inmediata IOT
1785 6.5.12ES Enero 1997
223
Instrucciones de temporizador
Instruccin TON TIMER ON DELAY Timer T4:1 1.0 Time base Preset 15 Accum 0 Temporizador a la conexin TON Bits de estado: EN - Habilitacin TT - Temporizacin del temporizador DN - Efectuado Descripcin Si las condiciones de entrada se hacen verdaderas, el temporizador T4:1 comienza a incrementar en intervalos de 1 segundo. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (15), el temporizador se para y establece el bit de efectuado del temporizador. EN Condicin del rengln 15 Falso Verdadero Verdadero TOF TIMER OFF DELAY Timer T4:1 .01 Time Base Preset 180 Accum 0 Temporizador a la desconexin TOF 0 1 1 TT 14 0 1 0 DN 13 0 0 1 Valor ACC 0 aumentando >= preseleccionado Estado TON Restablecido Temporizando Efectuado
Bits de estado: EN - Habilitacin TT - Temporizacin del temporizador DN - Efectuado
Si las condiciones de entrada son falsas, el temporizador T4:1 comienza a incrementar en intervalos de 10 ms siempre que el rengln permanezca falso. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (180), el temporizador se para y establece el bit de efectuado del temporizador. EN Condicin del rengln 15 Verdadero Falso Falso 1 0 0 TT 14 0 1 0 DN 13 1 1 0 Valor ACC 0 aumentando Estado TOF Restablecido Temporizando
>= preseleccionado Efectuado
Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
1785 6.5.12ES Enero 1997
224
Instruccin RTO RETENTIVE TIMER ON Timer T4:10 1.0 Time Base Preset 10 Accum 0 Temporizador retentivo a la conexin RTO
Descripcin Si las condiciones de entrada se hacen verdaderas, el temporizador T4:10 comienza a incrementar en intervalos de 1 segundo siempre que el rengln permanezca verdadero. Cuando el rengln se hace falsos, el temporizador se para. Si el rengln vuelve a hacerse verdadero, el temporizador contina. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (10), el temporizador se para y establece el bit de efectuado del temporizador. Condicin de EN rengln 15 Falso Verdadero Falso Verdadero Restablecimiento del temporizador RES 0 1 0 1 TT 14 0 1 0 0 DN 13 0 0 0 1 Valor ACC 0 aumentando se retiene Estado RTO Restablecido Temporizando Inhabilitado
Bits de estado: EN - Habilitacin TT - Temporizacin del temporizador DN - Efectuado
>= preseleccionado Efectuado
T4:1 ( RES )
Si las condiciones de entrada se hacen verdaderas, el temporizador T4:1 se restablece. Esta instruccin restablece los temporizadores y contadores, as como los bloques de control. Esto es necesario para restablecer el valor acumulado de la instruccin RTO.
Instrucciones de contador
Instruccin CTU COUNT UP Counter Preset Accum C5:1 10 0 Bits de estado: CU-Conteo progresivo CD-Conteo regresivo DN-Conteo progresivo efectuado OV-Overflow UN-Underflow Conteo progresivo CTU Descripcin Si las condiciones de entrada se hacen verdaderas, el contador C5:1 comienza a contar y se incrementa en 1 cada vez que el rengln va de falso a verdadero. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (10), el contador establece el bit de efectuado del contador. CU DN OV Valor Estado Condicin del rengln 15 13 12 ACC CTU Falso Alterna a verdadero Verdadero Verdadero 0 1 1 1 0 0 1 1 0 0 0 1 0 incrementa en 1 Restablecido Conteo
>= preseleccionado Efectuado >32767 Overflow
1785 6.5.12ES Enero 1997
225
Instruccin CTD COUNT DOWN Counter C5:1 Preset 10 Accum 35 Conteo regresivo CTD
Descripcin Si las condiciones de entrada se hacen verdaderas, el contador C5:1 comienza a contar y disminuye en 1 cada vez que el rengln va de falso a verdadero. Cuando el valor acumulado es menor que el valor preseleccionado (10), el contador restablece el bit de efectuado del contador. Estado CTD Reset Precarga Conteo Efectuado Underflow
CD DN UN Valor Bits de estado: Condicin del CU-Conteo progresivo rengln 14 13 11 ACC CD-Conteo regresivo Falso 0 0 0 0 DN-Conteo progresivo Falso 0 1 0 >= preseleccionado efectuado OV-Overflow Alterna a verdadero 1 1 0 dismin. en 1 UN-Underflow Verdadero 1 0 0 < preseleccionado Verdadero 1 0 1 < -32768
Instrucciones de comparacin
Instruccin LIM LIMIT TEST (CIRC) Low limit N7:10 3 Test N7:15 4 High limit N7:20 22 Prueba de lmite LIM Descripcin Si el valor de prueba (N7:15) es >= el lmite bajo (N7:10) y <= el lmite alto (N7:20), esta instruccin es verdadera. Lmite bajo 0 5 5 10 10 MEQ MASKED EQUAL Source D9:5 0000 0 Mask D9:6 0000 Compare D9:10 0000 Comparacin con mscara para igual MEQ Prueba 0 5 11 0 5 Lmite alto 10 10 10 0 5 LIM T T F T F
10 11 5 T El procesador toma el valor en el origen (D9:5) y pasa dicho valor mediante la mscara (D9:6). Entonces el procesador compara el resultado con el valor de comparacin (D9:10). Si el resultado y estos valores de comparacin son iguales, la instruccin es verdadera. Origen Mscara Comparacin MEQ 0008 0008 0087 0087 0008 0001 000F 00F0 0009 0001 0007 0007 T F T F
1785 6.5.12ES Enero 1997
226
Instruccin CMP COMPARE Expression N7:5 = N7:10 xxx xxxxxxxxxxxxx Source A Source B N7:5 3 N7:10 1 Comparacin CMP
Descripcin Si la expresin es verdadera, esta instruccin de entrada es verdadera. La instruccin CMP puede realizar estas operaciones: igual (=), menor que (<), menor que o igual (<=), mayor que (>), mayor que o igual (>+), diferente (<>) y expresiones complejas (hasta 80 caracteres). Origen B 10 6 20 31 EQU T F F F GEQ T F T T GRT F F T T LEQ T T F F LES F T F F NEQ F T T T
Origen A 10 5 21 30 15 Igual a EQU Mayor o igual que GEQ Mayor que GRT Menor o igual que LEQ Menor que LES Diferente NEQ
14 F F F T T T Si el valor en el origen A (N7:5) es = al valor en el origen B (N7:10), esta instruccin es verdadera. Si el valor en el origen A (N7:5) es > o = al valor en el origen B (N7:10), esta instruccin es verdadera. Si el valor en el origen A (N7:5) es > al valor en el origen B (N7:10), esta instruccin es verdadera. Si el valor en el origen A (N7:5) es < o = al valor en el origen B (N7:10), esta instruccin es verdadera. Si el valor en el origen A (N7:5) es < al valor en el origen B (N7:10), esta instruccin es verdadera. Si el valor en el origen A (N7:5) es diferente al valor en el origen B (N7:10), esta instruccin es verdadera.
1785 6.5.12ES Enero 1997
227
Instrucciones de clculo
Instruccin CPT COMPUTE Dest N7:3 3 Calcular CPT Descripcin Si las condiciones de entrada se hacen verdaderas, calculala Expresin N7:4 - (N7:6 * N7:10) y almacena el resultado en el destino (N7:3). La instruccin CMT puede realizar estas operaciones: sumar (+), restar (-), multiplicar (*), dividir (|), convertir de BCD (FRD), convertir en BCD (TOD), raz cuadrada(SQR), Y lgico (AND), O lgico (OR), NO lgico (NOT), O exclusivo (XOR), cambiar signo (-), borrar (0), y mover, X a la potencia de Y (**), radianes (RAD), grados (DEG), logaritmo (LOG), logaritmo natural (LN), seno (SIN), coseno (COS), tangente (TAN), arco seno (ASN), arco coseno (ACS), arco tangente (ATN), y expresiones complejas (hasta 80 caracteres) Nota: Cualquier valor introducido (por ej., 2.3) se ampla a 8 caracteres (2.3000000). ACS ARCCOSINE Source F8:19 0.7853982 Dest F8:20 0.6674572 Arco coseno ACS Si las condiciones de entrada se hacen verdaderas, se calcula el arco coseno del valor en F8:19 y el resultado se almacena en F8:20. Bit de estado C V Z S ADD ADD Source A Source B Dest N7:3 3 N7:4 1 N7:12 4 Suma ADD Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
Expression N7:4 - (N7:6 * N7:10)
Cuando las condiciones de entrada son verdaderas, suma el valor en el destino A (N7:3) al valor en el destino B (N7:4) y almacena el resultado en el destino (N7:12). Bit de estado C V Z S Descripcin se establece si se genera el acarreo; de lo contrario, se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
228
Instruccin ASN ARCSINE Source Dest F8:17 0.7853982 F8:18 0.9033391 Arco seno ASN
Descripcin Si las condiciones de entrada se hacen verdaderas, calcula el arco seno del valor en F8:17 y almacena el resultado en F8:18. Bit de estado C V Z S Descripcin siempre se restablece se establece si sen genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
ATN ARCTANGENT Source F8:21 0.7853982 Dest F8:22 0.6657737
Arco tangente ATN
Si las condiciones de entrada se hacen verdaderas, calcula el arco tangente del valor en F8:21 y almacena el resultado en F8:22. Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
AVE AVERAGE FILE File #N7:1 Dest N7:0 Control R6:0 Length 4 Position 0
Promedio AVE Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error
Cuando las condiciones de entrada van de falsas a verdaderas, calcula el promedio del archivo #N7:1 y almacena el resultado en N7:0 Bit de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
229
Instruccin CLR CLR Dest D9:34 0000 Borrar CLR
Descripcin Cuando las condiciones de entrada son verdaderas, borra el archivo decimal 9, palabra 34 (establece a cero). Bit de estado C V Z S Descripcin siempre se restablece siempre se restablece siempre se restablece siempre se restablece
COS COSINE Source Dest F8:13 0.7853982 F8:14 0.7071068
Coseno COS
Si las condiciones de entrada se hacen verdaderas, calcula el coseno del valor en F8:13 y almacena el resultado en F8:14. Bit de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Instruccin DIV DIVIDE Source A Source A Dest N7:3 3 N7:4 1 N7:12 3 Divisin DIV
Descripcin Cuando las condiciones de entrada son verdaderas, divide el valor en el Origen A (N7:3) por el valor en el Origen B (N7:4) y almaceae el resultado en el destino (N7:12). Bit de Descripcin estado C V Z S siempre se restablece se establece si se divide entre cero u overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece; no definido si se establece overflow se establece si el resultado es negativo; de lo contrario, se restablece; no definido si se establece overflow
LN NATURAL LOG Source Dest N7:0 5
Logaritmo natural LN
Si las condiciones de entrada se hacen verdaderas, calcula el logaritmo natural del valor en N7:0 y almacena el resultado en F8:20. Bit de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; otherwise resets
F8:20 1.609438
1785 6.5.12ES Enero 1997
2210
Instruccin LOG LOG BASE 10 Source Dest N7:2 5
Descripcin Cuando las condiciones de entrada se hacen verdaderas, calcula el logaritmo en base 10 del valor en N7:2 y almacena el resultado en F8:3. Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
F8:3 0.6989700
MUL MULTIPLY Source A Source B Dest N7:3 3 N7:4 1 N7:12 3
Multiplicar MUL
Cuando las condiciones de entrada son verdaderas, multiplica el valor en el Origen A (N7:3) por el valor en el Origen B (N7:4); almacene el resultado en el Destino (N7:12). Bit de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
NEG NEGATE Source Dest N7:3 3 N7:12 -3
Cambiar de signo NEG
Cuando las condiciones de entrada son verdaderas, cambia el signo del Origen (N7:3) y almacena el resultado en el Destino (N7:12). Esta instruccin convierte los valores positivos en valores negativos y los valores negativos en valores positivos. Bit de Descripcin estado C V Z S se establece si la operacin genera un acarreo; de lo contrario, se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
SIN SINE Source Dest F8:11 0.7853982 F8:12 0.7071068
Seno SIN
Cuando las condiciones de entrada se hacen verdaderas, calcula el seno del valor en F8:11 y almacena el resultado en F8:12. Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
2211
Instruccin SQR SQUARE ROOT N7:3 Source 25 Dest N7:12 5 Raz cuadrada SQR
Descripcin Cuando las condiciones de entrada son verdaderas, calcula la raz cuadrada del Origen (N7:3) y almacena el resultado en el Destino (N7:12). Bit de Descripcin estado C V Z S siempre se restablece se establece si un overflow ocurre durante una conversin de punto flotante (coma flotante)a entero; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
SRT SORT File Control Length Position STD STANDARD DEVIATION File #N7:1 Dest N7:0 Control R6:0 Length 4 Position 0 #N7:1 R6:0 4 0
Clasificar SRT Bits de estado EN - Habilitacin DN - Bit de efectuado ER - Bit de error Desviacin estndar STD Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error
Cuando las condiciones de entrada van de falsas a verdaderas, los valores en N7:1, N7:2, N7:3 y N7:4 se clasifican en orden ascendente.
Cuando las condiciones vayan de falsas a verdaderas, calcula la desviacin estndar de los valores en el archivo no. N7:1 y almacena el resultado en el destino (N7:0). Bit de de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece siempre se restablece
1785 6.5.12ES Enero 1997
2212
Instruccin SUB SUBTRACT Source A Source B Dest N7:3 3 N7:4 1 N7:12 2 Restar SUB
Descripcin Cuando las condiciones de entrada son verdaderas, resta el valor en el Origen B (N74) del valor en el Origen A (N7:3) y almacena el resultado en el destino (N7:12). Bit de estado C V Z S Descripcin se establece si se genera prestar; de lo contrario, se restablece se establece si se genera el underflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
TAN TANGENT Source Dest F8:15 0.7853982 F8:16 1.000000
Tangente TAN
Cuando las condiciones de entrada se hacen verdaderas, calcula la tangente del valor en F8:15 y almacena el resultado en F8:16. Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
XPY X TO POWER OF Y N7:4 Source A 5 Source B N7:5 2 Dest N7:6 25
X a la potencia de Y XPY
Cuando las condiciones se hacen verdaderas, calcula el valor en N7:4, lo eleva a la potencia almacenada en N7:5 y almacena el resultado en N7:6. Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
2213
Instrucciones lgicas
Instruccin AND BITWISE AND Source A Source B Dest D9:3 3F37 D9:4 00FF D9:5 0037 AND Descripcin Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin AND (bit por bit) entre el Origen A (D9:3) y el Origen B (D9:4) y almacena el resultado en el destino (D9:5). La tabla verdad para una operacin AND es: Origen A Origen B Resultado 0 0 0 1 0 0 0 1 0 1 1 1 Operacin NOT D9:3 00FF D9:5 FF00 Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin NOT (calcula el opuesto de) (bit por bit) en el origen (D9:3) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin NOT es: Origen 0 1 OR Destino 1 0
NOT NOT Source A Dest
OR BITWISE INCLUSIVE OR D9:3 Source A 3F37 Source B D9:4 00FF Dest D9:5 3FFF
Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin OR (bit por bit) entre el origen A (D9:3) y origen B (D9:4) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin OR es: Origen A Origen B Resultado 0 0 0 1 0 1 0 1 1 1 1 1
XOR BITWISE EXCLUSIVE OR D9:3 Source A 3F37 Source B D9:4 3F37 Dest D9:5 0000
O exclusivo XOR
Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin O exclusivo (bit por bit) entre el origen A (D9:3) y el origen B (D9:4) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin XOR es: Origen A Origen B Resultado 0 0 0 1 0 1 0 1 1 1 1 0
Bit de estado C V Z S
Descripcin siempre se restablece siempre se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el bit ms significante (el bit 15 para decimal o el bit 17 para octal) est establecido (1); de lo contrario, se restablece
1785 6.5.12ES Enero 1997
2214
Instrucciones de conversin
Instruccin FRD FROM BCD Source Dest D9:3 0037 N7:12 37 Convertir de BCD a entero FRD Descripcin Cuando las condiciones de entrada son verdaderas, convierte el valor BCD en el origen (D9:3) en un valor entero y almacena el resultado en el destino (N7:12). El origen debe estar en el rango de 0 9999 (BCD). Bit de estado C V Z S TOD TO BCD Source Dest N7:3 44 D9:5 0044 Convertir a BCD TOD Descripcin siempre se restablece siempre se restablece se establece si el valor de destino es cero; de lo contrario, se restablece siempre se restablece
Cuando las condiciones de entrada son verdaderas, convierte el valor entero en el origen (N7:3) en un formato BCD y almacena el resultado en el destino (D9:5). Bit de estado C V Descripcin siempre se restablece se establece si el valor de origen es negativo o mayor que 9999 (por ej. fuera del rango de 0-9999) se establece si el valor de destino es cero; de lo contrario, se restablece siempre se restablece
Z S DEG RADIANS TO DEGREE F8:7 Source 0.7853982 F8:8 Dest 45 Convertir a grados DEG
Cuando las condiciones de entrada son verdaderas, convierte los radianes (el valor en el origen A) en grados y almacena el resultado en el destino (el origen multiplicado por 180/). Bit de estado C V Z S Descripcin siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
Instruccin RAD DEGREES TO RADIAN N7:9 Source 45 Dest F8:10 0.7853982 Convertir a radianes RAD
Descripcin Cuando las condiciones de entrada son verdaderas, convierte los radianes (el valor en el origen A) en grados y almacena el resultado en el destino (el origen multiplicado por //180). Bit de Descripcin estado C V Z S siempre se restablece se establece si se genera el overflow; de lo contrario, se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el resultado es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
2215
Instrucciones de modificacin y transferencia de bits

Instruccin MOV MOVE Source Dest N7:3 20 F8:12 20.000000 Mover MOV Descripcin Cuando las condiciones de entrada son verdaderas, mueve una copia del valor en el origen (N7:3) al destino (F8:12), convirtiendo de un tipo de datos a otro. Esto sobrescribe el valor original en el destino. Bit de Descripcin estado C V siempre se restablece se establece si se genera el overflow durante conversin de punto flotante (coma flotante) a entero; de lo contrario, se restablece se establece si el valor de destino es cero; de lo contrario, se restablece se establece si el resultado MSB est establecido; de los contrario, se restablece
Z S MVM MASKED MOVE Source D9:3 478F Mask D9:5 00FF Dest D9:12 008F Mover con mscara MVM
Cuando las condiciones de entrada son verdaderas, el procesador pasa el valor en el origen (D9:3) a travs de la mscara (D9:5) y almacena el resultado en el destino (D9:12). Esto sobrescribe el valor original en el destino. Bit de estado C V Z S Descripcin siempre se restablece siempre se restablece se establece si el resultado es cero; de lo contrario, se restablece se establece si el bit ms significante del valor resultante est estable de lo contrario, se restablece.
Instruccin BTD BIT FIELD DISTRIB Source N7:3 0 Source bit 3 Dest N7:4 0 Source bit 10 Length 6 Distribucin de bits BTD
Descripcin Cuando las condiciones de entrada son verdaderas, el procesador copia el nmero de bits especificados en el parmetro de la longitud, comenzando con el bit de origen (3) del origen (N7:3) y colocando los valores en el destino (N7:4), comenzando con el bit de destino (10).
1785 6.5.12ES Enero 1997
2216
Instrucciones de archivo
Instruccin FAL FILE ARITH/LOGICAL Control R6:1 Length 8 Position 0 Mode ALL Dest #N15:10 Expression #N14:0 - 256 Aritmtica y lgica de archivos FAL Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error Descripcin Cuando las condiciones de entrada van de falsas a verdaderas, el procesador lee 8 elementos de N14:0 y resta 256 (una constante) de cada elemento. Este ejemplo muestra el resultado almacenado en los ocho elementos a partir de N15:10. El elemento de control R6:1 controla la operacin. El modo (mode) determina si el procesador realiza la expresin en todos los elementos en los archivos (ALL) por escn de programa, un elemento en los archivos (INC) por transicin de falso a verdadero o un nmero especfico de elementos (NUM) por escn. La instruccin FAL puede realizar estas operaciones: sumar (+), restar (-), multiplicar(*), dividir (|), convertir a BCD (FRD), convertir en BCD (TOD), raz cuadrada (SQR), Y lgico (AND), O lgico (OR), NO lgico (NOT), O exclusivo (XOR), cambiar de signo (-), borrar (0), mover y las nuevas instrucciones matemticas (vea la lista CPT). FSC FILE SEARCH/COMPARE Control R9:0 Length 90 Position 0 Mode 10 Expression #B4:0 <> #B5:0 Bsqueda y comparacin de archivos FSC Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error IN - Bit de inhibicin FD - Bit encontrado Cuando las condiciones de entrada van de falsas a verdaderas, el procesador realiza una comparacin de diferente en los 10 elementos entre los archivos B4:0 y B5:0. El modo (mode) determina si el procesador realiza la expresin en todos los elementos en los archivos (ALL) por escn de programa, un elemento en los archivos (INC) por transicin de falso a verdadero o un nmero especfico de elementos (NUM) por escn. El elemento de control R0:9 controla la operacin. Cuando los elementos de origen correspondientes son diferentes (en este ejemplo, los elementos B4:4 y B5:4), el procesador detiene la bsqueda y establece los bits encontrado .FD y de inhibicin .IN para que el programa de escalera pueda tomar la accin apropiada. Para continuar bsqueda de comparacin, es necesario restablecer el bit .IN. Para ver una lista de las comparaciones disponibles, vea las comparaciones listadas bajo la instruccin CMP. COP COPY FILE Source Dest Length #N7:0 #N12:0 5 Copiar archivo COP Cuando las condiciones son verdaderas, el procesador copia el contenido del archivo de origen (N7) al archivo de destino (N12). El origen no cambia. La instruccin COP copia el nmero de elementos del origen tal como es especificado por la longitud. A diferencia de la instruccin MOV, no hay ninguna conversin de tipo de datos para esta instruccin. Llenar archivo FLL N10:6 #N12:0 5 Cuando las condiciones son verdaderas, el procesador copia el valor de origen (N10:6) a los elementos en el destino (N12). La instruccin FLL llena solamente tantos elementos en el destino como son especificados en la longitud. A diferencia de la instruccin MOV, no hay ninguna conversin de tipo de datos para esta instruccin.
FLL FILL FILE Source Dest Length
1785 6.5.12ES Enero 1997
2217
Instrucciones de diagnstico
Instruccin FBC FILE BIT COMPARE Source #I:031 Reference #B3:1 Result #N7:0 Cmp Control R6:4 Length 48 Position 0 Result Control R6:5 Length 10 Position 0 Comparacin de bits del archivo FBC Bits de estado" EN - Habilitacin DN - Bit de efectuado ER - Bit de error IN - Bit de inhibicin FD - Bit encontrado Descripcin Cuando las condiciones de entrada van de falso a verdadero, el procesador compara el nmero de bits especificado en la longitud de control de comparacin (48) del archivo de origen (#I:031) con los bits en el archivo de referencia (#B3:1). El procesador almacena los resultados (nmeros de bits desiguales) en el archivo de resultado (#N7:0). El archivo R6:4 controla la comparacin y el archivo R6:5 controla el archivo que contiene los resultados. El archivo que contiene los resultados puede retener hasta 10 (el nmero especificado en el campo de longitud) desigualdades entre los archivos comparados. Nota: Para evitar la posibilidad de un error de tiempo de ejecucin al ejecutar esta instruccin, aada un rengln de lgica de escalera que restablece S:24 (offset de direccionamiento indexado) inmediatamente antes de una instruccin FBC. Deteccin de diagnstico DDT Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error IN - Bit de inhibicin FD - Bit encontrado Cuando las condiciones de entrada van de falso a verdadero, el procesador compara el nmero de bits especificado en la longitud de control de comparacin (20) del archivo de origen (#I:030) con los bits en el archivo de referencia (#B3:1). El procesador almacena los resultados (nmeros de bits desiguales) en el archivo de resultado (#N10:0). El elemento de control R6:0 controla la comparacin y el elemento de control R6:1 controla el archivo que contiene los resultados (#N10:0). El archivo que contiene los resultados puede retener hasta 5 (el nmero especificado en el campo de longitud) desigualdades entre los archivos comparados. El procesador copia los bits de origen al archivo de referencia para la prxima comparacin. La diferencia entre las instrucciones DDT y FBC es que cada vez que la instruccin DDT encuentra una desigualdad, el procesador cambia el bit de referencia para que se iguale al bit de origen. Puede usar la instruccin DDT para actualizar el archivo de referencia a fin de reflejar el cambio de las condiciones de maquinaria o proceso. Nota: Para evitar la posibilidad de un error de tiempo de ejecucin al ejecutar esta instruccin, aada un rengln de lgica de escalera que restablece S:24 (offset de direccionamiento indexado) inmediatamente antes de una instruccin DDT. Instruccin DTR DATA TRANSITION Source I:002 Mask 0FFF Reference N63:11 Transicin de datos DTR Descripcin La instruccin DTR compara los bits en el origen (I:002) a travs de una mscara (0FFF) con los bits en la referencia (N63:11). Cuando el origen con mscara es diferente que la referencia, la instruccin es verdadera para un solo escn. Los bits de origen se escriben en la direccin de referencia para la prxima comparacin. Cuando el origen con mscara y la referencia son iguales, la instruccin permanece falsa.
DDT DIAGNOSTIC DETECT Source #I:030 Reference #B3:1 Result #N10:0 Cmp Control R6:0 Length 20 Position 0 Result Control R6:1 Length 5 Position 0
1785 6.5.12ES Enero 1997
2218
Instrucciones de registro de desplazamiento

Instruccin BSL Desplazamiento de bit a la izquierda BSL Descripcin Si las condiciones de entrada van de falso a verdadero, la instruccin BSL desplaza el nmero de bits especificado por la longitud (5) en el archivo (B3) a partir del bit 16 (B3:1/0 = B3/16), a la izquierda por una posicin de bit. El bit de origen (I:022/12) se desplaza a la primera posicin de bit, B3:1/0 (B3/16). El quinto bit, B3:1/4 (B3/20), se desplaza al bit UL de la estructura de control (R6:53).
BIT SHIFT LEFT File #B3:1 Control R6:53 Bits de estado: Bit Address I:022/12 EN - Habilitacin Length 5 DN - Bit de efectuado ER - Bit de error UL - Bit de descarga BSR BIT SHIFT RIGHT File #B3:2 Control R6:54 Bit Address I:023/06 Length 3
Desplazamiento de bit a la derecha BSR Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error UL - Bit de descarga Carga FIFO FFL
Si las condiciones de entrada van de falso a verdadero, la instruccin BSR desplaza el nmero de bits especificado por la longitud (3) en el archivo (B3), a partir de B3:2/0 (=B3/32), a la derecha por una sola posicin de bit. El bit de origen (I:023/06) se desplaza en la tercera posicin de bit B3/34. El primer bit (B3/32) se desplaza al bit UL del elemento de control (R6:54).
FFL FIFO LOAD Source FIFO Control Length Position N60:1 #N60:3 R6:51 64 0
Bits de estado: EN - Habilitar la carga DN - Bit de efectuado EM - Bit de vaco
Cuando las condiciones de entrada van de falso a verdadero, el procesador carga N60:1 en el siguiente elemento disponible en el archivo FIFO, #N60:3, tal como lo indica R6:51. Cada vez que el rengln va de falso a verdadero, el procesador carga otro elemento. Cuando el archivo FIFO (pila) est lleno, (64 palabras se cargaron), se establece el bit DN. Vea la pgina 24-8 para ver una descripcin de actividades de preescn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador descarga un elemento de #N60:3 en N60:2. Cada vez que el rengln va de falso a verdadero, el procesador descarga otro valor. Todos los datos en el archivo #N60:3 desplazan por una posicin hacia N60:3. Cuando el archivo est vaco, se establece el bit EM. Vea la pgina 24-8 para ver una descripcin de actividades de preescn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador carga N70:1 en el siguiente elemento disponible en el archivo LIFO, #N60:3, tal como lo indica R6:61. Cada vez que el rengln va de falso a verdadero, el procesador carga otro elemento. Cuando el archivo LIFO (pila) est lleno, (64 palabras se cargaron), se establece el bit DN. Vea la pgina 24-8 para ver una descripcin de actividades de preescn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador descarga el ltimo elemento de #N70:3 y lo coloca en N70:2. Cada vez que el rengln va de falso a verdadero, el procesador descarga otro elemento. Cuando el archivo LIFO est vaco, se establece el bit EM. Vea la pgina 24-8 para ver una descripcin de actividades de preescn para esta instruccin.
FFU FIFO UNLOAD FIFO #N60:3 Dest N60:2 R6:51 Control 64 Length Position 0
Descarga FIFO FFU Bits de estado: EN - Habilitar la carga DN - Bit de efectuado EM - Bit de vaco
LFL LIFO LOAD Source LIFO Control Length Position N70:1 #N70:3 R6:61 64 0
Carga LIFO LFL Bits de estado: EN - Habilitar la carga DN - Bit de efectuado EM - Bit de vaco
LFU LIFO UNLOAD LIFO Dest Control Length Position #N70:3 N70:2 R6:61 64 0
Descarga LIFO LFU Bits de estado: EN - Habilitar la carga DN - Bit de efectuado EM - Bit vaco
1785 6.5.12ES Enero 1997
2219
Instrucciones de secuenciador
Instruccin SQI SEQUENCER INPUT File #N7:11 Mask FFF0 Source I:031 Control R6:21 Length 4 Position 0 SQL SEQUENCER LOAD File #N7:20 Source I:002 Control R6:22 Length 5 Position 0 Secuenciador de entrada SQI Descripcin La instruccin SQI filtra los datos de imagen de entrada de origen (I:031) a travs de una mscara (FFF0) y compara el resultado con los datos de referencia (#N7:11) para determinar si los dos valores son iguales. La operacin se controla por la informacin en el archivo de control R6:21. Cuando el estado de todos los bits sin mscara indicados por el elemento de control R6:21 coinciden con los bits de referencia correspondientes, la condicin de rengln permanece verdadera si una condicin de rengln verdadera la precede. La instruccin SQL carga los datos en el archivo del secuenciador (#N7:20) de la palabra de origen (I:002) progresando por el nmero de elementos especificados segn la longitud (5) del origen (I:002) a partir de la posicin (0). La operacin se controla por la informacin en el archivo de control R6:22. Cuando el rengln va de falso a verdadero, la instruccin SQL incrementa el prximo paso en el archivo del secuenciador y carga los datos en se segn cada escn en que el rengln permanece verdadero. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. SQO SEQUENCER OUTPUT File #N7:1 Mask 0F0F Dest O:014 Control R6:20 Length 4 Position 0 Secuenciador de salida SQO Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error Cuando el rengln va de falso a verdadero, la instruccin SQO se incrementa al prximo paso en el archivo del secuenciador (#N7:1). Los datos en el archivo del secuenciador se transfieren a travs de una mscara (0F0F) al destino (O:014) para cada escn en que el rengln permanece verdadero. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
Carga de secuenciador SQL Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error
Instrucciones de control de programa

Instruccin ( MCR ) Restablecimiento del control maestro MCR Descripcin Si las condiciones de entrada son verdaderas, el programa escanea los renglones indicadors por la instruccin MCR y procesa las salidas normalmente. Si la condicin de entrada es falsa, los renglones indicados por la instruccin MCR se ejecutan como falsos. Si las condiciones de entrada son verdaderas, el procesador omite renglones saltando al rengln identificado por la etiqueta (10). Cuando el procesador lee una instruccin JMP que corresponde a la etiqueta 10, el procesador salta al rengln que contiene la etiqueta y comienza a ejecutarse. Importante: Debe ser la primera instruccin en un rengln.
10 ( JMP ) 10 LBL
Saltar a etiqueta JMP Etiqueta LBL
1785 6.5.12ES Enero 1997
2220
Instruccin FOR FOR Label Number Index Initial Value Terminal Value Step Size NXT NEXT Label Number 0 Interrupcin BRK Saltar a subrutina JSR 0 N7:0 0 10 1 Siguiente NXT Lazo PARA FOR
Descripcin El procesador ejecuta los renglones entre las instrucciones FOR y NXT repetidamente durante un solo escn de programa, hasta alcanzar el valor de terminal (10) o hasta que una instruccin BRK cancela la operacin. El ndice del lazo se usa para incrementar el tamao del paso. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. La instruccin NXT retorna el procesador a la instruccin FOR correspondiente, identificado por el nmero de etiqueta especificado en la instruccin FOR. NXT se debe programar en un rengln no condicional que sea el ltimo rengln que se repetir en lazo FOR-NXT. Cuando las condiciones de entrada se hacen verdaderas, la instruccin BRK cancela el lazo FOR-NXT. Si las condiciones son verdaderas, el procesador comienza a ejecutar un archivo de programa de subrutina (90). El procesador pasa los parmetros de entrada (N16:23, N16:24, 231) a la subrutina y la instruccin RET pasa los parmetros de retorno (N19:11, N19:12) de nuevo al programa principal, donde el procesador encontr la instruccin JSR.
BRK JSR JUMP TO SUBROUTINE Program File 90 Input par N16:23 Input par N16:24 Input par 231 Return par N19:11 Return par N19:12 SBR SUBROUTINE Input par Input par Input par RET RETURN ( ) Return par Return par AFI ( TND ) N43:3 N43:4 N43:0 N43:1 N43:2
Subrutina SBR
La instruccin SBR es la primera instruccin en un archivo de subrutina. Esta instruccin identifica los parmetros de entrada (N43:0, N43:1, N43:2) que el procesador recibe de la instruccin JSR correspondiente. La instruccin SBR no es necesaria si no se pasan parmetros de entrada a la subrutina. Si las condiciones de entrada son verdaderas, la instruccin RET termina la subrutina y almacena los parmetros de retorno (N43:3, N43:4) que se deben retornar a la instruccin JSR en el programa principal. La instruccin AFI inhabilita el rengln (es decir, el rengln siempre es falso). Si las condiciones de entrada son verdaderas, la instruccin TND hace que el procesador deje de escanear el resto del programa (es decir, esta instruccin termina temporalmente el programa). Si las condiciones de entrada que preceden las instrucciones ONS en el mismo rengln van de falso a verdadero, la instruccin ONS condiciona el rengln para que la salida sea verdadera durante un solo escn. El rengln es falso en los escanes posteriores. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
Retorno RET
Siempre falso AFI Fin temporal TND Un frente ONS
B3 ONS 110
1785 6.5.12ES Enero 1997
2221
Instruccin OSF ONE SHOT FALLING Storage Bit B3/0 Output Bit 15 Output Word N7:0 Un frente descendente OSF Bits de estado: OB - Bit de salida SB - Bit de almacenamiento
Descripcin La instruccin OSF activa la ocurrencia de un evento una sola vez. Use la instruccin OSF cuando un evento debe comenzar segn el cambio de estado de un rengln de verdadero a falso, no segn el estado de regln resultante. El bit de salida (N7:0/15) est establecido (1) durante un solo escn cuando el rengln va de verdadero a falso. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. La instruccin OSR activa la ocurrencia de un evento una sola vez. Use la instruccin OSR cuando un evento debe comenzar segn el cambio de estado de un rengln de falso a verdadero, no segn el estado de regln resultante. El bit de salida (N7:0/15) est establecido (1) durante un solo escn cuando el rengln va de falso a verdadero. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. La instruccin SFR restablece la lgica en un diagrama de funcin secuencial. Cuando la instruccin SFR se hace verdadera, el procesador realiza un ltimo escn/post-escn en todos los pasos y acciones activos en el archivo seleccionado y luego restablece la lgica en la SFC durante el prximo escn de programa. El diagrama permanece en este estado hasta que la instruccin SFR se hace falsa. La instruccin EOT debe ser la ltima instruccin en un archivo de transicin. Si no usa una instruccin EOT, el procesador siempre evala la transicin como verdadera. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
OSR ONE SHOT RISING Storage Bit B3/0 Output Bit 15 Output Word N7:0
Un frente ascendente OSR Bits de estado: OB - Bit de salida SB - Bit de almacenamiento
SFR SFC Reset Prog File Number Restart Step At
Restablecimiento SFC SFR
( EOT )
Fin de transicin EOT
( UID )
Inhabilitacin de interrupcin del usuario UID Habilitacin de interrupcin del usuario UIE
La instruccin UID inhabilita temporalmente un programa de lgica de escalera activado por una interrupcin (tal como STI o PII) para que no interrumpa el programa de ejecucin actual. La instruccin UIE vuelve a habilitar el programa de lgica de escalera activado por interrupcin para que interrumpa el programa de lgica de escalera en ejecucin actualmente.
( UIE )
1785 6.5.12ES Enero 1997
2222
Instrucciones de control de proceso y de mensaje

Instruccin PID PID Control Block Proc Variable Tieback Control Output PD10:0 N15:13 N15:14 N20:21 Proporcional, integral y derivada PID Bits de estado: EN - Habilitacin DN - Bit de efectuado (para bloques de control N solamente) Descripcin El bloque de control (PD10:0) contiene la informacin de instruccin para la PID. La PID recibe la variable de proceso de N15:13 y enva la salida PID a N20:21. El valor retenido almacenado en N15:14 maneja la estacin de control manual. Si usa un bloque de control N, el rengln debe hacer una transicin de falso a verdadero para que se pueda ejecutar. Si usa un bloque de control PD, entonces no hay ningn bit de efectuado. Adems, las condiciones de entrada del rengln deben ser verdaderas. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. MSG SEND/RECEIVE MESSAGE Control Block MG7:10 No. de bit 15 14 13 12 11 10 9 8 Mensaje MSG Si las condiciones de entrada van de falso a verdadero, los datos se transfieren segn los parmetros de instruccin que se establecieron al escribirse la instruccin de mensaje. El bloque de control (MG7:10) contiene parmetros de estado e instrucciones. Tambin se pueden usar los bloques de control N. Para obtener mensajes continuos, condicione el rengln para que sea verdadero para un solo escn. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
Bits de estado EN - Habilitacin ST - Bit de inicio DN -Bit de efectuado ER - Bit de error CO - Continuo EW - Habilitado-en espera NR - Ninguna respuesta TO - Bit de tiempo de espera
1785 6.5.12ES Enero 1997
2223
Instrucciones de transferencia en bloques

Bloque de control entero (N) Offset de palabra Descripcin 0 1 2 3 4 bits de estado (vea abajo) conteo de palabras solicitado conteo de palabras transmitido nmero de archivo nmero de elemento Bloque de control de transferencia en bloques (BT) Mnemnico de palabra .EN a .RW .RLEN .DLEN .FILE .ELEM .RGS Palabra 0 15 EN 14 ST 13 DN 12 ER 11 CO 10 EW 09 NR 08 TO 07 RW 06 05 04 03 02 01 00 Descripcin bits de estado longitud solicitada longitud de palabra transmitida/cdigo de error nmero de archivo nmero de elemento rack/grupo/ranura
** rack **
** grupo ** ranura
Instruccin BTR BLOCK TRANSFER READ Rack 1 Group 0 Module 0 Control Block BT11:100 Data File N10:110 Length 40 Continuous Y Transferencia en bloques de lectura BTR
Descripcin Si las condiciones de entrada van de falso a verdadero, se inicia una transferencia en bloques de lectura para el mdulo de E/S ubicado en el rack 1, grupo 0, mdulo 0. El bloque de control (BT11:100, archivo de 6 palabras) contiene el estado para la transferencia. El archivo de datos (N10:110) es el lugar en que se almacenan los datos ledos del mdulo. La longitud BT (40) identifica el nmero de palabras en la transferencia. Una transferencia en bloques no continua se pone en la cola y se hace ejecutar una sola vez en una transicin de rengln de falso a verdadero; una transferencia en bloques continua se vuelve a poner en cola repetidamente. Tambin puede usar el tipo de datos N para el bloque de control. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
Procesadores PLC 5/30, 5/40 5/40E, 5/40L 5/60, 5/60L, 5/80, 5/80E S:7 No. de bit 08 09 10 11 12 13 14 15 Cola BTQ llena para rack 0 1 2 3 4 5 6 7
Procesadores PLC 5/40, 5/40L, 5/60, 5/60L, 5/80, 5/40E, 5/80E S:32 Cola BTQ No. de bit llena para rack 08 09 10 11 12 13 14 15 10 11 12 13 14 15 16 17
Procesadores PLC 5/60, 5/60L, 5/80, 5/80E S:34 Cola BTQ No. de bit llena para rack 08 09 10 11 12 13 14 15 20 21 22 23 24 25 26 27
Procesadores PLC 5/11, 5/20 y 5/20E tambin
1785 6.5.12ES Enero 1997
2224
Instruccin BTW BLOCK TRNSFR WRITE Rack 1 Group 0 Module 0 Control Block BT11:0 Data File N10:10 Length 40 Continuous Y Transferencia en bloques de escritura BTW
Descripcin Si las condiciones de entrada van de falso a verdadero, se inicia la transferencia en bloques de escritura para el mdulo de E/S ubicado en el rack 1, grupo 0, mdulo 0. El bloque de control (BT11:0, archivo de 6 palabras) contiene el estado para la transferencia. El archivo de datos contiene los datos para escribir al mdulo (N10:10). La longitud BT (40) identifica los nmeros de palabras en la transferencia. Una transferencia en bloques no continua se pone en la cola y se hace ejecutar una sola vez en una transicin de rengln de falso a verdadero; una transferencia en bloques continua se vuelve a poner en cola repetidamente. Tambin puede usar el tipo de datos N para el bloque de control. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
Instrucciones ASCII
Bits de estado: EN - Habilitacin EM - Bit de vaco DN - Bit de efectuado EU - Cola ER - Bit de error FD - Bit encontrado Instruccin ABL ASCII TEST FOR LINE Channel 0 Control R6:32 Characters Prueba ASCII por lnea ABL Descripcin Si las condiciones van de falso a verdadero, el procesador indica el nmero de caracteres en el bfer, hasta los caracteres del final de la lnea inclusive y coloca este valor en la palabra de posicin de la estructura de control (R6:32.POS). El procesador tambin muestra en pantalla este valor en el campo de caracteres de la pantalla. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. ACB ASCII CHARS IN BUFFER Channel 0 Control R6:32 Characters Caracteres ASCII en el bfer ACB Si las condiciones de entrada van de falso a verdadero, el procesador indica el nmero total de caracteres en el bfer y coloca este valor en la palabra de posicin (.POS) de la estructura de control. El procesador tambin muestra en pantalla este valor en el campo de caracteres de la pantalla. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. ACI STRING TO INTEGER CONVERSION Source ST38:90 Dest N7:123 75 Convertir cadena ASCII a entero ACI Si las condiciones de entrada son verdaderas, el procesador convierte la cadena en ST38:90 en un entero y almacena el resultado en N7:123. Bit de estado Descripcin C V Z S establecido si un acarreo se gener durante la conversin; de lo contrario, se restablece se establece si el origen es > 32,767 0243 o < -32,768; de lo contrario, se restablece se establece si el origen es cero; de lo contrario, se restablece se establece si el destino es negativo; de lo contrario, se restablece
1785 6.5.12ES Enero 1997
2225
Instruccin ACN STRING CONCATENATE ST38:90 Source A ST37:91 Source B Dest ST52:76 AEX STRING EXTRACT Source ST38:40 Indice 42 Number 10 Dest ST52:75 AIC INTEGER TO STRING CONVERSION Source 876 ST38:42 Dest AHL ASCII HANDSHAKE LINE Channel 0 AND Mask 0001 OR Mask 0003 Control R6:23 Channel Status Concatenado de cadenas ASCII ACN
Descripcin Si las condiciones de entrada son verdaderas, el procesador concatena la cadena en ST38:90 con la cadena en ST37:91 y almacena el resultado en ST52:76. Si las condiciones de entrada son verdaderas, el procesador extrae 10 caracteres a partir del 42 carcter de ST38:40 y almacena el resultado en ST52:75.
Extraccin de cadenas ASCII AEX
Convertir entero a cadena ASCII AIC
Si las condiciones de entrada son verdaderas, el procesador convierte el valor 876 en una cadena y almacena el resultado en ST38:42.
Lneas de handshake ASCII AHL Bits de estado: EN - Habilitacin DN - Bit de efectuado ER - Bit de error
Si las condiciones de entrada van de falso a verdadero, el procesador usa las mscaras AND y OR para determinar si es necesario establecer o restablecer las lneas DTR (bit 0) y RTS (bit 1) o dejarlas sin cambiar. Los bits 0 y 1 de la mscara AND causan que la(s) lnea(s) se restablezcan si el valor es 1 y deja la(s) lnea(s) sin cambiar si el valor es 0. Los bits 0 y 1 de la mscara OR causan que la(s) lnea(s) se restablezcan si el valor es 1 y deja la(s) lnea(s) sin cambiar si el valor es 0. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
ARD ASCII READ Channel 0 Dest ST52:76 Control R6:32 String Length 50 Characters Read
Lectura ASCII ARD Bits de estado EN - Habilitacin DN - Bit de efectuado ER - Bit de error UL - Descargar EM - Vaco EU - Cola Lectura ASCII de lnea ARL Bits de estado EN - Habilitacin DN - Bit de efectuado ER - Bit de error UL - Descargar EM - Vaco EU - Cola Bsqueda de cadena ASCII ASC
Si las condiciones de entrada van de falso a verdadero, lee 50 caracteres del bfer y los mueve a ST52:76. El nmero de caracteres ledos se almacena en R6:32.POS y se muestran en el campo caracteres ledos de la pantalla de la instruccin. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
ARL ASCII READ LINE Channel 0 Dest ST50:72 Control R6:30 String Length 18 Characters Read
Si las condiciones de entrada van de falso a verdadero, lee 18 caracteres (o hasta el final de la lnea) del bfer y los mueve a ST50:72. El nmero de caracteres ledos se almacena en R6:30.POS y se muestra en el campo de caracteres ledos de la pantalla de la instruccin. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. Si las condiciones de entrada son verdaderas, busca ST52:80 a partir del 35 carcter, para la cadena ubicada en ST38:40. En este ejemplo, la cadena se encontr en el ndice 42. Si no se encuentra la cadena, el bit de fallo menor S:17/8 de la instruccin ASCII se establece y el resultado es cero.
ASC STRING SEARCH Source ST38:40 Index 35 Search ST52:80 Result 42
1785 6.5.12ES Enero 1997
2226
Instruccin ASR ASCII STRING COMPARE Source A ST37:42 ST38:90 Source B Comparacin de cadenas ASCII ASR
Descripcin Si la cadena en ST37:42 es idntica a la cadena en ST38:90, la instruccin es verdadera. Observe que sta es una instruccin de entrada. Una longitud de cadena no vlida causa que el bit de fallo de error menor S:17/8 de la instruccin ASCII se establezca, y la instruccin es falsa. Si las condiciones de entrada van de falso a verdadero, lee 50 caracteres de ST52:76 y los escribe al canal 0 y anexa la configuracin de dos caracteres en la configuracin de canal (CR/LF predeterminado). El nmero de caracteres enviados se almacena en R6:32.POS y se muestra en el campo de caracteres enviados en la pantalla de la instruccin. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin. Si las condiciones de entrada van de falso a verdadero, escribe 40 caracteres de ST37:40 al canal 0. El nmero de caracteres enviados se almacena en R6:23.POS y se muestra en el campo de caracteres enviados en la pantalla de la instruccin. Vea la pgina 24-8 para obtener una descripcin de la operacin de preescn para esta instruccin.
AWA ASCII WRITE APPEND Channel 0 Source ST52:76 Control R6:32 String Length 50 Characters Sent
Escritura ASCII con anexo AWA Bits de estado EN - Habilitacin DN - Bit de efectuado ER - Bit de error UL - Descargar EM - Vaco EU - Cola Escritura ASCII AWT Bits de estado EN - Habilitacin DN - Bit de efectuado ER - Bit de error UL - Descargar EM - Vaco EU - Cola
AWT ASCII WRITE Channel 0 Source ST37:40 Control R6:23 String Length 40 Characters Sent
1785 6.5.12ES Enero 1997
2227
Requisitos de temporizacin y memoria

Categora Cdigo Ttulo
Instrucciones de bit y palabra

Tiempo de ejecucin (s) para entero Tiempo de ejecucin (s) punto flotante (coma flotante) Verda dero Falso 1 1 1 1 1 1 1 1 3.8 4.1 2.6 2.6 2.6 2.5 3.2 3.2 23 23 Palabras de memoria
Verdadero Rel XIC XIO OTL OTU OTE Bifurcacin examina si cerrado examina si abierto enclav. salida desenclav. salida activacin de salida final de bifurcacin bifurcacin siguiente inicio de bifurcacin Temporizador y contador TON temp. a la conexin (base 0.01) (base 1.0) TOF temp. a la desconexin (base 0.01) (base 1.0) RTO temporizador retentivo a la conexin (base 0.01) (base 1.0) conteo progresivo conteo regresivo restablecer 3.8 4.1 .32 .32 .48 .48 .48 .16
Falso .16 .16 .16 .16 .48 .16
2.4 2.3
23
CTU CTD RES
3.4 3.3 2.2
3.4 3.4 1.0
23 23 23
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. Para cada direccin de bit mayor que las 256 primeras palabras de memoria en la tabla de datos, agregue 0.16 s y 1 palabra de memoria.
1785 6.5.12ES Enero 1997
2228
Categora
Cdigo
Ttulo
Tempo de ejecucin (s) entero
Tiempo de ejecucin (s) punto flotante (coma flotante) Verdadero 14.9 15.6 18.2 23.4 35.6 6.0 3.9 162+E22.9 295+E85.5 Falso 1.4 1.4 1.4 1.4 1.3 1.3 1.1 36 34
Palabras de memoria
Verdadero Aritmtico ADD SUB MUL DIV SQR NEG CLR AVE STD TOD FRD RAD DEG SIN COS TAN ASN ACS ATN LN LOG XPY SRT sumar restar multiplicar dividir raz cuadrada cambio de signo borrar promedio de archivo derivacin estndar convertir en BCD convertir de BCD radianes grados seno coseno tangente arco seno arco coseno arco tangente logaritmo natural logaritmo X a la potencia de Y clasificar archivo (5/11, 5/20) ( 5/30, 5/40, 5/60, 5/80) 276 + 12[E**1.34] 224 + 25[E**1.34] 409 411 897 6.1 6.2 9.9 12.2 9.9 4.8 3.4 152+E25.8 262+E92.5 7.8 8.1 57.4 55.9
Falso 1.4 1.4 1.4 1.4 1.3 1.3 1.1 30 34 1.3 1.3 1.4 1.4
47 47 47 47 35 35 23 47 47 35 35
50.1 50.7 414 404 504 426 436 375
1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.5
35 35 35 35 35 35 35 35 35 35 47 35
1.4 1.4 1.5
403 403 897
227 189
278 + 16[E**1.35] 230 + 33[E**1.35]
227 189
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. E = nmero de elementos tratados por escn SRT verdadero es solamente aproximado. El tiempo real depende de la naturaleza aleatoria de los nmeros.
1785 6.5.12ES Enero 1997
2229
Categora
Cdigo
Ttulo
Tiempo de ejecucin (s) entero
Tiempo de ejecucin (s) punto flotante (coma flotante) Verdadero Falso
Palabras de memoria
Verdadero Lgico AND OR XOR NOT Mover MOV MVM BTD Comparacin EQU NEQ LES LEQ GRT GEQ LIM MEQ Comparacin Calcular CMP CPT operaci Y operacin O lgica Operacin O exclusivo operacin lgica NO mover mover con mscara distribuidor de bit igual diferente menor que menor o igual que mayor que mayor o igual que prueba de lmite comparacin con mscara para igual todo todos 5.9 5.9 5.9 4.6 4.5 6.2 10.0 3.8 3.8 4.0 4.0 4.0 4.0 6.1 5.1 2.48 + ([0.8 + i]) 2.48.+ ([0.8 + i])
Falso 1.4 1.4 1.4 1.3 1.3 1.4 1.7 1.0 1.0 1.0 1.0 1.0 1.0 1.1 1.1 2.16 + Wi[0.56] 2.16 + Wi[0.56]
47 47 47 35 5.6 1.3 35 47 69 4.6 4.5 5.1 5.1 5.1 5.1 8.4 1.0 1.0 1.0 1.0 1.0 1.0 1.1 35 35 35 35 35 35 47 47 2.48 + ([0.8 + i]) 2.48.+ ([0.8 + i]) 2.16 + Wi[0.56] 2.16 + Wi[0.56] 2+Wi 2+Wi
Use el nmero mayor para las direcciones entre 2048 palabras en la tabla e datos del procesador. i = tiempo de ejecucin de cada instruccin (operacin, por ej., ADD, SUB, etc.) usada dentro de la expresin CMP o CPT Wi = nmero de palabras de memoria usadas por la instruccin (operacin, por ej., ADD, SUB, etc) dentro de la expresin CMP o CPT . Las instrucciones CMP o CPT se calculan con el direccionamiento directo corto
1785 6.5.12ES Enero 1997
2230
Instrucciones de archivo, control de programa y ASCII

Categora Cdigo Ttulo Tiempo ((s) entero Verdadero Aritmtica y lgica de archivos Bsqueda y comparacin de archivos Archivo FAL todo 11 + ([2.3 + i])E 11 + ([2.3 + i])E 16.2+E[0.72] 15.7+E[2.16] 15.7+E[0.64] 15.1+E[1.60] 10.6+B[0.025] 11.1 + B[0.025] 8.9 10.0+E[0.43] 9.1 10.6 15.4 + B[0.055] 22.4 + B[0.055] 29.9+ B[0.055] 15.4 + B[0.055] 24.5 + B[0.055] 34.2 + B[0.055] 5.3 Falso 6.16 + Wi[0.16] 6.16 + Wi[0.16] 1.4 1.4 1.5 1.5 5.2 5.2 3.8 3.8 3.7 3.8 2.9 2.9 2.9 2.9 2.9 2.9 5.3 47 6 11 47 47 47 47 47 47 6 11 18.1+E[0.80] 1.5 46 Tiempo (s) Punto flotante (coma flotante) Verdadero 11 + ([2.3 + i])E Falso 6.16 + Wi[0.16] 6.16 + Wi[0.16] 1.4 3 5 +Wi Palabras de memoria
FSC
todo
11 + ([2.3 + i])E
3 5 +Wi
COP
copiar contador, temporizador y control
17.8+E[1.44]
46
FLL
llenar contador, temporizador y control
Desplazamiento de registro
BSL BSR FFL FFU LFL LFU
desplazamiento de bit a la izquierda desplazamiento de bit a la derecha carga FIFO descarga FIFO carga LIFO descarga LIFO 0 desigualdad 1 desigualdad 2 desigualdades
Diagnstico
FBC
DDT
0 desigualdad 1 desigualdad 2 desigualdades
DTR
transicin de datos
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. i = tiempo de ejecucin de cada instruccin (operacin, por ej., SUB, etc.) usada dentro de la expresin FAL o FSC E = nmero de elementos tratados por escn E = nmero de bits tratados por escn Wi = nmero de palabras de memoria usadas por la instruccin (operacin, por ej., ADD, SUB, etc.) dentro de la expresin FAL o FSC Las instrucciones FAL o FSC se calculan con el direccionamiento directo corto
1785 6.5.12ES Enero 1997
2231
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso 1.3 3.5 3.7 1.1 357 307
Tiempo (s) punto flotante (coma flotante) Verdadero Falso
Palabras de memoria
Secuenciador
SQI SQL SQO
secuenciador de entrada carga de secuenciador secuenciador de salida entrada inmediata PLC 5/11, 5/20 y 5/20E PLC5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L y 5/80, 5/80E
7.9 7.9 9.7
59 47 59 2
E/S inmediatas
IIN
IOT
salida inmediata PLC 5/11, 5/20 y 5/20E PLC5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 361 301
1.1
Control de zona Control de programa
MCR JMP
control maestro salto
0.16 8.9+(no. de archivo - 2) * 0.96
0.16 1.4
1 2
JSR /RET
salto a subrutina/ retorno 0 parmetros 1 parmetro aumentar/ parmetro 12.3 16.1 3.8 1.0 1.0 no aplicable no aplicable 17.3 5.0 no aplicable 1.0 no aplicable
3+parmetros/ JSR 1+parmetro/ RET
SBR
1+ parmetros
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. La temporizacin para las instrucciones de E/S inmediatas es el tiempo que necesita la instruccin para poner en cola para el procesamiento. Calcule los tiempos de ejecucin tal como sigue: (tiempo) + (cantidad de parmetros adicionales)(tiempo/parmetro) Por ejemplo: si pasa 3 parmetros enteros en un JSR dentro un procesador PLC-5/11, el tiempo de ejecucin = 16.1 + (2)(3.8) = 23.7 ms
1785 6.5.12ES Enero 1997
2232
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso 0.16
Palabras de memoria
Control de programa
LBL END TND EOT AFI ONS OSR OSF FOR/ NXT
etiqueta fin fin temporal fin de transicin siempre falso un frente un frente ascendente un frente descendente lazo FOR-NXT
0.16 insignificante
2 1 1 1
0.16 3.0 6.2 6.2 8.1+ L[15.9]+ (no. de archivo - 2) * 0.96 11.3 + N[0.75] 175 119
0.16 3.0 6.0 5.8 5.3 + N[0.75]
1 23 46 46 FOR 5 9 NXT 2
BRK UID
interrupcin inhabilitacin de interrupcin del usuario (procesadores PLC 5/11, 5/20, 5/30, 5/40, 5/60 y 5/80)
0.9 1.0
1 1
UIE
habilitacin de interrupcin del usuario (procesadores PLC 5/11, 5/20, 5/30, 5/40, 5/60 y 5/80)
170 100
1.0
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. L = nmero de lazos FOR/NXT N = nmero de palabras en memoria entre FOR/NXT o BRK/NXT
1785 6.5.12ES Enero 1997
2233
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso
Palabras de memoria
Control de proceso Ganancias
PID
Control de lazo PID Independiente PLC 5/11, 5/20, 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L 5/80, 5/80E ISA PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 560 895 462 655 3.0 1120 58
5-9
1180
Modos
Manual PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E Establecimiento de salida PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 372 420
1150
1130 380 440
Cascada
Esclavo Maestro
1530 1080
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador.
1785 6.5.12ES Enero 1997
2234
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso 214 150
Palabras de memoria
ASCII
ABL
prueba de bfer por lnea PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
35 316 388
ACB
no. de caracteres en el bfer PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
35 316 389 214 150
ACI
cadena a entero PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 220 + C[11] 140 + C[21.4]
1.4
35
ACN
concatenado de cadenas PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
1.9 237 + C[2.6] 179 + C[5.5]
47
AEX
extraccin de cadena PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 226 + C[1.1] 159 + C[2.2]
1.9
59
AHL
establecer o restablecer las lneas PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
59 318 526 213 157
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. La temporizacin para las instrucciones ASCII representa el tiempo que necesita el instruccin para poner en cola para el procesamiento en el canal 0. C = nmero de caracteres ASCII
1785 6.5.12ES Enero 1997
2235
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso 1.4 260 270
Palabras de memoria
ASCII
AIC
entero a cadena PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
35
ARD
lectura de caracteres PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 315 380 214 149
47
ARL
lectura de lnea PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 316 388 214 151
47
ASC
bsqueda de cadena PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 222 + C[1.7] 151 + C[3.0]
1.9
59
ASR
comparacin de cadenas PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E
35 234 + C[1.3] 202 169 + C[2.4] 119
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. La temporizacin para las instrucciones ASCII es el tiempo que necesita la instruccin para poner en cola para el procesamiento en el canal 0. C = nmero de caracteres ASCII
1785 6.5.12ES Enero 1997
2236
Categora
Cdigo
Ttulo
Tiempo (s) entero Verdadero Falso 215 154
Palabras de memoria
AWA ASCII
escritura con anexo PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 319 345
47
AWT
escritura PLC 5/11, 5/20 y 5/20E PLC 5/30, 5/40, 5/40E, 5/40L 5/60, 5/60L, 5/80 y 5/80E 318 344 215 151
47
Use el nmero mayor para las direcciones mayores que 2048 palabras en la tabla de datos del procesador. La temporizacin para las instrucciones ASCII es el tiempo que necesita la instruccin para poner en cola para el procesamiento en el canal 0. C = nmero de caracteres ASCII
1785 6.5.12ES Enero 1997
Captulo
23

Para este posicionamiento de interruptor: Interruptor 1 para definir la direccin DH+ de los procesadores PLC 5 con nuevas caractersticas y Ethernet Interruptor 2 para definir la interface elctrica del puerto en serie de los procesadores PLC 5 con nuevas caractersticas y Ethernet Chasis de E/S que contiene un procesador PLC 5 Chasis de E/S que contiene un mdulo adaptador de E/S remotas 1771 ASB Puente de configuracin del chasis de E/S para definir una fuente de alimentacin elctrica de ranura o externa 1771 ASB que no usa E/S complementarias Mdulo adaptador 1771 ALX Vaya a la pgina: 23-2 23-3 23-4 23-5 23-6 23-7 23-9
1785 6.5.12ES Enero 1997
232
Interruptores del procesador
Interruptor 1
Vista lateral del conjunto de interruptores SW1 de los procesadores PLC 5/30, 5/40, 5/46, 5/40L, 5/60, 5/60L, 5/80, 5/86, 5/40E y 5/80E
Vista lateral del conjunto de interruptores SW1 de los procesadores PLC 5/11, 5/20, 5/26, 5/20E
123456 7 Para seleccionar la velocidad en baudios DH+ para el canal 1A:
123456 7
Establezca el interruptor: 1a6 7
En esta posicin:
alternador hacia abajo on alternador hacia arriba off
Direccin DH+ Velocidad en baudios DH+
(Vea a continuacin) activado (hacia abajo) desactivado (hacia arriba) 57.6 kbps 230.4 kbps
No. de estacin DH+ 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27 30 31 32 33 34 35 36 37
Interruptor 1 on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off 2 on on off off on on off off on on off off on on off off on on off off on on off off on on off off on on off off 3 on on on on off off off off on on on on off off off off on on on on off off off off on on on on off off off off 4 on on on on on on on on off off off off off off off off on on on on on on on on off off off off off off off off 5 on on on on on on on on on on on on on on on on off off off off off off off off off off off off off off off off 6 on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on
No. de estacin DH+ 40 41 42 43 44 45 46 47 50 51 52 53 54 55 56 57 60 61 62 63 64 65 66 67 70 71 72 73 74 75 76 77
Interruptor 1 on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off 2 on on off off on on off off on on off off on on off off on on off off on on off off on on off off on on off off 3 on on on on off off off off on on on on off off off off on on on on off off off off on on on on off off off off 4 on on on on on on on on off off off off off off off off on on on on on on on on off off off off off off off off 5 on on on on on on on on on on on on on on on on off off off off off off off off off off off off off off off off 6 off off off off off off off off off off off off off off off off off off off off off off off off off off off off off off off off
1785 6.5.12ES Enero 1997
233
Interruptor 2
Vista desde abajo del conjunto de interruptores SW2 de los procesadores PLC 5/11, 5/20, 5/26 y 5/20E Parte frontal del procesador Vista desde abajo del conjunto de interruptores SW2 de los procesadores PLC 5/30, 5/40, 5/46 5/40L, 5/60, 5/60L, 5/80, 5/86, 5/40E y 5/80E Parte frontal del procesador Vista lateral interruptor hacia abajo on
1 2 3 4 5 6 7 8 9 10
1 2 3 4 5 6 7 8 9 10
interruptor hacia arriba off
Para especificar: RS 232C RS 422A RS 423
Establezca los interruptores: 1 on off on 2 on off on 3 on on on 4 off off off 5 off off off 6 on off on 7 on off off 8 off off off 9 on on on 10 off off off
1785 6.5.12ES Enero 1997
234
Backplane del chasis de E/S
Procesador PLC-5 en el chasis de E/S

Interruptor 1 on off Ultimo estado Las salidas de este chasis de E/S permanecen en su ltimo estado cuando ocurre un fallo de hardware. Las salidas de este chasis de E/S se desactivan cuando ocurre un fallo de hardware.
Siempre Off
Interruptores 4 off off on on 5 off on off on
Direccionamiento 2 slot a 1 slot a 1/2 slot No se permite
Interruptores 6 off on on Interruptor 8 off on 7 off on off
Transferencia del mdulo de memoria transferencia del mdulo de memoria a la memoria del procesador en el momento del encendido. el mdulo de memoria se transfiere a la memoria del procesador si la memoria del procesador no es vlida. el mdulo de memoria no se transfiere a la memoria del procesador.
Proteccin de memoria del procesador Proteccin de memoria del procesador inhabilitada. Proteccin de memoria del procesador habilitada.
Presionado arriba ON (cerrado) Presionado abajo OFF (abierto)
Independientemente del posicionamiento de este interruptor, las salidas se desactivan cuando ocurre cualquiera de lo siguiente: el procesador detecta un fallo mayor ocurre un fallo de backplane del chasis de E/S se selecciona el modo de programacin o prueba se establece el bit del archivo de estado para restablecer un rack local Si un mdulo de memoria no est instalado y la memoria del procesador es vlida, el indicador PROC LED del procesador parpadea y el procesador establece S:11/9 en la palabra de estado de fallo mayor. Desconecte la alimentacin elctrica el chasis del procesador e instale el mdulo de memoria correcto o posicione el interruptor 6 en ON. Si el interruptor de llave del procesador est posicionado en REMote, el procesador entra en RUN (marcha) remota despus de encenderse y despus de que el mdulo de memoria actualiza la memoria del procesador. No se puede borrar la memoria del procesador cuando este interruptor est activado.
7
1785 6.5.12ES Enero 1997
235
Adaptador de E/S remotas 1771-ASB o adaptador de E/S locales extendidas

Interruptor 1 on off Ultimo estado Las salidas de este chasis de E/S permanecen en su ltimo estado cuando este adaptador de E/S detecta un fallo de comunicacin. Las salidas de este chasis de E/S se desactivan cuando este adaptador de E/S detecta un fallo de comunicacin.
Siempre Off
Interruptor 2 on
Reinicio/desactivacin del procesador El procesador puede reiniciar el chasis de E/S despus de un fallo de comunicacin. Se debe reiniciar manualmente el chasis de E/S con un interruptor cableado a 1771 AS o ASB.
Siempre Off
off
Interruptores 5 off on off on 6 off off on on
Direcciona miento 2 slot a 1 slot a 1/2 slot No se permite Presionado arriba ON (cerrado) Presionado abajo OFF (abierto)
19308
ATENCION: Si usted posiciona este interruptor en la posicin ON, cuando se detecta un fallo de comunicacin, las salidas conectadas a este chasis permanecen en su ltimo estado para permitir que el movimiento de la mquina contine. Recomendamos que posicione el interruptor 1 en la posicin OFF para desactivar las salidas cableadas a este chasis cuando se detecta un fallo. Tambin, si las salidas estn controladas por entradas en un rack diferente y ocurre un fallo de rack de E/S remotas (en el rack de entradas), las entradas se dejan en su ltimo estado de no fallo. Las salidas pueden no ser controladas correctamente y esto puede resultar en posibles lesiones personales y dao a la mquina. Si desea que las entradas sean diferentes de su ltimo estado sin fallo, entonces es necesario programar una rutina de fallo. Establezca este interruptor en ON si planea usar configuracin automtica de rack de E/S. El adaptador 1771 ASB serie A no acepta direccionamiento a 1/2 slot.
1785 6.5.12ES Enero 1997
236
Puente de configuracin del chasis de E/S
Y N
1. Ubique el puente de configuracin del chasis (entre las dos primeras ranuras del extremo izquierdo del chasis). 2. Establezca el puente de configuracin del chasis de E/S. El posicionamiento predeterminado es N (no se usa mdulo de fuente de alimentacin elctrica en el chasis).
Y 7
ESTA USANDO MODULO DE FUENTE DE ALIMENTACION ELECTRICA EN EL CHASIS? Y N
Importante: No se puede activar un solo chasis de E/S con un mdulo de fuente de alimentacin elctrica y una fuente externa de alimentacin elctrica simultneamente.
Establezca Y cuando instale un mdulo de fuente de alimentacin elctrica en el chasis.
Establezca N cuando use una fuente externa de alimentacin elctrica.
17075
1785 6.5.12ES Enero 1997
237
Mdulo de adaptador de E/S remotas
(1771-ASB serie C y D) sin E/S complementarias
Presionado arriba ON (cerrado) Presionado abajo OFF (abierto)

4 5 6 7 8
SW1
0 1 n 0 F F 2 3
S W2
0 1 n 0 F F 2 3 4 5 6
Nmero del primer grupo de E/S Nmero de rack de E/S (vea a continuacin) (vea la pgina siguiente) Interruptor 1 ON OFF OFF ON 2 OFF OFF ON ON 57.6 Kbps 115.2 Kbps 230.4 Kbps No usado Velocidad de comunicacin
Respuesta de vnculo: ON para la emulacin de la serie B OFF sin restricciones Escn: ON para todas las ranuras menos las ltimas 4 OFF para todas las ranuras
Nmero del primer grupo de E/S: 0 2 4 6
7 on on off off
8 on off on off
1785 6.5.12ES Enero 1997
238
(1771 ASB Serie C y D) nmero de rack de E/S sin E/S complementarias

Rack 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27 1 on on on on on on on on on on on on on on on on on on on on on on on 2 on on on on on on on on on on on on on on on off off off off off off off off 3 on on on on on on on off off off off off off off off on on on on on on on on 4 on on on off off off off on on on on off off off off on on on on off off off off 5 on off off on on off off on on off off on on off off on on off off on on off off off on off on off on off on off on off on off on off on off on off on off on off
1785 6.5.12ES Enero 1997
239
Mdulo adaptador de E/S locales extendidas
(1771 ALX) Interruptor SW1
SW 1 7 n n f 7 o o 8
OPEN
SW 2 No usado Nmero del primer grupo de E/S Nmero de rack de E/S
Rack: 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27
1 on on on on on on on on on on on on on on on on on on on on on on on
2 on on on on on on on on on on on on on on on off off off off off off off off
3 on on on on on on on off off off off off off off off on on on on on on on on
4 on on on off off off off on on on on off off off off on on on on off off off off
5 on off off on on off off on on off off on on off off on on off off on on off off
6 off on off on off on off on off on off on off on off on off on off on off on off
1785 6.5.12ES Enero 1997
2310
(1771 ALX) Puente de configuracin
1.
Recueste el mdulo en su lado derecho. Los puentes de configuracin estn visibles en la parte ms baja del mdulo.
2. Puente de configuracin No coloque un puente en este conjunto de pines.
Establezca los puentes de configuracin como se muestra de acuerdo a su aplicacin.
17341
Si est usando: mdulos de E/S de 32 puntos y cualquier mtodo de direccionamiento mdulos 1771-IX y 1771-IY y cualquier mtodo de direccionamiento
Pero no: 1771-IX 1771-IY
Establezca el puente de configuracin: en los 2 pines inferiores
mdulos de E/S de 32 puntos
en los 2 pines superiores
1785 6.5.12ES Enero 1997
Captulo
24
Uso de este captulo
Para obtener informacin sobre la resolucin de problemas: Problemas generales del procesador PLC 5 y del canal 0 Problemas del adaptador, escner de E/S remotas PLC 5 y Ethernet PLC 5 o DH+ Problemas de la red de E/S locales extendidas en el puerto del procesador PLC 5/40L o 5/60L Red Ethernet PLC 5E Mdulo 1771 ASB Mdulo 1771 ALX Operacin inesperada del PLC 5 al entrar al modo de marcha Vaya a la pgina: 24-2 24-3 24-4 24-4 24-5 24-7 24-8
1785 6.5.12ES Enero 1997
242
Procesador PLC 5
Indicador BATT Color Rojo Apag PROC
BATT PROG R E M RUN PROC FORCE COMM
Problemas generales
Descripcin Batera baja La batera est buena El procesador est en el modo de marcha y operativo La memoria del procesador se transfiere al mdulo de memoria Fallo mayor Fallo mayor Revise el bit de fallo mayor en el archivo de estado (S:11) para determinar la definicin de error Restablezca el bit de fallo, corrija el problema y regrese al modo de marcha Rojo (fijo) Fallo de hardware La memoria del Borre la memoria y vuelva a procesador tiene cargar el programa error de suma de Revise las posiciones de los comprobacin interruptores del backplane y/o inserte el mdulo de memoria Error del mdulo correcto de memoria Desconecte la alimentacin Fallaron los elctrica, vuelva a asentar el diagnsticos procesador y conecte la internos alimentacin; luego, borre la memoria y vuelva a cargar su programa. Reemplace el mdulo de memoria con un programa nuevo; entonces, si es necesario, reemplace el procesador Revise la fuente de alimentacin elctrica y las conexiones Causa probable Batera baja Operacin normal Operacin normal Accin recomendada Cambie la batera antes de 10 das No se requiere accin alguna No se requiere accin alguna
Verde (fijo) Verde (intermitente) Rojo (intermitente)
Apag
El procesador est cargando el programa o en el modo de prueba o no est recibiendo alimentacin elctrica SFC, E/S o forzados extendidos habilitados SFC, E/S o los forzados extendidos estn presentes pero no habilitados SFC, E/S o los forzados extendidos no estn presentes No hay transmisin en el canal 0 Operacin normal si no se est usando el canal Operacin normal si se est usando el canal Operacin normal
FORCE
Ambar (fijo) Ambar (intermitente) Apag
No se requiere accin alguna
COMM
Apag
Verde (intermitente)
Hay transmisin en el canal 0
1785 6.5.12ES Enero 1997
243
Resolucin de problemas del canal de comunicacin del procesador

Indicador Color AoB Verde (fijo) Modo del canal Escner de E/S remotas Descripcin Red activa de E/S remotas, todos los mdulos adaptadores estn presentes y no tienen fallo Comunicndose con escner El procesador est transmitiendo o recibiendo en la red DH+ Por lo menos un adaptador est con fallo o ha fallado Alimentacin elctrica desconectada en rack remoto Cable roto Vuelva a conectar la alimentacin elctrica al rack Repare el cable Causa probable Operacin normal Accin recomendada No se requiere accin alguna
Adaptador de E/S remotas DH+
Verde Escner de E/S (intermiremotas tente rpida o lentamente) DH+ Rojo (fijo) Escner de E/S remotas Adaptador de E/S remotas DH+
No hay otros nodos en la red Fallo de hardware Error de hardware Desconecte y vuelva a conectar la alimentacin elctrica Verifique que la configuracin de software sea igual a la configuracin de hardware Reemplace el procesador.
Rojo (intermitente rpida o lentamente)
Escner de E/S remotas
Todos los adaptadores con fallo
Cable no conectado o roto Alimentacin elctrica desconectada en racks remotos Se detect nodo duplicado No se est usando el canal
Repare el cable Vuelva a conectar la alimentacin elctrica a los racks
DH+ Apag Escner de E/S remotas Adaptador de E/S remotas DH+
Mala comunicacin en DH+ Canal fuera de lnea
Corrija la direccin de estacin Coloque el canal en lnea si fuera necesario
1785 6.5.12ES Enero 1997
244
Resolucin de problemas de las E/S locales extendidas

Indicador Color 2 Verde (fijo) Modo del canal Escner de E/S locales extendidas Descripcin red activa de E/S locales extendidas, todos los mdulos adaptadores estn presentes y sin fallo por lo menos un adaptador est con fallo o ha fallado Causa probable Operacin normal Accin recomendada No se requiere accin alguna
Slo procesadores PLC 5/40L y 5/60L

BATT PROG R E M RUN PROC FORCE COMM
Verde (intermitente rpida o lentamente)
alimentacin elctrica vuelva a conectar la desconectada en rack alimentacin elctrica de E/S locales al rack extendidas vuelva a iniciar los fallo de comunicacin adaptadores usando el botn pulsador de cable roto reinicio/desactivacin del procesador repare el cable error de hardware Desconecte y vuelva a conectar la alimentacin elctrica. Verifique que la configuracin de software sea igual a la configuracin de hardware. Reemplace el procesador.
Rojo (fijo)
fallo de hardware
Rojo (intermitente rpida o lentamente)
Escner de E/S locales extendidas
todos los adaptadores con fallo
cable desconectado o repare el cable roto reemplace o repare el terminador terminador desconectado vuelva a conectar la alimentacin elctrica alimentacin elctrica a desconectada en los racks racks de E/S locales extendidas no se est usando el canal Coloque el canal en lnea si fuera necesario
Apagado
canal fuera de lnea
Indicador de estado de Ethernet

Indicador STAT
BATT PROG R E M RUN ENET PROC FORCE COMM
Color Rojo fijo
Descripcin Fallo crtico de hardware
Causa probable El procesador requiere reparacin interna Depende del cdigo del fallo Operacin normal
Accin recomendada Comunquese con su representante local de Allen Bradley Comunquese con Global Technical Support (GTS) de Allen Bradley Conecte el procesador a una red Ethernet activa
Rojo intermitente Apag
Fallo de hardware o software (detectado y reportado a travs de un cdigo) La interface Ethernet est funcionando correctamente pero no est conectada a una red Ethernet activa El canal 2 Ethernet est funcionando correctamente y ha detectado que est conectado a una red Ethernet activa
STAT
Verde
Operacin normal
No se requiere accin alguna
1785 6.5.12ES Enero 1997
BATT PRO G R E M RUN ENET PRO C FO RCE CO M M
245
LED de transmisin Ethernet

La interface PLC-5 Ethernet tiene un indicador LED de transmisin Ethernet que se enciende (verde) brevemente cuando el puerto Ethernet est transmitiendo un paquete. No indica si el puerto Ethernet est recibiendo o no un paquete.
Sistema de E/S remotas

ACTIVE ADAPTER FAULT I/O RACK FAULT
TRANSMIT
Gua de resolucin de problemas para el mdulo adaptador 1771-ASB de serie C y D
Indicadores
Activo Encendido Fallo de Adaptador Apag Rack de E/S Apag
Descripcin
Indicacin normal, el adaptador remoto est totalmente operativo
Causa probable
Accin recomendada
Apag Encendido
Encendido Intermitente
Apag Apag Apag Encendido Encendido Error de ubicac. de mdulo Nmero de grupo de E/S inicial incorrecto El mdulo no se est comunicando El mdulo no se est comunicando El adaptador remoto no controla activamente las E/S (el vnculo entre el escner y la comunicacin adaptadora es normal) El mdulo no se est comunicando El mdulo adaptador no controla activamente las E/S El mdulo adaptador est en el modo reinicio/desactivacin del procesador (el vnculo entre el adaptador y el escner es normal)
Fallo de memoria RAM, tiempo lmite de temporizador de control (watchdog) Mdulo de E/S en ranura incorrecta Error en nmero de grupo de E/S inicial o direccin de rack de E/S Velocidad de transmisin incorrecta Interruptor de escn establecido para todas las ranuras menos las cuatro ltimas en 1/4 de rack El procesador est en el modo de programacin o de prueba El escner est manteniendo el mdulo adaptador en el modo de fallo Otro adaptador de E/S remota con la misma direccin en la red El interruptor de reinicio/desactivacin del procesador en el conjunto de interruptores del backplane del chasis est activado
Reemplace el mdulo. Coloque el mdulo en la ranura correcta en el chasis. Revise las posiciones de los interruptores.
Intermitentes al unsono Encendido Apag Encendido Encendido
Restablezca las posiciones de los interruptores. El fallo debe ser borrado por el escner de E/S.
Intermitente
Apag
Apag
Los indicadores LED se apagan y se encienden de manera secuencial de arriba a abajo Intermitentes alternadamente Apag
Corrija la direccin.
Presione el botn de restablecimiento para restablecer la funcin de desactivacin o desconecte y vuelva a conectar la alimentacin elctrica; si despus de varios intentos los indicadores todava estn parpadeando, revise si:
el botn pulsador no est correctamente conectado al brazo de cableado de campo el brazo de cableado no est conectado al mdulo adaptador el mdulo adaptador fue restablecido por el proceso o escner, luego entr en fallo inmediatamente
Usted debe seleccionar el modo de operacin del mdulo adaptador de E/S remotas tal como se describe en la publicacin suministrada con el escner de E/S
remotas/panel de distribucin, escner de E/S remotas mdulo de interface de programacin, o escner de E/S mdulo administrador de mensajes. Preste atencin especial al modo de inhabilitacin de bsqueda en el 1771 SD, SD2. El chasis de E/S est en modo de fallo segn seleccin del interruptor del ltimo estado en el backplane del chasis. El desconectar y el volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencia en bloques. Todas las transferencias en bloques pendientes desaparecen. Su programa debe repetir las peticiones de transferencias en bloques. Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es seleccionado por el interruptor del ltimo estado en el backplane del chasis.
1785 6.5.12ES Enero 1997
246
Gua para la resolucin de problemas del mdulo adaptador 1771 ASB Serie C y D (continuacin)
Indicadores
Activo Fallo de adaptador Apag Rack de E/S Ence ndido
Descripcin
Causa probable
Accin recomendada
Apag
Fallo del chasis de E/S. No hay comunicacin en la red.
Existe un problema entre:
adaptador y mdulo en el chasis; el mdulo permanecer en el modo de fallo hasta que el fallo sea corregido tarjeta de circuitos impresos con cortocircuito en backplane o mdulo de E/S Ruido en backplane Tarjeta con cortocircuito Tarjeta con fallo en el chasis
Desconecte y vuelva a conectar la alimentacin elctrica al chasis para corregir un problema resultante del alto ruido.
Desinstale y vuelva a instalar todos los mdulos Si esto no soluciona el problema, hay un
problema en el chasis o mdulo de E/S de E/S uno por uno
Intermitente
Apag
Ence ndido
Comunicacin en la red. Posibilidad de backplane con cortocircuito
Elimine el ruido Aisle el ruido Aada supresin de sobretensin Reemplace el chasis Reemplace la tarjeta defectuosa en el chasis
Intermitente Apag
Encendido Apag
Apag Apag
Fallo de lnea de identificacin de mdulo El mdulo no se est comunicando
Ruido excesivo en el backplane Fallo de fuente de alimentacin
Verifique la conexin a tierra del chasis y fuente de alimentacin. Revise la fuente de alimentacin, las conexiones de cables y asegrese de que el mdulo adaptador est completamente asentado en el chasis. Corrija los defectos de cables y cableado
El cableado del escner al mdulo adaptador se ha interrumpido El escner no est correctamente configurado El escner no est correctamente configurado Un chasis con fallo dentro de una direccin de grupo de racks est haciendo que el escner/panel de distribucin haga entrar en fallo a todos los chasis en la direccin de grupo de racks (en el modo de inhabilitar bsqueda)
Para obtener informacin sobre la configuracin del escner, vea la publicacin 1772 2.18. Haga una revisin secuencial desde el primer mdulo hasta el ltimo para determinar el fallo; corrija los fallos y prosiga con el siguiente chasis.
Usted debe seleccionar el modo de operacin del mdulo adaptador de E/S remotas tal como se describe en la publicacin suministrada con el escner de E/S
remotas/panel de distribucin, escner de E/S remotas mdulo de interface de programacin, o escner de E/S mdulo administrador de mensajes. Preste atencin especial al modo de inhabilitacin de bsqueda en el 1771 SD, SD2. El chasis de E/S est en modo de fallo segn seleccin del interruptor del ltimo estado en el backplane del chasis. desaparecen. Su programa debe repetir las peticiones de transferencias en bloques.
El desconectar y volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencia en bloques. Todas las transferencias en bloques pendientes Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es
seleccionado por el interruptor del ltimo estado en el backplane del chasis.
1785 6.5.12ES Enero 1997
247
Sistema de E/S locales extendidas

ACTIVE ADAPTER FAULT I/O RACK FAULT
Gua de resolucin de problemas para el mdulo adaptador 1771-ALX
Indicadores
Activo Fallo de adaptador Apag Rack de E/S Apag
Descripcin
Causa probable
Accin recomendada
Encendido
Indicacin normal, el adaptador remoto est totalmente operativo Fallo de adaptador local El adaptador local no est funcionando; permanecer en el modo de fallo hasta que el fallo sea corregido Existe un problema entre: Desconecte y vuelva a conectar la alimentacin elctrica al chasis para borrar el fallo adaptador. Reemplace el adaptador si el fallo no se borra. Desconecte y vuelva a conectar la alimentacin elctrica al chasis para corregir un problema resultante del alto ruido.
Apag
Encendido
Apag
Apag
Apag
Ence ndido
Fallo del chasis de E/S
adaptador y mdulo en el chasis; el mdulo permanecer en el modo de fallo hasta que el fallo Desinstale y vuelva a instalar todos los sea corregido mdulos de E/S uno por uno tarjeta de circuitos impresos con reemplace el adaptador cortocircuito en backplane o Si esto no soluciona el problema, hay un mdulo de E/S problema en el chasis o mdulo de E/S
Las salidas estn restablecidas El procesador est en el modo de programacin o prueba. El escner de E/S remotas est manteniendo el mdulo adaptador en el modo de fallo El interruptor de reinicio/desactivacin del procesador en el conjunto de interruptores del backplane del chasis est activado Ninguna
Intermitente
Apag
Apag
El escner de E/S local extendida debe borrar el fallo. Presione el botn de restablecimiento para restablecer la funcin de desactivacin o desconecte y vuelva a conectar la alimentacin elctrica; si despus de varios intentos los indicadores todava estn parpadeando, verifique que el adaptador haya sido restablecido por el procesador/escner, luego entr en fallo inmediatamente. Revise la fuente de alimentacin, los cables de E/S y las conexiones de cables de la fuente de alimentacin y asegrese de que el mdulo adaptador est completamente asentado en el chasis. Verifique los modos de direccionamiento y las posiciones de los interruptores.
Intermitentes alternadamente
Apag
El mdulo adaptador no controla activamente las E/S El mdulo adaptador en el modo de reinicio/ desactivacin del procesador (el vnculo entre el adaptador y el escner es normal)
Apag
Apag
Apag
No hay alimentacin elctrica o no hay comunicacin
Fallo de fuente de alimentacin
Encendido
Intermitente
Apag
Error de ubicacin de mdulo en chasis de E/S local extendida
Ubicacin incorrecta de mdulos de alta densidad
El chasis de E/S est en modo de fallo segn seleccin del interruptor 1 (el interruptor del ltimo estado) en el backplane del chasis. El desconectar y volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencia en bloques. Todas las transferencias en bloques pendientes
desaparecen. Su programa debe repetir las peticiones de transferencias en bloques desde el chasis. seleccionado por el interruptor 1 (interruptor del ltimo estado) en el backplane del chasis.
Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es
1785 6.5.12ES Enero 1997
248
Operacin inesperada al entrar al modo de marcha
Si ocurre una operacin inesperada cuando el procesador entra al modo marcha, asegrese de examinar la operacin de preescn de las instrucciones en esta seccin. Durante el preescn, estas instrucciones se ejecutan de manera diferente que durante un escn normal. La funcin de preescn es un escn intermedio entre la transicin de los modos programa a marcha, durante el cual todos los renglones se escanean como falsos. El preescn examina todos los archivos e instrucciones de programa de lgica de escalera e inicializa la tabla de datos segn los resultados del programa. Por ejemplo, una subrutina que se realiza infrecuentemente puede contener una direccin indirecta incorrecta y generar un fallo mayor. Sin embargo, pueden ocurrir muchos escanes de programa normales antes de que el fallo mayor se genere. El preescn proporciona la oportunidad para que el procesador examine el programa en busca de dichos errores tal como ste antes de cambiar al modo marcha.
Instrucciones con operaciones de preescn nicas

Use la tabla siguiente para seguir las operaciones de preescn que difieren de la operacin de instruccin normal.
Tabla 24.A Operacin de instruccin durante el preescn Esta instruccin ARD ARL AWT AWA ACB ABL AHL BTR BTW CTU CTD EOT FFL LFL FFU LFU FND FOR Todos los bits de configuracin que no son del usuario 15, 14, 13, 12, 10, y 9 son restablecidos (para archivos tipo INT y BT). El bit CU/CD se establece para evitar un conteo falso cuando empieza el primer escn d l modo d marcha. del d de h Esta instruccin es saltada para que todas las instrucciones de escalera puedan ser preescaneadas. El bit EL se establece para evitar una carga falsa cuando empieza el primer escn del d d d l modo de marcha. h El bit EU se establece para evitar una descarga falsa cuando empieza el primer escn d l modo d marcha. del d de h Esta instruccin es saltada para que todas las instrucciones de escalera puedan ser preescaneadas. Las instrucciones de la lgica de escalera dentro del lazo FOR/NXT se preescanean. Ejecuta estas acciones durante el preescn Si se establece el bit EN y se restablecen los bits DN y ER, entonces la palabra de controll es restablecida. Si ell bit DN o ER est establecido, entonces ell bit EN se t t bl id t t bl id t restablece y el bit DN se establece. establece
1785 6.5.12ES Enero 1997
249
Esta instruccin MSG
Ejecuta estas acciones durante el preescn Si se restablece el bit de reinicio SFC y se restablece el bit CO, entonces todos los bits de configuracin que no son de usuario 15, 14, 13, 12, 10, y 9 son restablecidos en ambos tipos de archivo INT y MG. El tipo de archivo MG tambin restablece los bits 11, 7, 6, 5, 4, 2, 1 y 0. La direccin del bit programado de la instruccin se establece para evitar una activacin falsa cuando empieza el primer escn del modo de marcha. La direccin del bit programado de la instruccin se restablece para evitar una activacin falsa cuando empieza el primer escn del modo de marcha. El bit de marcha salida tambin se restablece. Para el tipo de archivo PD, el bit INI se restablece. El tipo de archivo INT restablece los bits de estado 8, 9 y 10 (banda muerta, alarma de salida superior e inferior). El registro de error del escn previo se establece en 32767, lo cual indica que los bits de punto de ajuste y ER de los escanes previos todava no se han inicializado). Los bits de acumulador integral y error de derivada se restablecen.
ONS OSF OSR PID
SQL SQO TOF DTR
El bit EN se establece para evitar un incremento falso del puntero de la tabla cuando ocurre el primer escn del modo de marcha. Los bits TT, TC, TE y TO se restablecen y el ACC = preseleccionado. El valor de referencia es actualizado (sin importar la condicin del rengln)
La instruccin DTR opera de esta manera tambin durante el escn normal.
Accin sugerida
Para evitar la operacin inesperada que puede resultar de estas actividades de preescn, siga estas pautas: No use el direccionamiento indexado ni indirecto con las instrucciones indicadas en la Tabla 24.A. Si usted debe usar el direccionamiento indexado o indirecto, use el primer bit de escn (S:1/15) para preinicializar todas las dems variables usadas. Si se usa el direccionamiento indirecto con cualquiera de las instrucciones de lgica de escalera, no se debe usar la variable de datos que tiene la direccin indirecta para funciones mltiples.
1785 6.5.12ES Enero 1997
2410
Notas
1785 6.5.12ES Enero 1997
Captulo
25

Uso de este captulo
Para obtener informacin acerca de: Asignaciones de pines para el canal 0 del procesador Asignaciones de pines para cable en serie Diagramas de conexin de cables Especificaciones del cable para programacin Conexiones de cable Ethernet Vaya a la pgina: 25-1 25-2 25-3 25-5 25-10
Asignaciones de pines para el canal 0

Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 NO SE USA CTS.IN NO SE USA DCD.IN RS 232C C.GND TXD.OUT RXD.IN RTS.OUT CTS.IN DSR.IN SIG.GND DCD.IN RS 422A C.GND
La etiqueta lateral del procesador muestra una tabla que lista las asignaciones de pines para el canal 0 (puerto RS). La tabla siguiente muestra la misma informacin:
RS 423 C.GND TXD.OUT RXD.IN RTS.OUT CTS.IN DSR.IN SIG.GND DCD.IN Pin 14 15 16 17 18 19 20 21 22 NO SE USA 23 24 25 NO SE USA NO SE USA NO SE USA DSR.IN DTR.OUT NO SE USA NO SE USA NO SE USA DTR.OUT RTS.OUT DTR.OUT NO SE USA DTR.OUT NO SE USA RXD.IN REC COM RS 232C NO SE USA RS 422A TXD.OUT RS 423 SEND COM
TXD.OUT+ RXD.IN+ RTS.OUT+ CTS.IN+ DSR.IN SIG.GND DCD.IN
El rea sombreada indica que el pin est reservado.
1785 6.5.12ES Enero 1997
252
Asignaciones de pines para cable en serie

Cable #1 SKT 9 pines IBM AT (hembra) RXD 2 GND 5 TXD 3 DCD 1 DTR 4 DSR 6 RTS 7 CTS 8 SKT 25 pines 1770 KF2 (hembra) 2 7 3 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11955 I
El diagrama siguiente muestra las asignaciones de pines para los cables que se necesitan para comunicaciones de puerto en serie.
Cable #2 SKT 25 pines IBM XT (hembra) TXD 2 GND 7 RXD 3 RTS 4 CTS 5 DSR 6 DCD 8 DTR 20 SKT 25 pines 1770 KF2 (hembra) 3 7 2 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11957 I
Cable #3 SKT 9 pines Computadora (hembra) TXD 2 GND 7 RXD 3 RTS 4 CTS 5 DSR 6 DCD 8 DTR 9 SKT 25 pines 1770 KF2 (hembra) 3 7 2 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11958 I
Cable #4 SKT 9 pines IBM AT (hembra) DCD 1 RXD 2 TXD 3 DTR 4 GND 5 DSR 6 RTS 7 CTS 8 RNG 9 CASE 25 pines Mdem (macho) 8 3 2 20 7 6 4 5 22 1
11959 I
Cable #5 SKT 9 pines Computadora (hembra) RNG 1 TXD 2 RXD 3 RTS 4 CTS 5 DSR 6 GND 7 DCD 8 DTR 9 25 pines Mdem (macho) 22 2 3 4 5 6 7 8 20
11960 I
Cable #6 SKT 25 pines Computadora (hembra) CHS 1 TXD 2 RXD 3 RTS 4 CTS 5 DSR 6 GND 7 DCD 8 DTR 20 25 pines Mdem (macho) 1 2 3 4 5 6 7 8 20
11961 I
1785 6.5.12ES Enero 1997
253
Diagramas de conexin
Terminal cable #1 1770 KF2 1784 CP5 con adaptador CP7 PLC 5
Puerto en serie de 9 pines 1784 T50 6160 T53 6160 T60 6160 T70 IBM PC/AT
1784 CAK 1785 KE Serie B 1770 CD
Terminal
PLC 5
Nota: 1785 KE Serie A utiliza cable 1785 CP5 y adaptador 1785 CP7 con procesadores PLC 5 con nuevas caractersticas y Ethernet
Terminal
1784 CP10
Al canal 0 del PLC 5
Terminal 1784 CP7
cable #4
mdem lnea telefnica cable #6
PLC 5
1784 CP5
1770 KF2
mdem
Terminal
cable #4
mdem
Requiere un adaptador de gnero o que se coloque un conector macho de 25 pines en el cable #2.
1785 6.5.12ES Enero 1997
254
Terminal
cable #2
1770 KF2
1784 CP5
1784 CP7
PLC 5
Puerto en serie de 25 pines 1784 T47 IBM XT IBM PS/2 Modelo 30 IBM PS/2 Modelo 60
Terminal 1784 CXK 1785 KE Serie B 1770 CD PLC 5
Nota: 1785 KE Serie A usa cable 1785 CP5 y adaptador 1785 CP7 con los procesadores PLC 5 con nuevas caractersticas y Ethernet
Terminal
1784 CP11
Terminal
cable #6
PLC 5
1784 CP6
1770 KF2
mdem
Terminal
cable #6
mdem
Requiere un adaptador de gnero o que se coloque un conector macho de 25 pines en el cable #2.
1785 6.5.12ES Enero 1997
255
Especificaciones del cable para programacin
Las especificaciones para cada cable Allen-Bradley usado para comunicaciones DH+ se muestran en las pginas siguientes. Vea la Tabla 25.A.
Tabla 25.A Especificaciones del cable para programacin Para: 6160 T53 6160 T60 6160 T70 IBM PC/AT 1784 T45 IBM PC IBM XT procesador PLC 5 con nuevas caractersticas o Ethernet A: 1785 KE Use este cable: 1784 CAK Vea la pgina: 25-5
1785 KE
1784 CXK
25-6
Terminal (con uso de 1784 KT, KT2, KL o KL/B)
1784 CP6 1784 CP con 1784 CP7 1784 CP8
25-6 25-7 25-7 25-7
Terminal (con el uso de 1784 KTK1) Terminal (usando un cable en serie de 9 pines) Terminal (usando un cable en serie de 25 pines) Terminal (con el uso de 1784 PCMK)
1784 CP5 con un adaptador 1785-CP7 1784 CP10
25-8
1784 CP11
25-8
1784 PCM5 con un adaptador 1784-CP7
25-9 y 25-7
Figura 25.1 Cable 1784 CAK Se conecta a 1785 KE a 6160 T53, 6160 T60, 6160 T70 IBM PC/AT Conector tipo D de 15 pines Pin macho 9 15 1 8 1785 KE
2.9 m (9.50 pies.)
Conector tipo D de 9 pines Pin hembra 5 1 IBM PC/AT 9 6
2 7 3 13 4 5 6 8 11 D sub 15 pines (1785 KE)
1 4 6 2 5 3 7 8 D sub 9 pines (IBM PC/AT)
4 19 3 6
1785 6.5.12ES Enero 1997
256
Figura 25.2 Cable 1784 CXK Conecta el 1785 KE al 1784 T45, PC IBM o XT IBM XT Conector tipo D de 15 pines Pin mac ho 8 1 15 9 1785 KE
289.6 cm (114 pulg.) Cable blindado 24 AWG
Conector tipo D de 25 pines Pin hembra 1 13 IBM XT 14 25
1 3 7 2 13 4 5 6 8 11 D sub 15 pines (1785 KE)
ROJO NEGRO BLANCO NEGRO
2 7 3 4 5 6 8 20
D sub 25 pines (IBM XT)

12727
Figura 25.3 Cable 1784 CP6 Conecta el terminal usando 1784 KT, KT/2, KL o KL/B al procesador 62 61 Transparente 8 7 6 5 4 3 2 1
22 43 62 1 A 21 Extremo del procesador Mini DIN de 8 pines Pin 1 Pin 6 Pin 3
Extremo de terminal tipo D de 62 pines
38 37 Transparente 36 Malla Malla 35 Azul 34 Azul 33 32 Extremo del 31 procesador Mini DIN de 8 pines 3 2 1 Extremo de terminal tipo D de 62 pines
18378
1785 6.5.12ES Enero 1997
257
Figura 25.4 Cable y adaptador 1784 CP7 se conecta al procesador por medio de un conector D de 9 pines de un cable 1784 CP, CP5 PCM5 8 7 Transparente 6 5 4 Malla Malla 3 2 Azul Azul 1 Extremo del procesador Mini DIN de 8 pines
5 1 Tipo D de 9 pines
9 6 Extremo del procesador Mini DIN de 8 pines
Pin 1 Pin 6 Pin 3
9 8 7 6 5 4 3 2 1
Transp.
Tipo D de 9 pines
18377
Figura 25.5 Adaptador de cable 1784 CP8 conecta un terminal usando una tarjeta 1784 KT, KT2 KL a una red DH+ permanente
1 2 3
2 SH 1
Extremo del terminal (frontal) Extremo de la red (posterior) posiciones conector sub miniatura
conector terminal de 3 posiciones
33 34 35 36
Azul Malla
conector terminal de 3 posiciones 2 SH 1 1770 CD Cable twinaxial
Transparente
Conector sub- 37 miniatura de 62 posiciones

60 61 62
19816
1785 6.5.12ES Enero 1997
258
Figura 25.6 Cable 1784 CP10 Conecta el terminal al procesador usando un puerto en serie
3.2m (10 pies)
6 9
1 5 9 SKT IBM AT hembra 25 SKT Procesador PLC macho
14
RXD 2 GND 5 TXD 3 4 6 7 8
2 7 3 4 5 RTS CTS
25
13
DTR DSR RTS CTS
6 DSR 8 DCD 20 DTR

19870
Figura 25.7 Cable 1784 CP11 Procesador al terminal usando un puerto en serie TXD 14 1
3.2 m (10 pies)
2 7 3 4 5 6 8 20
14
GND RXD
3 7 2 4 5 6 8 RTS CTS DSR DCD
25
13 25 SKT Computadora IBM XT hembra
25 25 SKT Procesador PLC macho
13
RTS CTS DSR DCD DTS
20 DTR
19871
1785 6.5.12ES Enero 1997
259
Figura 25.8 Cable - 1784 PCM5 Procesador al terminal (usando un 1784 PCMK) 124.25 pulg. 6 9 1 5 PLC 5 DH+ 9 pines 1 5 7 CUERPO TRANSP TRANSP TIERRA BLINDAJE TRANSP LINEA 1 TRANSP TIERRA BLINDAJE 1 2 3 CUERPO DTD SY DRD RET EN
1 2 3 4 5 6
KT/PCMCIA NEGRO BLANCO ROJO VERDE MARRON AZUL ANARANJADO AMARILLO VIOLETA GRIS ROSADO BRONCE TIERRA BLINDAJE
1 2 3 4 5 6 7 8 9 10 11 12
TD RET 7 RIO 8 DTR 9 SY 10 RTS 11 CTS 12 CUERPO CUERPO
CUERPO CUERPO
19872
1785 6.5.12ES Enero 1997
2510
Conexiones de cable Ethernet

Transceiver Red Ethernet
El puerto Ethernet se conecta a una red de cable delgado o cable grueso a travs de un transceiver de 15 pines o una conexin de unidad de acceso a medio (MAU).
Transceiver
Cable Transceiver puerto AUI Cable Transceiver
Para conectar un terminal de programacin a un procesador PLC 5/20E, 5/40E 5/80E a travs de una red Ethernet, use lo siguiente: Tarjeta de comunicacin Ethernet PCMCIA o compatible con PC/AT (6628 A5) Cable Ethernet Transceivers y cables transceiver
Tarjeta de interface Ethernet Terminal de programacin PLC 5/40E
Hay disponibles dos tipos de transceivers Allen-Bradley.

Nmero de catlogo 5810 AXMT 5810 AXMH Descripcin Transceiver de cable delgado Ethernet/802.3 Transceiver de cable grueso Ethernet/802.3
El procesador se conecta al transceiver usando un cable transceiver estndar, el cual se conoce tambin como cable de interface de unidad de acceso (AUI). Allen-Bradley tiene cables transceiver de dos longitudes y cuatro juegos que constan de transceivers y cables.
Nmero de catlogo 5810 TC02/A 5810 TC15/A 5810 TAS/A (juego) 5810 TAM/A (juego) 5810 TER 5810 TBS/A (juego) 5810 TBM/A (juego) Descripcin Cable transceiver de cable grueso de 2.0 m (6.5 pies) Cable transceiver de cable grueso de 15.0 m (49.2 pies) Transceiver de cable delgado y cable de 2.0 m (6.5 pies) Transceiver de cable delgado y cable de 15.0 m (49.2 pies) Resistencias de terminacin Ethernet de cable delgado Transceiver de cable grueso y cable de 2.0 m (6.5 pies) Transceiver de cable grueso y cable de 15.0 m (49.2 pies)
La conexin a 10baseT (fibra ptica) y redes de banda ancha tambin son compatibles si se compran los transceivers y cables apropiados de un proveedor diferente.
1785 6.5.12ES Enero 1997
Indice
Numeros
1770 KF2, 10-1 1770 XYC, 20-1 1771 ALX, 23-5 1771 ASB, 23-5 1771 AF, 6-6 1771 ALX, 8-1, 24-9 1771 AS, 6-6 1771 ASB, 6-6, 6-11, 24-6 1771 CD, 10-1 1771 DCM, 6-6 1771 KRF, 10-1 1771 SN, 6-6 1772 SD, SD2, 6-6 1775 S4A, S4B, 6-6 1775 SR, 6-6 1784 CAK, 25-5 1784 CP, 10-1, 25-7 1784 CP10, 25-2, 25-5, 25-8 1784 CP11, 25-2, 25-5, 25-8 1784 CP2, 10-1 1784 CP3, 10-1 1784 CP5, 10-1, 25-5, 25-7 1784 CP6, 10-1, 25-5, 25-6 1784 CP7, 25-7 1784 CP8, 25-7 1784 CXK, 25-5, 25-6 1784 KL, 10-1, 25-5, 25-6, 25-7 1784 KT, 10-1, 25-5, 25-6, 25-7 1784 KT2, 25-5, 25-6, 25-7 1784 KTK1, 25-5 1784 PCM5, 10-1, 25-5, 25-7, 25-9 1784 PCMK, 10-1, 25-5, 25-9 1785 KA, 10-1 1785 KA5, 10-1 1785 KE, 10-1, 25-5, 25-6 6008 SQH1, SQH2, 6-6
archivos de programa, 4-14 temperatura, 3-1 almacenamiento de datos archivos, 4-11 bit, 4-11 bloque de datos, 4-11 conceptos, 4-10 definido por el usuario, 4-11 estructura, 4-11 miembro, 4-11 palabras, 4-11 tipo, 4-11 ambiente apropiado, 3-1 especificaciones, 20-1 archivo de datos direccionamiento, 4-13 no usado, 4-12 privilegios de lectura/escritura, 13-5 rango de valores, 4-14 tipos de direccionamiento, 4-15 archivo de estado procesador, 21-1 tamao, 4-13 archivo de estado de E/S configuracin, 6-7 configuracin de bit, 6-25, 6-26 direccionamiento, 6-24 archivo de estado del procesador, configuracin, 21-1 archivo de indicador de estado global, 10-4 archivo de indicadores de estado global, 9-5 archivo de programa almacenamiento, 4-14 memoria, 4-14 privilegios de lectura/escritura, 13-5 tamao mximo, 9-13 archivo fuera de lnea, privilegios, 13-4 archivos, 4-14 almacenamiento de datos, 4-11 privilegios de lectura/escritura, 13-5 uso frecuente, 4-21 archivos de configuracin de transferencia discreta, 7-4 archivos discretos de configuracin de transferencia, 7-2 ASCII configuracin del puerto en serie, 11-16 estado, 11-21 instrucciones, 22-24
1785 6.5.12ES Enero 1997
A
actualizacin de E/S, configuracin, 17-4 adaptador 1784 CP7, 25-5 adaptador 1784 CP8, 25-5 adaptador de E/S remotas, definido, 1-12 almacenamiento
I2
Indice
B
backplane carga de corriente, 20-1 posicionamiento de interruptores, 23-4 posicionamientos de interruptores, 23-5 batera, 20-1, 20-4 Belden 9463, 6-3 bit, almacenamiento de datos, 4-11 bits de control. See user control bits bits de control del rack racks 0 7, 21-10 racks 10 17, 21-10 bits de control del usuario archivo de estado del procesador, 21-10 procedimiento de encendido, 15-2 bits de estado, monitoreo, 16-12 bits de estado global, 16-11, 16-12 racks 0 7, 21-2 racks 10 17, 21-10 bits de inhibicin globales borrado, 6-10 eliminacin, 8-11 bloque de datos, 4-11 BOOTP direccin de hardware, 12-8 direccin IP, 12-8 edicin de archivo de configuracin, 12-7 ejemplo, 12-8 inhabilitacin, 12-4 instalacin, 12-7 uso, 12-5 BOOTPTAB.TXT, 12-7 bferes activos, 6-14
temporizacin, 9-5 tiempo de escn de E/S remotas, 9-9 tiempo de escn del procesador, 9-11 cambio de modo remoto, 11-4 cambio de modos, 1-9 canal clase de privilegio, 13-4 configuracin adaptador de E/S remotas, 7-3 escner de E/S remotas, 6-6 configuracin de escner de E/S locales extendidas, 8-9 configuracin de escner de E/S remotas, 6-8 configuracin del adaptador, 7-2 configuracin DH+, 10-2, 10-3 E/S locales extendidas, 8-10 en serie, 11-5 Ethernet uso de BOOTP, 12-5 uso del software 6200, 12-3 monitoreo adaptador de E/S remotas, 7-18 E/S extendidas locales, 8-13 escner de E/S remotas, 6-21 red DH+, 10-5 resolucin de problemas, 24-3 certificaciones, 20-2 chasis dimensiones, 3-1 espacio, 3-1 posicionamiento de interruptores, 23-4, 23-5 puente de configuracin, 23-6 ubicacin en, 20-2 choque, especificaciones, 20-1 clase de privilegio asignado a canal, 13-4 asignado a nodo, 13-4 asignado a un archivo fuera de lnea, 13-4 clases, privilegios, 13-3 codificacin, 20-2 cdigos de error, mensajes Ethernet, 12-16 colas de espera, 6-14 colocacin colocacin de mdulos de E/S, 8-4 E/S extendidas locales, 8-2 hardware, 3-1 mdulos de E/S, 2-3 paneles posteriores, 3-5 cmo maximizar el rendimiento del sistema, 17-2 componentes espacio, 3-1
C
cables asignaciones de pines, 25-2 Belden 9463, 6-3 disposicin de canalizacin, 3-3 E/S extendidas locales, 8-2 E/S remotas, 6-5 en serie, 11-5 encaminamiento de los conductores, 3-4 Ethernet, 12-1, 25-10 interfaces de comunicacin, 25-5 programacin, 10-1 red DH+, 10-1, 10-2 referencia, 25-1 clculo rendimiento efectivo, 9-5
1785 6.5.12ES Enero 1997
Indice
I3
panel frontal, 1-2 computadora principal de servidor Boot, modificacin de archivo de configuracin de servicio Boot, 12-7 computadora principal del servidor de inicializacin, 12-6 instalacin, 12-7 computadora principal DOS, para BOOTP, 12-6 comunicacin 1771 ASB, 6-11 cmo configurar el cambio del modo en serie, 11-18 con canal adaptador, 7-1 dispositivos en serie, 11-1 E/S locales extendidas, 8-1 E/S remotas, 6-1 E/S residentes en el procesador, 5-1 especificaciones, 20-2 Ethernet, 12-1 fraccin de tiempo, 21-12 punto a punto, 11-3 red DH+, 10-1 velocidad, 9-7 comunicacin basada en mensajes, 11-4 comunicacin de esclavo, 11-8 See also remote station communication comunicacin de punto a punto, 11-3 comunicacin estndar, 11-4 comunicacin maestra, 11-10 modo basado en mensajes, definido, 11-4 modo estndar, 11-4 modo maestro DF1, 11-3 punto a punto, 11-6 conductores, 3-4 conexin a tierra chasis residente en el chasis, 3-7 sistema de E/S locales extendidas, 3-7 sistema de E/S remotas, 3-7 conexin en cadena, 6-5, 10-2 conexiones, Ethernet, 25-10 configuracin archivo de estado de E/S, 6-7 archivos de configuracin de transferencia discreta, 7-4 ASCII (modo usuario), 11-16 cambio del modo de comunicacin, 11-18 canal adaptador de E/S remotas, 7-2, 7-3 canal de escner de E/S locales extendidas, 8-9 canal de escner de E/S remotas, 6-6 canal DH+, 10-2 chasis E/S locales extendidas, 23-10
fuente de alimentacin elctrica, 23-6 computadora principal de BOOTP, 12-6 esclavo DF1, 11-8 Ethernet uso de BOOTP, 12-5 uso del software 6200, 12-3 maestro DF1, 11-10 peticiones de transferencia en bloques en un canal adaptador, 7-9 PII, 19-5 procedimiento de encendido, 15-2 programas de control principal, 17-3 puerto en serie, 11-2, 11-5 punto a punto, 11-6 rack residente en el procesador, 5-5 rutina de fallo, 16-4 STI, 18-3 configuracin automtica, 6-9, 6-10, 8-10, 8-11 configuracin del sistema ambiente, 3-1 espacio para el panel posterior, 3-5 conjunto de de interruptores, chasis, 23-4 conjunto de interruptores SW1, definicin de la direccin DH+ predeterminada, 10-3 conjuntos de de interruptores, E/S remotas, sin E/S complementarias, 23-7 conjuntos de interruptores chasis, 23-5 E/S locales extendidas, 23-9 puente de configuracin del chasis, 23-6 SW1, 23-2 SW2, 23-3 consejo de diseo archivo de indicador de estado global, 10-5 asignacin de los nmeros de racks de E/S remotas, 4-10 asignacin de privilegios, 13-3 asignacin de racks, 4-9 colocacin de mdulos de E/S, 8-4 colocacin de mdulos de transferencia en bloques, 5-3 cmo optimizar el tiempo de ejecucin de instrucciones, 4-21 cmo optimizar la memoria del procesador, 4-21 consejos de diseo de programa, 9-12 consideraciones de programacin para E/S extendidas locales, 8-9 datos de grupo, 4-12 direccionamiento de racks de E/S locales extendidas, 8-3
1785 6.5.12ES Enero 1997
I4
Indice
direccionamiento y colocacin de E/S extendidas locales, 8-2 diseo de cable de E/S remotas, 6-5 diseo de la red DH+, 10-14 diseo del vnculo de E/S extendidas locales, 8-2 divisin de los archivos de indicador de estado global entre los canales, 9-5 edicin de la lista de escn para actualizaciones mltiples de rack, 6-10 enlace de E/S remotas, 6-4 longitudes de cables RS 232, 422A y 423, 11-5 organizacin de archivos, 4-12 para escribir programas PII, 19-2 pautas para escribir programas STI, 18-1 pautas para PII, 19-4 programacin de transferencia en bloques, 6-20 uso de transferencias en bloques en las STI, 18-3 constante del programa, rango de valor vlido, 4-14 contadores de diagnstico DH+, 10-5 E/S remotas, 6-21 contraseas, 13-2 control de salidas, 16-3 cumplimiento con CE, 20-2
direccin IP, 12-2 direccin lgica especificacin, 4-16 mnemnico, 4-17 direccionamento, asignacin, direccin de nodo DH+, 10-3 direccionamiento archivo de estado de E/S, 6-24 archivos de datos, 4-15 archivos de uso frecuente, 4-21 asignacin, nmero de racks, 4-9 concepto, 4-1 direccin IP, 12-2 ejemplo de 32 puntos, 4-6 especificaciones de E/S, 20-2 estaciones en el archivo de encuesta, 11-14 Ethernet, 12-2 Ethernet de difusin, 12-11 imagen de E/S, 4-15 indexado, 4-19 indirecto, 4-18 lgico, 4-16 mnemnicos, 4-17 modo seleccin, 23-4 mdulos de transferencia en bloques, 4-8 racks, 8-10 racks de E/S remotas, 4-10 relacin de un bit a un dispositivo de entrada/salida, 4-3 resumen, 4-8 seleccin de un modo, 4-4 simblico, 4-20 trminos, 4-2 direccionamiento a 1 slot, 4-4, 23-4, 23-5 direccionamiento a 1/2 slot, 4-4, 23-4, 23-5 direccionamiento a 2 slots, 23-4, 23-5 direccionamiento de difusin, 12-11 direccionamiento de E/S, 20-2 See also addressing direccionanamiento ejemplo de 8 y 16 puntos, 4-5 modo seleccin, 23-5 direccionanamiento a 2 slot, 4-4 direccionaniento, E/S extendidas locales, 8-2 diseo de sistemas control centralizado, 1-1 control distribuido, 1-2 disipacin trmica, 20-1 disposicin de canalizacin, 3-3 dispositivos E/S locales extendidas, 8-1 E/S remotas, 6-2
D
datos de transferencia discreta E/S residentes en el procesador, 5-3 modo adaptador, 7-8 monitoreo del estado del canal adaptador, 7-15 monitoreo del estado del procesador supervisor, 7-17 de completado, estado de programa, 14-4 de ejecucin, estado de programa, 14-4 de espera, estado de programa, 14-4 de fallo, estado de programa, 14-4 de listo, estado de programa, 14-4 dejar espacio, 4-12 densidad, mdulos de E/S, 2-2 diagramas de funcin secuencial. See SFCs dimensiones chasis, 3-1 fuentes de alimentacin elctrica, 3-6 direccin de protocolo de Internet. See IP address
1785 6.5.12ES Enero 1997
Indice
I5
en serie, 11-1 mximos, 6-4 red DH+, 10-1 dispositivos en serie, 11-1 dtlbootd.exe, 12-9 dtlbootw.exe, 12-9
E
E/S complementarias, 4-22, 6-8 E/S donde reside el procesador, transferencias en bloques, 6-20 E/S extendidas locales clculo de la terminacin de transferencias en bloques, 8-7 consideraciones de programacin, 8-9 direccionamiento, 8-2 fallo de rack, 16-3 interpretacin del estado, 8-13 longitudes de cables, 8-2 resolucin de problemas, 24-9 transferencia de datos, 8-4 transferencias en bloques, 6-13 E/S inmediatas E/S locales extendidas, 8-5 programacin con transferencias en bloques, 6-21 temporizacin, 5-3 transferencias de datos, 6-11 uso con mdulos de transferencia en bloques contiguos, 5-4 E/S locales extendidas colocacin de mdulos de E/S, 8-4 comunicacin con, 8-1 configuracin de conexin a tierra, 3-7 configuracin del canal 2, 8-10 definido, 1-14 dispositivos que se pueden conectar, 8-1 establecimiento del conector de configuracin, 23-10 lista de escn, 8-10 posicionamiento de interruptores, 23-9 posicionamientos del interruptor del backplane del chasis, 23-5 resolucin de problemas, 24-4 terminacin, 8-2 E/S remotas archivo de estado de E/S, 6-7 clculo del tiempo de escn, 9-9 cmo las transferencias en bloques afectan el tiempo de escn, 9-8 comunicacin con, 6-1 configuracin del canal de escner, 6-6 descripcin general de la configuracin, 6-1 diseo, 9-10 dispositivos mximos, 6-4
dispositivos posibles, 6-2 estado, 6-21 estado del modo adaptador, 7-18 fallo del rack, 16-3 fallos, 16-3 instalacin del sistema, 6-4 lista de escn, 6-3, 6-9 longitudes del cable, 6-5 modo adaptador. See adapter mode nmero de racks en la lista de escn, 9-7 optimizacin del tiempo de escn, 9-9 pasos de configuracin, 6-12 posicionamiento del interruptor del backplane del chasis, 23-5 posicionamientos de interruptores, 23-7 presentacin, 6-3 programacin de transferencias en bloques, 7-8 resolucin de problemas, 24-3, 24-6 24-13 terminacin del vnculo, 6-5 tiempo de escn, 9-6 transferencia de datos, 6-11 transferencias en bloques, 6-13, 6-15 velocidad de comunicacin, 9-7 E/S residentes en el procesador fallo de rack, 16-3 forzados, 14-2 edicin de archivo BOOTPTAB.TXT, 12-7 edicin en lnea mantenimiento interno, 9-4 mensajes y transferencias en bloques, 9-12 PII, 19-4 STI, 18-2 ejecucin de programa, 14-4 ejecucin del programa, 1-9 ejemplo aplicacin PII, 19-2 aplicacin STI, 18-2 BOOTP, 12-8 clculo del tiempo de procesador, 9-11 direccionamiento de 32 puntos, 4-6 direccionamiento de 8 y 16 puntos, 4-5 tiempo de transferencia en bloque en E/S locales extendidas, 8-8 transferencia en bloques del modo adaptador, 7-11 uso eficaz del espacio de la tabla de imagen, 4-7 elemento. See word en serie ASCII (modo usuario), 11-16 asignaciones de pines, 25-1 cables, 25-2 cambio de modos, 11-4
1785 6.5.12ES Enero 1997
I6
Indice
cambio del modo de comunicacin, 11-18 configuracin, 11-5 esclavo DF1, 11-8 esclavo SF1, 11-3 estado, 11-19 estado de esclavo DF1, 11-19 estado de punto a punto, 11-19 estado del modo usuario (ASCII), 11-21 estado maestro DF1, 11-20 maestro DF1, 11-3, 11-10 modo de sistema, 11-3 modo usuario, 11-2 planificacin del cableado, 11-5 posicionamiento de los interruptores (SW2), 11-2 protocolos, 11-5 punto a punto, 11-6 punto a punto DF1, 11-3 seleccin de la interface digital, 11-1 uso del canal 0, 11-2 encendido, 15-2 encuesta, esquemas, 11-13 encuesta (encuesta), tcnicas, 11-4 encuesta de la estacin maestra, 11-4 enfriamiento, 3-1 envolventes, 3-2 escn datos de transferencia en bloques, 6-13 presentacin del, 5-1 escn de E/S definido, 5-2 discretas, 20-1 inhabilitacin, 17-2 escn de lgica See also program scan definido, 5-2 tiempo, 9-2 escn de programa actividades que pueden afectar el tiempo, 9-1 MCP, 17-5 escn del programa definido, 5-2 efecto del mantenimiento interno, 9-4 estados de entrada, 9-2 instrucciones, 9-2 lgica falsa versus lgica verdadera, 9-2 presentacin, 5-2 uso de interrupciones, 9-3 escner configuracin de los canales, 6-8 creacin de una lista de escn, 8-10, 8-12
1785 6.5.12ES Enero 1997
modificacin de una lista de escn, 8-11 escner de E/S remotas, definido, 1-11 esclavo DF1, 11-8 esclavo SF1, 11-3 espacio para el chasis, 3-1 espacio para el panel posterior, 3-5 especificaciones, 20-1 estado canal de modo adaptador, 7-15 E/S remotas, 6-21 procesador supervisor, 7-17 estado de canal DH+, 10-5 escner de E/S remotas, 6-21 Ethernet, 12-17 estado del canal adaptador de E/S remotas, 7-18 E/S extendidas locales, 8-13 en serie, 11-19 estados de programa, 14-4 estructura, almacenamiento de datos, 4-11 Ethernet cables, 25-10 cdigos de error, 12-16 comunicacin, 12-1 configuracin uso de BOOTP, 12-5 uso del software 6200, 12-3 datos de estado, 12-17 direccin IP, 12-2 direccionamiento, 12-2 direccionamiento de difusin, 12-11 funciones avanzadas, 12-11 gateways, 12-12 indicador de transmisin, 24-6 mscaras de subred, 12-12 mensajes, 12-18 rendimiento del procesador, 12-18 requisitos de la red, 12-1 resolucin de problemas, 24-5 transceiver, 25-10
F
fallos borrar, 16-12 chasis de E/S remotas, 16-3 cmo borrar, 16-7, 16-12 deteccin de los mayores, 16-2 E/S extendidas locales, 16-3 informacin de estado, 16-11 mayores, 16-1, 16-12 mayores y menores, 16-11 menores, 16-12
Indice
I7
monitoreo, 16-12 rack de E/S locales residentes en el procesador, 16-3 rack de E/S remotas, 16-3 transferencia en bloques, menor, 6-15 fallos mayores borrar, 16-12 cmo borrar, 16-7 definidos, 16-2 respuestas, 16-1 fallos menores, 16-12 forzado, entradas y salidas, 14-1 forzados, transiciones SFC, 14-2 fuentes de alimentacin elctrica, dimensiones de montaje, 3-6
G
gateways, 12-12 grupos, definicin, 4-2
H
hardware direccionamiento, 20-2 fallo, 16-2 humedad relativa, 3-1
instrucciones archivo, 22-16 ASCII, 22-24 clculo, 22-7 comparacin, 22-5 contador, 22-4 control de programa, 22-19 conversin, 22-14 diagnstico, 22-16 lgicas, 22-13 memoria archivo, control de programa y ASCII, 22-30 Instrucciones de bit y palabra, 22-27 mensaje, 22-22 modificacin del bit, 22-15 PID, 22-22 referencia rpida, 22-1 registro de desplazamiento, 22-18 rel, 22-2 secuenciador, 22-19 temporizacin archivo, control de programa y ASCII, 22-30 instrucciones de bit y palabra, 22-27 temporizacin de preescn, 24-11 temporizador, 22-3 transferencia, 22-15 transferencia en bloques, 22-23 instrucciones de archivo, 22-16 instrucciones de clculo, 22-7 instrucciones de comparacin, 22-5 instrucciones de contador, 22-4 instrucciones de control de proceso, 22-22 instrucciones de control de programa, 22-19 instrucciones de conversin, 22-14 instrucciones de diagnsticos, 22-16 instrucciones de modificacin de bits, 22-15 instrucciones de registro de desplazamiento, 22-18 instrucciones de rel, 22-2 instrucciones de secuenciador, 22-19 instrucciones de temporizador, 22-3 instrucciones de transferencia, 22-15 instrucciones lgicas, 22-13 interrupcin de entrada del procesador. See PII interrupcin temporizada seleccionable. See STI interrupciones, 9-3 priorizacin, 14-4 interrupciones controladas por evento. See PII
1785 6.5.12ES Enero 1997
I
ignorar las ranuras vacas, 9-6 indexada, direccin, 4-19 indicadores 1771 ALX, 24-9 1771 ASB, 24-6 comunicacin, 24-3 E/S locales extendidas, 24-4 Ethernet, 24-5, 24-6 PLC 5/11, 5/20, 1-3 PLC 5/20E, 1-6 PLC 5/30, 1-4 PLC 5/40, 5/60 y 5/80, 1-5 PLC 5/60L, 5/40L, 1-8 PLC 5/80E, 5/40E, 1-7 procesador, 24-2 indirecta, direccin, 4-18 informacin memoria del procesador, 4-10 procesadores PLC , 1-1 informacin de estado escn del programa de control principal, 17-5 PII, 19-6 STI, 18-4 instalacin, BOOTP, 12-7 instruccin de mensaje, 22-22
I8
Indice
interrupciones controladas por tiempo. See STI interrupciones de usuario. See UID/UIE interruptor de llave operacin, 1-9 PLC 5/11, 5/20, 1-3 PLC 5/20E, 1-6 PLC 5/30, 1-4 PLC 5/40, 5/60 y 5/80, 1-5 PLC 5/60L, 5/, 1-8 PLC 5/80E, 5/, 1-7 introduccin, procesadores PLC 5, 1-1
optimizacin, 4-21 proteccin, 23-4 tamao del archivo de la tabla de datos, 4-13 mensajes cdigos de error Ethernet, 12-16 edicin en lnea, 9-12 red DH+, 10-10 miembro, almacenamiento de datos, 4-11 mnemnico, direccionamiento, 4-17 modificacin de archivo de configuracin de servicio Boot, 12-7 modo adaptador archivo de configuracin de transferencia discreta, 7-7 archivo discreto de configuracin de transferencia, 7-2 configuracin de los canales, 7-3 configuracin del canal, 7-2 definido, 1-12 efectos de transferencia en bloques en datos discretos, 7-14 ejemplo de programacin de transferencia en bloques, 7-11 estado de canal adaptador, 7-15 estado del canal adaptador, 7-18 estado del procesador supervisor, 7-17 programacin de transferencias en bloques, 7-8 transferencia de datos, 7-8 modo de adaptador, comunicacin con, 7-1 modo de escner comunicacin con 1771 ASB, 6-11 configuracin de canal, 6-6 configuracin de los canales de E/S locales extendidas, 8-9 creacin de una lista de escn, 6-9, 8-11 estado de monitoreo, 6-21 presentacin, 5-3 transferencia de datos, 6-11 transferencia en bloques, 6-15 modo de sistema, 11-3 esclavo DF1, 11-3 maestro DF1, 11-3 punto a punto, 11-3 modo escner definido, 1-11 transferencia en bloques en un PII, 19-3 transferencia en bloques en un STI, 18-2 modo marcha (RUN), 1-9 modo programa (PROG), 1-9 modo remoto (REM), 1-9
L
lmites de direccionamiento del rack, 20-3 lnea troncal/lnea de derivacin, 6-5, 10-2 lista de escn, 6-3 cmo los racks en la lista de escn afectan el tiempo de escn, 9-7 contenido, 6-9 creacin, 6-9 E/S locales extendidas, 8-10 limitaciones, 6-10, 8-11 modificacin, 6-10 lgica de escalera, 1-10
M
maestro DF1 comunicacin, 11-3 configuracin, 11-10 esquema de encuesta, 11-13 mantenimiento interno See also I/O housekeeping definido, 5-2 efectos de, 9-4 mscaras de subred, 12-12 MCP, 1-10 configuracin, 17-3 especificar el orden, 17-4 inhabilitacin temporal, 17-4 monitoreo, 17-5 priorizacin, 14-4 programacin, 17-1 tiempo de escn, 17-5 uso, 17-1 medios, Ethernet, 12-1 memoria almacenamiento de datos, 4-10 archivos de programa, 4-14 dejar espacio, 4-12 instrucciones de archivo, control de programa y ASCII, 22-30 Instrucciones de bit y palabra, 22-27 mdulos, 20-1
1785 6.5.12ES Enero 1997
Indice
I9
modo sistema, estado, 11-19 modo usuario, 11-2, 11-16 modos adaptador, 1-12 direccionamiento, 4-4 escner, 1-11 interruptor de llave, 1-9 locales extendidas, 1-14 mdulo de memoria, transferencia, 23-4 mdulos de E/S, 20-1 categoras de cables, 3-4 colocacin, 2-3 colocacin del mdulo de transferencia en bloques, 2-3 pautas para la seleccin, 2-1 seleccin del tamao de punto (densidad), 2-2 monitoreo E/S extendidas locales, 8-13 estado de canal DH+, 10-5 estado de canal Ethernet, 12-17 estado del canal adaptador, 7-15 estado del canal adaptador de E/S remotas, 7-18 estado del canal de escner de E/S remotas, 6-21 estado del canal de puerto en serie, 11-19 estado del procesador supervisor, 7-17 estado STI, 18-4 fallos, 16-11 PII, 19-6 montaje dimensiones de la fuente de alimentacin elctrica, 3-6 dimensiones del chasis de E/S, 3-5 mltiples bits de estado del chasis, 16-11, 16-12
pautas ambiente apropiado, 3-1 aplicacin de la red DH+, 10-14 colocacin de los mdulos de E/S, 2-3 colocacin de mdulos de E/S locales extendidas, 8-4 consideraciones de programacin PII, 19-4 consideraciones de programacin STI, 18-1 cundo usar las rutinas de interrupcin, 14-3 direccionamiento, 4-7, 4-8 encaminamiento de los cables, 3-4 seleccin de E/S, 2-1 seleccin de rutinas de interrupcin, 14-3 tamao de punto de E/S (densidad) , 2-2 peso, 20-2 PID, 22-22 PII, 9-3, 9-5 a chasis de E/S locales extendidas, 8-4 con una instruccin de transferencia en bloques, 19-3 configuracin, 19-5 consideraciones de programacin, 19-4 cundo usar, 14-3 estado, 19-6 flujo de programa, 14-2 lgica de escalera del ejemplo de aplicacin, 19-2 monitoreo, 19-6 para escribir la lgica de escalera, 19-2 rendimiento, 19-4 uso, 19-1 posicionamiento, mdulos de E/S, 2-1 posicionamiento de interruptores backplane del chasis, 23-4, 23-5 E/S locales extendidas, 23-9 E/S remotas, sin E/S complementarias, 23-7 referencia, 23-1 SW1, 23-2 SW2, 23-3 ltimo estado, 16-2 preparacin del lugar categoras de conductores, 3-4 disposicin de canalizacin, 3-3 encaminamiento de los conductores, 3-4 presentacin E/S remotas, 6-3 escn del procesador, 5-1 priorizacin, 14-4 privilegios
1785 6.5.12ES Enero 1997
O
optimizacin memoria del procesador y ejecucin de instrucciones, 4-21 sistema, 9-5
P
palabras, almacenamiento de datos, 4-11 panel frontal PLC 5/11, 5/20, 1-3 PLC 5/20E, 1-6 PLC 5/30, 1-4 PLC 5/40, 5/60 y 5/80, 1-5 PLC 5/60L, 5/40L, 1-8 PLC 5/80E, 5/40E, 1-7 paso de testigo, 10-9
I10
Indice
asignacin a archivo de datos, 13-5 asignacin a los archivos de programa, 13-5 asignacin de archivos de datos, 13-5 asignacin de clase a archivos fuera de lnea, 13-4 asignacin de clase a canales, 13-4 definicin de clases, 13-3 pautas para asignacin, 13-3 tipos de, 13-2 privilegios de lectura/escritura asignado a archivo de programa, 13-5 asignados a archivo de datos, 13-5 procesadores protegidos, 13-5 programacin caractersticas, 1-10 conexiones de terminales, 25-5 consejos de diseo para un mejor rendimiento, 9-12 consideraciones, 14-1 E/S extendidas locales, 8-9 efectos de transferencias en bloques en datos discretos, 7-14 manejo de fallos en el chasis de E/S remotas, 16-4 mltples transferencias en bloques en un canal adaptador, 7-10 proteccin, 13-1 recuperacin de fallo de rack, 16-10 rutinas de fallo, 16-6 transferencias en bloques a un canal adaptador, 7-8 programas de control principal, 17-1 See also MCP; MCPs proteccin contra el ruido, 3-4 proteccin contra ESD, 3-3 proteccin de los programas, 13-1 proteccin del procesador, envolventes, 3-2 prueba, rutinas de fallo, 16-11 punto flotante (coma flotante), rango de valor vlido, 4-14 puntos, definicin, 4-2
archivo de indicador de estado global, 10-4 comunicacin con dispositivos, 10-1 configuracin de los canales, 10-2 consejo de diseo, 10-14 contadores de diagnstico, 10-5 definicin de la direccin del procesador, 10-3 destino de mensaje, 10-11 direccin predeterminada, 10-3 estado de monitoreo, 10-5 estimacin del rendimiento, 10-9 longitudes del cable, 10-2 nodos/temporizacin, 10-9 paso de testigo, 10-9 pautas de aplicaciones, 10-14 planificacin del cableado, 10-1 resolucin de problemas, 24-3 resultados de la prueba de tiempo de respuesta, 10-13 tabla de nodos activos, 10-6 tamao y nmero de mensajes, 10-10 terminacin, 10-2 tiempo de procesamiento interno, 10-12 velocidad de transmisin, 10-3 reloj, procesador, 20-1 rendimiento afecto de la edicin en lnea, 9-12 cmo optimizar el tiempo de ejecucin de instrucciones, 4-21 cmo optimizar la memoria del procesador, 4-21 inserto de renglones al lmite de 56 K, 9-13 mantenimiento interno, 9-4 maximizacin del sistema, 9-1 maximizar, 17-2 PII, 19-4 procesador Ethernet, 12-18 red DH+, 10-9 STI, 18-2 rendimiento efectivo clculo, 9-5 tiempo de escn de E/S remotas, 9-6 tiempo de escn del procesador, 9-11 tiempo de transferencia de E/S, 9-6 tiempo de transferencia del backplane de E/S, 9-6 resistencias de terminacin, 6-5, 10-2 resolucin de problemas comunicaciones, 24-3 E/S extendidas locales, 24-9 E/S locales extendidas, 24-4 E/S remotas, 24-6 Ethernet, 24-5 procesador, 24-2 retardo, debido a edicin en lnea, 9-5 rutinas de encendido caracterstica de programacin, 14-2
R
racks definicin, 4-2 direccionamiento, 8-10 E/S locales con procesador residente, 4-9 E/S locales extendidas, 8-3 E/S remotas, 4-10 relacin el tamao del chasis y modo de direccionamiento, 4-9 racks en la lista de escn, cmo afectan el tiempo de escn, 9-7 red DH+
1785 6.5.12ES Enero 1997
Indice
I11
cmo encender, 15-3 cundo usar, 14-3 preparacin, 15-1 procedimiento de encendido, 15-2 proteccin, 15-1 rutinas de fallo cambio desde lgica de escalera, 16-9 caracterstica de programacin, 14-2 cmo programar, 16-6 16-10 configuracin, 16-4 control de salidas, 16-3 cundo usar, 14-3 datos de transferencia en bloques, 16-11 encendido, 15-2 flujo de programa, 14-2 habilitacin, 16-4 preparacin, 16-1 proteccin de encendido, 15-1 prueba, 16-11 recuperacin de fallo de rack mediante la lgica de escalera, 16-10 temporizador de control (watchdog), 16-5 uso, 16-1 rutinas de interrupcin. See STIs, PIIs, fault routines, powerup routines
subrutinas, 1-10
T
tabla de datos memoria por archivo, 4-12 valores predeterminados del archivo, 4-13 tabla de imagen direccin, 4-15 entrada y salida, 4-1 tabla de nodos activos, 10-6 tamao de rack, escner de E/S remotas, 6-9 tamao del rack, escner de E/S locales extendidas, 8-10 temperatura de operacin, 3-1 temporizacin a E/S extendidas locales, 8-5 archivo de indicadores de estado global, 9-5 clculo del rendimiento efectivo. See throughput clculo del tiempo de terminacin de transferencias en bloques, 8-7 cmo calcular el tiempo de terminacin de la transferencia en bloques, 9-8 datos de transferencia discreta, ubicacin para velocidad ptima, 2-3 datos de transferencia en bloques, 6-13, 8-6 E/S inmediatas, 6-11 ejemplo, 9-11 escn de E/S, 6-11 escn del programa, 5-2, 5-3 estados de entrada, 9-2 instrucciones, 9-2 instrucciones de archivo, control de programa y ASCII|, 22-30 Instrucciones de bit y palabra, 22-27 lgica falsa versus lgica verdadera, 9-2 mantenimiento interno, 9-4 nodos, 10-9 optimizacin para las E/S remotas, 9-9 preescn, 24-11 procesamiento interno, 10-12 uso de interrupciones, 9-3 velocidad de comunicacin, 9-7 temporizador de control (watchdog), 16-5 terminacin red DH+, 10-2 vnculo de E/S locales extendidas, 8-2 vnculo de E/S remotas, 6-5 texto estructurado, 1-10 tiempo de escn, clculo, 9-5
1785 6.5.12ES Enero 1997
S
salidas, control despus de un fallo, 16-3 SCADA, 11-1 seleccin, mdulos de E/S, 2-1 servicios de inicializacin, 12-9 SFC, 1-10 smbolo, direccin, 4-20 sistema diseo, 9-10 especificaciones, 20-1 rendimiento, 9-1, 17-2 sistema de control centralizado, 1-1 sistema de control distribuido, 1-2 sistema de E/S remotas, configuracin de conexin a tierra, 3-7 STI, 9-3, 9-5, 16-11 con una instruccin de transferencia en bloques, 18-2 configuracin, 18-3 cundo usar, 14-3 escn de programa, 18-4 estado, 18-4 flujo de programa, 14-2 lgica de escalera del ejemplo de aplicacin, 18-2 para escribir la lgica de escalera, 18-1 rendimiento, 18-2 uso, 18-1
I12
Indice
tiempodeprocesador ejemplo,9-11 intercambiodedatos,9-11 tipo,almacenamientodedatos,4-11 tipodedatos,valoresvlidos,4-14 transceiver,25-10 transferenciadedatos See alsodiscretetransferdataand blocktransferdata diseodelsistema,9-10 E/Sextendidaslocales,8-4 efectosdetransferenciaenbloquesen datosdiscretos,7-14 tiempodetransferenciadeE/S,9-6 tiempodetransferenciadelbackplane deE/S,9-6 tipos,1-12 transferenciaenbloques,8-6 transferenciadedatosdiscreta,entreel escneryeladaptadordeE/S remotas,7-6 transferenciadedatosdiscretos,E/S localesextendidas,8-5 transferenciaenbloques aE/Sextendidaslocales,8-6 alasE/Sresidentesenelprocesador, 5-5 adaptador canal,7-8 ejemplodeprogramacin,7-11 archivosdecontrol,7-9 bitsdeestado,6-16,7-6 bitsdefallomenor,6-15 bferesactivos,6-14
clculodetemporizacin,E/S extendidaslocales,8-7 colasdeespera,6-14 colocacindemdulos,5-3 colocacindelmdulo,2-3 cmocalcularlatemporizacin,E/S remotas,9-8 consideracionesdeprogramacin, 6-20 datosdeE/Sremotas,6-15 edicinenlnea,9-12 enarchivodeprogramaPII,19-3 enarchivodeprogramaSTI,18-2 instrucciones,22-23 mdulosdedireccionamiento,4-8 racksdonderesideelprocesador, 6-20 rutinadefallo,16-11 secuencia,6-16 transferenciadedatos,6-13 transicionesSFC,forzados,14-2
U
ubicacin,20-2 UID/UIE parainfluenciarlasprioridadesdel procesador,14-5 STI,16-11,18-3 ltimoestado,16-2,23-4,23-5
V
vibracin,especificaciones,20-1
1785 6.5.12ESEnero1997
25 1
Argentina Rockwell de Argentina, Av. Crdoba 4970, 1414 Buenos Aires, Argentina Tel: (54 1) 776 1100, Fax: (54 1) 773 5175 Colombia Rockwell Colombia, S.A., Muelle Industrial II, Bodega 4, Cr. 98, No. 42A 41, Santaf de Bogot DF, Tel: (57 1) 418 5902, Fax: (57 1) 418 5995 Espaa Rockwell Automation, Avda. Gran Via 8 10, l'Hospitalet de Llobregat, 08902 Barcelona, Tel: (34 3) 331 70 04, Fax: (34 3) 331 79 62 Reliance Electric SA, Muntaner, 270, 08021 Barcelona,Tel: (34 3) 20 93 700, Fax: (34 3) 41 42 065 Rockwell Automation, Villa de Plencia, 4, Urbanizacin Antiguo Golf, 48930 Las Arenas Getxo, Vizcaya,Tel: (34 4) 480 16 81, Fax: (34 4) 480 09 16 Rockwell Automation, Belmonte de Tajo, 31, 28019 Madrid,Tel: (34 1) 565 16 16, Fax: (34 1) 565 16 87 Rockwell Automation, Avda. San Francisco Javier, 9, Ed. Sevilla 2 Planta 5, Mod. 26A, 41018 Sevilla, Tel: (34 5) 466 35 512, Fax: (34 5) 465 62 58 Rockwell Automation, Edificio Trevi, Fontanares, 51 4 D,E, 46014 Valencia, Tel: (34 6) 377 06 12, Fax: (34 6) 377 07 61 Mxico Rockwell Automation de Mxico, S.A. de C.V., Bosques de Ciruelos No. 160, Col. Bosques de Las Lomas, C.P. 11700, Mxico, DF., Mxico, Tel: (52 5) 251 6161, Fax: (52 5) 251 1169 Rockwell Automation de Mxico, S.A. de C.V., J. Sebastian Bach No. 4986 Esq. Av. Patria, Col. Prados Guadalupe, C.P. 45030, Zapopan, Jalisco, Mxico, Tel: (52 36) 732 997, Fax: (52 36) 732 957 Rockwell Automation de Mxico, S.A. de C.V., Calle San Pedro No. 10, Fracc. Capistrano, 4a. Etapa, C.P 83240, Hermosillo, Son., Mxico, Tel: (52 62) 60 40 79, Fax: (52 62) 60 40 79 Rockwell Automation de Mxico, S.A. de C.V., 41 Oriente No. 2214, Col. El Mirador, C.P. 72530, Puebla, Pue., Mxico, Tel: (52 22) 455 329, Fax: (52 22) 455 548 Rockwell Automation de Mxico, S.A. de C.V., Av. Pablo A. Gonzlez 130 Pte., Col. San Jernimo, C.P. 64630, Monterrey, N.L., Mxico, Tel: (52 83) 483 832, Fax: (52 83) 476 178 Rockwell Automation de Mxico, S.A. de C.V., Av. Ramn Rodrguez Familiar 5, Col. Bosques de Acueducto, C.P. 76020, Quertaro, Qro., Mxico, Tel: (52 42) 134 884, Fax: (52 42) 135 798 Venezuela Rockwell Automation de Venezuela, Edif. Allen Bradley, Av. Gonzlez Rincones, Zona. Ind. La Trinidad, Caracas 1080, Venezuela, Tel: (58 2) 943 2311, Fax: (58 2) 943 3955 Rockwell Automation de Venezuela, Av. 3C con calle 67, Unicentro Virginia, Ofic. 2 4, Maracaibo, Edo. Zulia, Venezuela, Tel: (58 61) 92 2813, Fax: (58 616) 92 2880 Rockwell Automation de Venezuela, Centro Comercial, Plaza Mayor, Sector 6, Ofic. 251 252, Prol. Paseo Coln, Lecheras, Edo. Barcelona, Venezuela, Tel: (58 81) 81 0366, Fax: (58 81) 81 5677 Rockwell Automation de Venezuela, Urbanizacin Prebo, Residencias Avisa, Piso 9, Apto. 9A, Valencia, Edo. Carabobo, Venezuela, Tel: (58 41) 22 3383, Fax: (58 41) 22 3383
Rockwell Automation ayuda a sus clientes a lograr mejores ganancias de sus inversiones integrando marcas lder de la automatizacin industrial y creando as una amplia gama de productos de integracin fcil. Estos productos disponen del soporte de proveedores de soluciones de sistema adems de los recursos de tecnologa avanzada de Rockwell.
Con oficinas en las principales ciudades del mundo.

Alemania S Arabia Saudita S Argentina S Australia S Bahrein S Blgica S Bolivia S Brasil S Bulgaria S Canad S Chile S Chipre S Colombia S Corea del Sur S Costa Rica S Croacia Dinamarca S Ecuador S Egipto S El Salvador S Emiratos Arabes Unidos S Eslovaquia S Eslovenia S Espaa S Estados Unidos S Finlandia S Francia S Ghana S Grecia S Guatemala Holanda S Honduras S Hong Kong S Hungra S India S Indonesia S Irlanda S Islandia S Israel S Italia S Jamaica S Japn S Jordania S Katar S Kenia S Kuwait S Las Filipinas S Lbano Macao S Malasia S Malta S Mauricio S Mxico S Morruecos S Nigeria S Noruega S Nueva Zelanda S Omn S Pakistn S Panam S Per S Polonia S Portugal S Puerto Rico S Reino Unido S Repblica Checa S Repblica de Sudfrica S Repblica Dominicana S Repblica Popular China S Rumania S Rusia S Singapur S Suecia S Suiza S Taiwan S Tailandia Trinidad S Tunicia S Turqua S Uruguay S Venezuela S Vietnam S Zimbabwe Sede central de Rockwell Automation: 1201 South Second Street, Milwaukee, WI 53204 USA, Tel: (1) 414 382 2000, Fax: (10) 414 382 4444 Sede central europea de Rockwell Automation: Avenue Herrmann Debroux, 46, 1160 Bruselas, Blgica, Tel: (32) 2 663 06 00, Fax: (32) 2 663 06 40 Publicacin 1785 6.5.12ES Enero de 1997
Publicacin de reemplazo 1785-6.5.12ES Octubre de 1995
Copyright 1998 Rockwell International Corporation
PN 956912 88

Manual de Usuario - PLC 5 Avanzado

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Manual de Usuario - PLC 5 Avanzado

Cargado por

Copyright:

Formatos disponibles

Allen Bradley

Controladores programables PLC 5 con nuevas caractersticas y Ethernet

Manual del usuario

Informacin importante para el usuario

1785 6.5.12ES Enero 1997

1785 6.5.12ES Enero 1997

Uso de este manual

Propsito de este manual

1785 6.5.12ES Enero 1997

Uso de este manual

determinar las caractersticas del procesador y cmo

Este manual usa las siguientes convenciones:

Las palabras entre corchetes representan las teclas que usted

Las palabras que describen la informacin que usted tiene que

Los mensajes y comandos que muestra el terminal se muestran

1785 6.5.12ES Enero 1997

Uso de este manual

Trminos usados en este manual

Familiarcese con los siguientes trminos y definiciones.

Trmino Datos de transferencia en bloques

Datos de transferencia discreta Procesadores PLC-5 con caractersticas mejoradas

Procesadores PLC-5 Ethernet E/S locales extendidas

Vnculo de E/S extendidas locales Procesador PLC 5

PLC 5/30 PLC 5/40 PLC 5/40L

Chasis de E/S remotas

1785 6.5.12ES Enero 1997

Uso de este manual

Descripcin general del manual

Este manual tiene tres secciones principales: Diseo Operacin Referencia

1785 6.5.12ES Enero 1997

Uso de este manual

Servicio de soporte tcnico de Rockwell Automation

Soporte local de productos

Asistencia tcnica de productos

Sus preguntas o comentarios sobre este manual

1785 6.5.12ES Enero 1997

Uso de este manual

1785 6.5.12ES Enero 1997

Descripcin del procesador

Seleccin y ubicacin de E/S

Ubicacin del hardware del sistema

1785-6.5.12ES - Enero 1997

Direccionamiento de E/S y memoria del procesador

Comunicacin con las E/S residentes en el procesador

1785-6.5.12ES - Enero 1997

Comunicacin con las E/S remotas

Comunicacin con un canal adaptador PLC-5

1785-6.5.12ES - Enero 1997

Comunicacin con las E/S locales extendidas

Maximizacin del rendimiento del sistema

1785-6.5.12ES - Enero 1997

Comunicacin con dispositivos en una red DH+

Comunicacin con los dispositivos en un vnculo en serie

1785-6.5.12ES - Enero 1997

Comunicacin con dispositivos en una red Ethernet

Proteccin de los programas

1785-6.5.12ES - Enero 1997

Preparacin de las rutinas de encendido

Preparacin de las rutinas de fallo

Uso de los programas de control principales

Uso de las interrupciones temporizadas seleccionables

1785-6.5.12ES - Enero 1997

Uso de las interrupciones de entrada de procesador