Modelos lineales de dispositivos semiconductores 1.

- Transistor bipolar Modelo de pequea seal y alta frecuencia pi-hbrido de un transistor bipolar (simplificado) para funcionamiento en alta frecuencia:
rbb' Ib + Vb'e Cb'e B' rb'e Ib' Cb'c Colector gm .Vb'e 0 Ib' Emisor

Base

Puede considerarse, en una primera aproximacin, que las componentes del modelo son independientes de frecuencia y dependientes del punto de polarizacin del transistor. rbb' --> Resistencia de difusin de base (10 ... 50 ) rb'e --> Resistencia de juntura base-emisor (100 ... 500 ) Cb'e --> Capacidad de difusin del diodo base/emisor (10 .. 30 pF). Cb'c --> Capacidad de juntura (inversa) diodo base/colector (0.25 ... 1 pF) gm --> Transconductancia base intrnseca (B')/colector (100 ... 200 mS) Determinacin de los parmetros del circuito equivalente: 1.1.- gm , rb'e , Cb'e De consideraciones del modelo fsico del transistor bipolar sale que:
IC = IS exp

F F V I 1I GH GH V JK JK
B 'E 0

, donde

V0 =

kT = 0.025v q

a temperatura ambiente

standard (T=290k). Definiendo g m =

I C VB ' E

resulta
VCE = cte .

gm =

IC I = C = 40.IC V0 0.025

Teniendo en cuenta que Vb'e = Ib'.rb'e , donde Ib' es la corriente que circula por rb'e :

Ic V

= g m .Vb'e = g m . rb'e . Ib' ,luego: ce = 0

Ic Ib '

rb 'e =

1 Ic . g m Ib '

definiendo

o =

resulta que:

rb 'e =

o o = 40. IC gm

o puede medirse a frecuencias bajas o midiendo variaciones de corriente a DC

o = IC /IB En analoga con o, si se define = Ic /Ib para Vce=0, se tiene que:

Ib ' = Ib . 1 = Ib . 1 + jCb'e rb'e

FI 1+ j G H JK

donde =

1 , frecuencia a la que rb 'e C b 'e

|Ib' | = 0.707 .|Ib | se tiene entonces:

= I Ic = o b' = Ib Ib o 1+ j

FI GH JK

o 1+ j

FfI GH f JK

De la ecuacin de arriba surge que a f = fb , | |= 0.707 |o |. Un dato especificado por los fabricantes de semiconductores es la frecuencia de transicin fT, definida como la frecuencia a la que | |=1 . De la expresin de sale:
o
2

Ff I =1+ G J Hf K
T

si fT >> fb , resulta que:

f =

fT o

T 1 = o r b 'e C b 'e

luego

C b 'e =

o g 1 = = m T rb 'e rb 'e T

1.2.- rbb' , Cb'c Normalmente, Cb'c es un dato provisto por el fabricante: la capacidad colector/base medida (generalmente) a 1kHz. De las hojas de datos del transistor, se puede determinar rbb' si estn disponibles la constante de tiempo de colector definida como c = rbb ' .Cb 'c o la frecuencia mxima de oscilacin, definida como:

fmax =

fT 8. . rbb' .Cb'c

Estos datos no son

comunes, y, en caso de no disponerlos, rbb' puede estimarse, para transistores de pequea seal en el orden de 1%...10% de rb'e El modelo presentado, simula al transistor propiamente dicho (chip), no incluye componentes parsitas de conexiones internas ni de empaquetadura, a frecuencias de operacin superiores a 100MHz stas deben incluirse :

Cbc Lb1 Lb2 Ib Cbe Le2 Lc2 Lc1 Colector 0Ib' gm Vb'e Cce

Base

rbb' Cb'e

B'

Cb'c rb'e Ib'

Le1

Emisor

Lb,c,e2 toman en cuenta la inductancia de las conexiones entre el chip y los contactos metlicos de las patas correspondientes, en general, puede despreciarse su efecto a frecuencias inferiores a 1000MHz (aproximadamente). Lb,c,e1 toman en cuenta la inductancia del conexionado externo. Se deben incluir en diseos a frecuencias superiores a 100MHz (sobre todo Le2). Cbc, Cbe y Cce toman en cuenta las capacidades de empaquetadura, en lnea general, deben incluirse en diseos a frecuencias superiores a 100MHz (aproximadamente) sobre todo Cbc, mientras que Cbe y Cce ,normalmente, son absorbidas por las redes reactivas de acoplamiento entrada/salida. 2.- Transistor de efecto de campo Modelo de pequea seal (simplificado) de un transistor de efecto de campo en el rango de frecuencias altas:
rgg' Compuerta (G) Cg's + Cg'd Drenaje (D) gm Vg's

G' Vg's

Fuente (S)

rgg' --> Resistencia de compuerta (2 ... 40 ) Cg's --> Capacidad compuerta/fuente (0.1 ... 5 pF) Cg'd --> Capacidad compuerta/drenaje (0.01 ... 1 pF) gm --> Transconductancia (5 ... 30 mS)

El modelo lineal de un FET es mas simple que el de un BJT, normalmente los valores de capacidades son provistos por el fabricante, gm puede ser evaluada partiendo de las ecuaciones de funcionamiento del FET: La corriente (DC) de drenaje, en funcin de la tensin compuerta-fuente viene dada por : I D = I DSS

FG V HV

G 'S T

I 1J K

donde IDSS es la corriente para VG'S = 0 y VT es la

tensin de corte (pinch-off) del FET, alrededor de -2.5v en transistores de pequea seal. Del modelo se ve que:

gm =

I D VG ' S

operando en la ecuacin de arriba, se tiene

Vds = 0

que:

gm =

2 I D .I DSS VT

A frecuencia de operacin elevadas, es necesario incluir en el modelo las componentes parsitas L y C de conexiones y empaquetadura:
Cgd Lg rdd' + Vg's Cg'd Ld Drenaje (D) Cds gm Vg's

Compuerta (G)

Cgs

Cg's

Ls

Fuente (S)