UNIVERSIDAD NACIONAL DEL ALTIPLANO - PUNO FACULTAD DE INGENIERÍA MECANICA ELECTRICA, ELECTRÓNICA Y SISTEMAS ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

1.-

Titulo: SIMULACIÓN DE LA SEMAFORIZACIÓN DIGITAL PARA UN CRUCE DE VÍAS

2.-

Autor (s): Mamani Quispe Jorge Humberto Galindo Quispe John Armando Coillo Mamani Blas COD: 051267 COD: 062071 COD: 064555

3.-

Planteamiento y delimitación del problema. El trafico en la mayoría de las ciudades cada ves es mas fluida, es decir

que a medida que pasan los años, la población va en aumento, esto crea la necesidad de implementar sistemas de trafico para un mejor ordenamiento urbano, y una de las medidas practicas es llevar a cabo proyectos de gran embergadura como la cemaforisacion de toda una ciudad. En nuestro proyecto pretendemos simplemente mostrar el

funcionamiento de la semaforización para un cruce de vías, pero que esta sea simulado y muestre o se acerque mas a la realidad del real funcionamiento de un circuito digital ya implementado. 3.1 Formulación y delimitación del problema

La simulación de los sistemas físicos y dinámicos en cualquier rama de las ciencias e ingenierías, nos ayudan a comprender de manera casi ideal el

Est. mail

asiendo de la simulación lo mas cercana posible a la realidad. aplicando la programación VHDL.real funcionamiento de estos.2 Delimitación de objetivos. utilizando las construcciones del lenguaje que permiten una descripción estructural desde las puertas lógicas hacia arriba. 3.Marco Teórico Modos de descripción de circuitos lógicos.1 Objetivos General Con nuestro proyecto pretendemos Simular de la semaforización digital para un cruce de vías con VHDL 3. Este enfoque resalta la correspondencia existente entre la realidad y el lenguaje pero oculta la verdadera potencia del Est.2. Esto no lleva a diseñar el modelado de la semaforización digital para un cruce de vías. 3. El lenguaje de descripción de hardware VHDL cuenta con diferentes modos de llevar a cabo la descripción. Este programa nos permite ver los errores por ejemplo como de respuesta en cualquier sistema digital. mail . para luego implementarlo pero de manera mas objetiva. Y la importancia de esto se debe a la reducción de riesgos y costos.1 Objetivos Específicos A) B) Plantear reglas de flujo real del tráfico en un cruce de vías Diseñar en VHDL el funcionamiento de dos semáforos sincronizados con las reglas ya planteadas C) Recopilar y analizar los resultados obtenidos para con nuestra simulación 5. Normalmente su aprendizaje se comienza desde la perspectiva del diseñador tradicional de hardware.2.

AND (e3. indicar el flujo de señales: sal = s1 OR s2.modelo temporal soportado por el lenguaje. OR (s1. s2 = e3 AND e4. mail . es decir. e2. El lenguaje de descripción hardware VHDL permite estos tres modos de descripción: • comportamental (ecuación lógica 1) • estructural (ecuación lógica 2) • flujo de datos o RTL (ecuación lógica 3) Est. Finalmente. La descripción comportamental y la ejecución concurrente de procesos manifiestan la verdadera potencia del VHDL. podemos proporcionar la relación entre unas señales y otras. Seguidamente vamos a caracterizar cada uno de los modos de descripción basándonos en un ejemplo. es decir. s1). O también AND (e1. e4. Sea el circuito lógico de la figura siguiente: Podemos describirlo indicando la función que realiza. sal). s2. s2). especificando su comportamiento: sal = '1' si (e1 = e2 = '1') o si (e3 = e4 = '1'). s1 = e1 AND e2.

En el modelado comportamental lo importante es la función que relaciona la salida con la entrada. dan lugar a superiores más complejas y así En el modelado de flujo de datos o RTL (Register Transfer Logic) se declara la sucesión temporal con la que evolucionan las diferentes señales del modelo descrito. Cada uno de los modos de descripción lleva asociada una sintáxis determinada que lo caracteriza. En el modelado estructural se especifican los bloques que componen un circuito y sus interconexiones. Est. Cada bloque integrante debe contar con su Descripción previa de manera que se construye una jerarquía de descripciones donde las inferiores sucesivamente. mail . El lenguaje VHDL permite escribir funciones complejas Sin recurrir a su implantación física con lo que se revela como una herramienta de gran rendimiento ya que proporciona una potencia de diseño muy atractiva a un coste muy bajo. Podemos modelar un circuito con cualquiera de ellos.

En la figura siguiente se ha señalado el bloque mediante una linea punteada que encierra los componentes. A cada ENTIDAD le corresponde al menos una descripción (comportamental. declara la relación del circuito con el mundo exterior. es decir. El bloque se conoce en VHDL como ENTIDAD y se declara en primer lugar. una arquitectura. al menos. El circuito del ejemplo anterior puede ser visto como una caja negra que se relaciona con el exterior mediante un conjunto se señales. unas de entrada y otras de salida. La sintaxis específica se presenta más adelante pero a continuación vamos a ver un ejemplo de descripción comportamental. Cada fichero fuente (modo texto) debe contener una declaración de entidad y.Entidad y arquitectura de un modelo. Si modelamos más arquitecturas todas ellas pueden Est. mail . Una ENTIDAD indica las señales que entran al circuito y las que salen. estructural o RTL) –aunque puede tener múltiples– que se especifica en su ARQUITECTURA.

2 Hipótesis Especificas • El planteamiento de reblas influye en real funcionamiento de la semaforización.2 Población de Estudio Ciudad de puno 7. Deustua con Jr. 6.Hipótesis 6.1 Tipo y Método de Investigación Analítico e investigativo 7.Metodología del Estudio 7. por ello es que este proceso debe ser bien realizada. Tacna 7. En el caso de utilizar como compiladorsimulador el V-System. mail . esos ficheros deben tener extensión . • En VHDL se podrá observar el estado en tiempo real de la semaforización • El análisis de datos nos permitirá observar la versatilidad de nuestra simulación 7.1 Hipótesis General Con el diseño de la simulación de la semaforización digital para un cruce de vías se lograra mostrar el real funcionamiento del mismo pero en tiempo real 6.4 Relación Entre Variables VARIABLE DEPENDIENTE Flujo de trafico vehicular y peatonal VARIABLE INDEPENDIENTE Est.3 Diseño Muestral: Cruce de vías Jr.residir en el mismo fichero fuente.VHD.

Etapa 2: Marco teórico Etapa 3: Manipulación de los diferentes factores Etapa 4: Entrevistas Etapa 5: Análisis de resultados.1 Cronograma de Acciones Marzo Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 Etapa 6 Etapa 7 Etapa 1: Investigación bibliográfica. mail Junio Mayo Abril .Referencias Bibliográficas X X X X X X X X X Internet Est.Aspectos Administrativos 8. Etapa 6: Redacción Etapa 7: Implementación 9.Tiempo de cabio de dirección del tráfico 8.

Sign up to vote on this title
UsefulNot useful