Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Prac 7
Prac 7
E1 0 0 1 1
E0 0 1 0 1
Fig. 1 La figura muestra el bloque que describe las entradas y salidas del contador genrico, as como la tabla de verdad de las lneas de control del contador: E0 y E1. A continuacin se describen las terminales del bloque de la Fig. 1: a) D0 - D7: Bus de 8 bits donde se coloca el dato a cargar en el contador genrico. b) EN: Permite que la salida sea habilitada, si EN es igual a 1, entonces la salida se pone en alta impedancia. c) E0 y E1: Como se muestra en la tabla de verdad de la Fig. 1, son los bits de control del contador. d) CLK: Terminal dnde se recibe la seal de reloj del contador. e) CLR: Es el reset del contador, cuando CLR es 1, la cuenta regresa a 0. f) Q0 Q7: Bus de 8 bits de salida dnde se asigna la cuenta para el ciclo de reloj presente.
g) C: Indica cuando la cuenta ha llegado a su fin. 2.- Simular el diseo en Galaxy Xilinx. i) Colocar un dato (de 8 bits) a la entrada del contador. ii) Introducir las combinaciones de E0 y E1 para realizar operaciones sobre el contador.
3.- Una vez simulado el diseo, construir el circuito apropiado para probarlo en el laboratorio. En el laboratorio: 1.- Programar la GAL usando el programador disponible del laboratorio 2.- Verificar el correcto funcionamiento del contador genrico. * Reportar por escrito slo las observaciones y conclusiones parciales de forma obligatoria y por correo el resto de la informacin.