P. 1
Tarjeta Principal

Tarjeta Principal

|Views: 8|Likes:
Publicado pormiltongomez10

More info:

Published by: miltongomez10 on Sep 21, 2012
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOC, PDF, TXT or read online from Scribd
See more
See less

05/21/2014

pdf

text

original

Módulo 5: TARJETA PRINCIPAL 5.1 Definición. Muchas veces llamada tarjeta de electrónica o tarjeta principal del sistema.

Típicamente contiene el procesador, la BIOS (Basic input / output system), la memoria RAM, las interfaces de almacenamiento, los puertos seriales y paralelos, las ranuras de expansión, y todos los controladores requeridos para comunicarse con los demás dispositivos, muchas veces como el monitor, el mouse, el teclado y las unidades de disco. Muchos de los chips que se encuentran instalados en la tarjeta del sistema son llamados Chip sets. Su misión es controlar el sistema y sus capacidades, todos los componentes se comunican con el procesador a través del Chip set, es decir, es el concentrador de todas las transferencias de datos. El Chip set usa un controlador DMA (Direct Access Memory) que es el que organiza el flujo de datos entre el procesador y los demás dispositivos. El Chip set son una serie de circuitos integrados directamente soldados en la tarjeta electrónica del sistema y que usualmente son los segundos en tamaño después del procesador.

Tarjeta electrónica principal o Mainboard de una computadora

5.2 Ranura de expansión. Este tipo de puertos fue diseñado para contener tarjetas de expansión y conectarlas al bus del sistema. La mayoría de los equipos informáticos personales posee generalmente 1 ranura tipo ISA, 4 ranuras tipo PCI, 1 ranura AGP y 1 ranura tipo AMR. Los zócalos ofrecen un medio para añadir características nuevas o mejoradas al sistema, así como también memoria. 5.2.1 Ranura PCI: Es una palabra inglesa que significa Peripheral Component Interconnect o Modulo de periféricos interconectados, una especificación creada por Intel Corporation para la conexión de periféricos a computadoras personales. Permite la conexión de hasta 10 periféricos por medio de tarjetas de expansión conectadas a un bus local. La especificación PCI puede intercambiar información con la CPU a 32 o 64 bits dependiendo del tipo de implementación. El bus está multiplexado y puede utilizar una técnica denominada bus mastering, que permite altas velocidades de transferencia.

Las velocidades en la trasferencia de datos varia desde los 132 MBps ( 32 bits y Reloj 33 MHz ) hasta los 264 MBps ( 64 bits y Reloj 33 MHz ). Las ranuras PCI se emplean para dispositivos que requieren de una gran cantidad de transferencia de datos ( Tarjeta de video, Tarjeta de Sonido, Tarjeta de Red). 5.2.2 Ranura ISA: Es una palabra inglesa que significa Industry Standard Architecture o Arquitectura industrial estándar. Apareció para el diseño de bus del equipo PC/XT de IBM, que permite añadir varios adaptadores adicionales en forma de tarjetas que se conectan en zócalos de expansión. Presentado en un principio con un canal de datos de 8 bits, el ISA fue ampliado a un canal de 16 bits en 1984, cuando IBM lanzó al mercado el PC/AT. En realidad, un zócalo de 16 bits está formado por dos zócalos de expansión separados y montados el uno a continuación del otro, de forma que una sola tarjeta de 16 bits se conecta a ambos. Una tarjeta de expansión de 8 bits se puede insertar y utilizar en un zócalo de 16 bits (ocupando sólo uno de los dos zócalos), pero una tarjeta de expansión de 16 bits no se puede utilizar en un zócalo de 8 bits. Las velocidades en la trasferencia de datos varia desde los 4.77 MBps ( 8 bits y Reloj 4.77 MHz ) hasta los 16.6 MBps ( 16 bits y Reloj 8.3 MHz ). Las ranuras ISA se emplean para dispositivos que no requieren de una gran cantidad de transferencia de datos ( MODEM).

5.2.3 Ranura AGP: Es una palabra inglesa que significa Graphics Accelerator Port o puerto acelerador de gráficos. Es una ranura, incluida en las tarjetas del sistema mas modernas, que se creó para mejorar el desempeño gráfico. Usa un Bus independiente y enlaza la tarjeta gráfica directamente con la memoria RAM. Las velocidades en la trasferencia de datos varia desde los 266 MBps ( 32 bits y Reloj 66.5 MHz ) hasta los 532 MBps en el modo 2X ( 64 bits y Reloj 66.5 MHz ). 5.2.4 Ranura AMR: Es una palabra inglesa que significa Audio MODEM Riser o conector vertical para tarjetas de expansion de audio y modems, Esta es una de las ranuras de expansión mas recientes lanzadas al mercado de las computadora, principalmente dirigida a dispositivos como Modems y tarjetas de sonido que manejan cierta prioridad o privilegio en las interrupciones de hardware.

5.3 Tarjeta electrónica de Expansión. Es una placa de circuitos integrados conectable al bus del sistema de una computadora a través de los zócalos de expansión, que se caracteriza por ser de menor tamaño con referencia a la tarjeta principal. Las tarjetas de expansión se pueden encontrar de diferentes variedades como las siguientes : tarjeta de video, tarjeta de sonido, tarjeta de red, tarjeta de puertos USB, tarjeta de fax – MODEM, Tarjeta controladoras de discos, tarjeta de puertos serie o paralelo entre otros.

Tarjeta electrónica en la ranura PCI.

Conexión de una tarjeta de expansión en una ranura PCI Grafico de una tarjeta de expansión tipo PCI .

Tarjeta electrónica en la ranura ISA Tarjeta electrónica en la ranura AMR .

 Puerto Serie: La transferencia de datos en serie consiste en el envío de información de bit en bit a través de un único cable que generalmente contiene 3 alambres para la transmisión y la recepción con un alambre común. como cámaras de video o escaners. el USB tiende a desplazar los viejos puertos seriales y paralelos. para el mouse y el teclado  2. RJ . Puerto para conexión a la red LAN. en oposición al proceso o transferencia en serie. a través de ocho hilos independientes de un cable.  Puerto USB: Universal Serial Bus o bus serial universal. En el proceso en paralelo y en otras operaciones similares se realiza más de un proceso a la vez. Puerto USB X 2 . Es un bus externo estándar que soporta una velocidad en la transferencia de datos de 12 Mbps.5. En la transferencia de datos en paralelo.  1. la información se envía simultáneamente en grupos. Un solo puerto USB puede soportar 127 periféricos. los ocho bits de un byte de datos se transmiten a la vez.4 Puertos de Entrada / Salida.45  3.  Puerto Paralelo: se refiere al proceso o transferencia de datos de forma simultánea. Vista frontal de los puertos de entrada / salida. Puerto serial PS/2. Introducido en 1996. Por ejemplo.

15 7ª.9 6. DB .       4.25 5. Puerto paralelo.DB . Jack 7c. Puerto para instrumentos MIDI / juegos 5. Puerto de entrada de micrófono 8. Puerto de sonido de salida. Puerto serial COM1. Puerto de sonido de entrada. Jack 7b. Configuración de pines del sistema eléctrico para chasis ATX Configuración de pines del sistema eléctrico para chasis AT . Puerto de gráficos VGA. DB .5 Conexión de la fuente de poder a la tarjeta principal del sistema.

puede causar que el sistema de la computadora no funcione correctamente. estando allí se puede configurar manualmente la mayoría de opciones o submenus que proporciona el programa. Si la información en el mini programa es incorrecta. . Para evitar o minimizar esta dificultad idiomática y facilitar el estudio se puede buscar en el siguiente listado de opciones para una mejor comprensión de este programa.5. el programa posee una serie de submenus los cuales contienen una serie de opciones básicamente en el idioma ingles.6 Programación de chip BIOS. que almacena toda la información concerniente al tipo de hardware o dispositivos que se tienen instalados. Para el ingreso a este mini programa se debe de reiniciar la computadora y seguidamente se presiona en el teclado la tecla DEL o Suprimir . La BIOS Setup es un mini programa de configuración del sistema computacional. Pagina principal del mini programa “BIOS Setup”. Como se puede observar en la figura de Bios Setup.

Permite seleccionar hasta dos canales DMA (acceso directo a memoria) para el tipo F. Si un dispositivo PCI requiere un servicio de interrupción (IRQ). Si todos los dispositivos son modernos y rápidos (que es lo normal en PCs nuevos). Si no se indica al sistema un tiempo de espera. el sistema debe frenarse por culpa del bus. aunque deben hacerse pruebas con los valores seleccionados. En equipos que tiene una velocidad mayor que la de sus dispositivos de entrada y salida (I/O). permite seleccionar manualmente una interrupción sin utilizar para las IRQ de los PCI. 'NA' (No Aplicable) indica que la IRQ se asigna a un dispositivo de bus ISA y no está disponible para ningún slot (ranura) PCI. Este valor permite adecuar la velocidad de la memoria de dispositivos del bus ISA con la capacidad de lectura y escritura del sistema a esa memoria.OPCIONES BIOS SETUP 16 Bit I/O Recovery Time Ver más abajo 8/16 Bit I/O Recovery Time. para que cada dispositivo tenga oportunidad de responder. desconectándolo se perderían datos Al acceder a la memoria por el bus ISA. cuanto menor es el número mejores son las prestaciones. para aumentar la velocidad de transferencia. El mecanismo de recuperación de las órdenes de entrada y salida de datos añade ciclos de reloj de bus entre las órdenes de los dispositivos PCI con respecto a las órdenes de los dispositivos ISA. Esto ocurre porque el bus PCI es mucho más rápido que el bus ISA. creerá que el dispositivo en cuestión ha fallado y no funciona. 8/16 Bit I/O Recovery Time Estos dos campos te permiten añadir tiempo de recuperación (en ciclos de reloj del bus) para las órdenes de entrada y salida de los dispositivos ISA de 8 y 16 bits. así que desconectará su petición de entrada / salida. si es soportado por el dispositivo de entrada / salida de datos que utiliza el canal DMA. Si hay dispositivos antiguos. que es más lento que el bus de memoria. 16 Bit ISA I/O Command WS 16 Bit ISA Mem Command WS 1st/2nd Fast DMA Channel 1st/2nd/3rd/4th Available IRQ * 2nd Channel IDE * IDE Second Channel Control * PCI IDE 2nd Channel * PCI Slot IDE 2nd Channel A ACPI I/O Device Node ENABLED permite que un dispositivo compatible con la configuración avanzada de ahorro de energía se comunica a través de la BIOS con el sistema operativo. hay que fijar el valor en 'Disabled'. selecciona 'DISABLED' para evitar conflictos con el canal secundario del CHIPSET de la placa base. . En general. que no llevan ciclos de espera. Si se instala una tarjeta IDE (ISA o PCI) controladora de discos duros para el canal secundario.

o a la velocidad fija de 7. algunas tarjetas gráficas. Si este apartado está DISABLED.16 Mhz. especialmente si necesitan BUSMASTERING (como la Matrox Mystique) necesitan que esté ENABLED para las características 3D. Seleccionar ENABLED para habilitar las configuraciones de ahorro de energía de la BIOS. El diseñador de la placa base decide si el reloj del bus AT está sincronizado con el reloj del procesador o si funciona en modo asíncrono. Dependiendo de la velocidad del equipo. acelerando así la transferencia de datos entre el procesador y la tarjeta gráfica. La apertura es una parte del rango de la dirección de memoria PCI dedicada para el espacio de dirección de la memoria gráfica. Selecciona la dirección de entrada / salida de datos para el puerto de audio. Selecciona un canal de acceso directo a memoria (DMA) para el puerto de audio. Puedes escoger la velocidad del bus AT en fracciones de la velocidad de reloj del procesador. cuando la placa base integra la tarjeta de sonido. la BIOS asigna una IRQ a la tarjeta gráfica. Si se úsa el método de caché WRITE-BACK se debe seleccionar 7+1. Si está ENABLED. Parece ser que el valor más habitual es 64MB. la BIOS del equipo no asigna una interrupción (IRQ) a la tarjeta gráfica. se puede seleccionar una señal SINGLE (una sola) o MULTIPLE (varias) en cada ciclo del bus. SRAM Write WS AT Clock Option AT-BUS Clock Audio DMA Select Audio I/O Base Address Audio IRQ Select Auto Clock Control . AGP Aperture Size (MB) ALE During Bus Conversion Alt Bit in Tag RAM APM BIOS Assign IRQ for VGA Asysc. Si no se habilita el sistema avanzado de ahorro de energía (APM). Sin embargo. Selecciona una IRQ para el puerto de audio. en caso de escoger ENABLED la BIOS maneja el reloj del procesador de igual modo a como lo haría el sistema avanzado de ahorro de energía. cuando la placa base integra la tarjeta de sonido. cuando la placa base integra la tarjeta de sonido.Selecciona el tamaño de apertura del Puerto de Gráficos Acelerados (AGP). SRAM Read WS Asysc. pero si especificamos una cantidad mayor que la memoria RAM instalada pueden empeorar las prestaciones debido al excesivo uso de la memoria. Selecciona la combinación correcta de ciclos de refresco de lectura de la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché Selecciona la combinación correcta de ciclos de refresco de escritura en la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché. Los TAG BITS se usan para determinar el estado de los datos en la memoria caché externa de segundo nivel (L2). si no 8+0. Probar con cantidades entre el 50% y el 100% de la cantidad de memoria RAM instalada en el equipo. ahorrando así una IRQ.

periféricos). ewl equipo entra automáticamente en modo SUSPEND. si una lectura de memoria por parte del procesador da un error de cache. la controladora comprueba . HX. VX. el Chipset manda largas ráfagas de datos desde los buffers. una unidad LS120 o un disco SCSI. Después del periodo de inactividad seleccionado para cada subsistema (video. y luego en la unidad C (disco duro). Cuando está ON el teclado numérico genera números en vez de controlar el movimiento del cursor. la BIOS busca o comprueba a la unidad de diskettes para determinar si tienen 40 o 80 pistas.Auto Configuration Auto Detect DIMM/PCI Clock Auto Suspend Timeout Selecciona los valores óptimos predeterminados de velocidad de memoria RAM para los parámetros del Chipset (FX. e incluso de una unidad de CD-Rom. dependiendo de si la placa tiene RAM del tipo FASTPAGE o del tipo EDO. disco duro. El valor de este campo viene determinado por el fabricante de la placa base. Cuando está ENABLED. Para modificar estos valores y así obtener el máximo de prestaciones del equipo. Sin embargo. desde una unidad ZIP. En algunos equipos no se puede deshabilitar. B Back to Back I/O Delay Bank 0/1 DRAM Type BIOS PM on AC BIOS PM Timers Seleccionar ENABLED para insertar tres señales de reloj del bus AT en los ciclos de entrada salida del bus AT en modo BACK-TO-BACK. seleccionar LOW para arrancar a la velocidad del bus AT. los ordenadores modernos cargan el sistema operativo desde el disco duro. Algunos periféricos o viejos juegos pueden requerir una velocidad baja del procesador. En caso de estar DISABLED.sistema entra en modo STANDBY. Cuando está ENABLED. TX) de la placa base. por eso los sistemas compatibles están diseñados para buscar un sistema operativo primero en la unidad A. Cambiar entre ON y OFF para controlar el estado de la tecla NUMLOCK (Bloq Num) cuando arranca el ordenador. Cuando está ENABLED. Poner en ON si se desea que las características de ahorro de energía de la BIOS permanezcan activas cuando el sistema se conecta a una fuente de alimentación externa. DISABLED para los amantes del Overclocking. La BIOS detecta el tipo de módulos DIMM y el tipo de dispositivos PCI y ajusta el bus a la frecuencia máxima permitida por estos. Si se escoge ENABLED. el Chipset intentará una segunda lectura. Los PCs originales de IBM cargaban el sistema operativo DOS desde la unidad A (diskette). Cuando está ENABLED. se debe deshabilitar (DISABLED) la auto-configuración. Se recomienda establecer este campo en DISABLED. el susb . Seleccionar HIGH para arrancar el sistema a la velocidad por defecto del procesador. Boot Sequence Boot Up Floppy Seek Boot Up NumLock Status Boot Up System Speed Burst Copy-Back Option Burst Write Combining Byte Merge Este apartado controla la característica de fusión de datos para los ciclos del buffer. Después del periodo de tiempo seleccionado sin actividad. Por defecto debe ser HIGH. ciertos valores de la sección no pueden modificarse. se vuelve a los valores almacenados cuando se instaló la placa base. Solo los discos de 360Kb tienen 40 pistas.

WRITE-THROUGH). CROEA# y CROEB# están activos durante tres ciclos de reloj. Establece los ciclos de reloj exactos utilizados durante la escritura en bloques a la cache. Establece el tiempo en estados de espera (0WS. cuando es 1 WS. Establece el modo de operación de la caché externa o de segundo nivel(WRITE-BACK. Luego el Chipset escribe los datos del buffer al bus PCI cuando lo considera apropiado. WRITE-THROUGH). WRITE-BACK hace que la memoria se actualice sólo en ciertos casos. MEDIUM. Cache Read Wait States Cache Tag Hit Wait States Cache Timing Cache Timing Control * Cache Update Policy * L1 Cache Policy Cache Write Burst Cache Write Cycle Cache Write Policy Cache Write Timing . Establece la velocidad para la lectura y la escritura en la caché (de menos a más velocidad: NORMAL. 3T) para la escritura a la caché externa. Establece el modo de operación de la caché externa o de segundo nivel (WRITE-BACK. Establece el tiempo en ciclos de reloj del procesador (2T. aumentando su eficacia. WRITEBACK permite al procesador operar con menos interrupciones. WRITE-THROUGH quiere decir que la memoria se actualiza con datos de la caché cada vez que el procesador envía un ciclo de escritura. El número se ajusta automáticamente durante los ciclos de escritura de la caché de segundo nivel a la memoria para sincronizarse con la controladora de memoria RAM. como pedidos de lectura a la memoria cuyos contenidos están en la caché.Byte Merge Support las ocho señales de habilitación del procesador para determinar si los datos leídos por el procesador del bus PCI pueden ser fusionados. el tipo y la velocidad de acceso de la caché. Escoger el valor menor y cambiarlo si se producen problemas. Escoger el valor menor y cambiarlo si se producen problemas. C Cache Burst Read Cache Burst Read Cycle Cache Early Rising Cache Read Burst Establece el tiempo necesario (1T. Si la caché de nivel 2 es de un solo banco escoger FASTER. Selecciona el numero de estados de espera para las señales de salida de datos de la cache. CROEA# y CROEB# están activos durante dos ciclos de reloj del procesador. 1WS) para comprobar un acierto de CACHE TAG. Establece el tiempo necesario (1CCLK. probar primero con FASTEST y ver si da errores. PCI PIPELINE y PIPELINING combinan el PIPELINING del procesador o del bus PCI con BYTE MERGING. BYTE MERGING se usa para acelerar los procesos de video. El fabricante de la placa suele establecer los valores dependiendo del tamaño. 1WS) para la escritura a la caché externa El fabricante de la placa base puede decidir insertar o no un ciclo de espera entre los ciclos de escritura de la caché si lo cree necesario. TURBO). El número de ciclos de reloj que CROE# permanece activo puede ser mayor. BYTE MERGING retiene los datos de 8 y 16 bits enviados por el procesador al bus PCI en un buffer donde se acumula en datos de 32 bits para una transferencia más rápida. Si no se sabe. FAST. 2CCLK) para que el procesador realice una lectura de la caché en modo ráfaga ENABLED aumenta las prestaciones de lectura de la caché Estos números son los ciclos que usa el procesador para leer datos de la caché. 2T) para que el procesador realice una lectura de la caché en modo ráfaga. Cuando el valor es 0 WS. Establece el tiempo en estados de espera (0WS. si es de dos bancos FASTEST.

Solo los locos del OVERCLOCKING se atreven a cambiar este valor para conseguir un funcionamiento estable cuando el procesador está funcionando por encima de la velocidad de reloj o de bus recomendada: ¡¡OJO!! Podemos "freír" el procesador. Selecciona el número de ciclos de reloj del procesador asignados para que la señal CAS acumule su carga antes de refrescar la RAM. teniendo en cuenta que el bus PCI debe ser 33MHz aproximadamente. Lo normal es que esté en DEFAULT. Si se asigna un tiempo insuficiente. L1= internal. pudiendo llegar a dañar el periférico. La memoria caché es un tipo de memoria adicional mucho más rápido que la memoria RAM. Si un periférico PCI funciona demasiado por encima de los 33MHz. Pipelining CPU Burst Write Assembly CPU Core Voltaje CPU Fan on Temp High CPU Host/PCI Clock CPU Internal Cache /External Cache CPU L1 Cache /L2 Cache CPU L2 Caché ECC Checking . Este parámetro tiene gran valor para los amantes del OVERCLOCKING. pero se puede escoger una combinación entre el bus del procesador y el bus PCI. Para forzar a 124. Selecciona el número de ciclos que son necesarios para cambiar la dirección CAS después de iniciar CAS dirigido a una dirección de memoria RAM El número de ciclos de reloj en que se detiene la señal CAS para las lecturas y escrituras de RAM depende de la velocidad de la memoria RAM. Los datos almacenados en la memoria caché se transfieren mucho más rápido y por ello ambas opciones deben estar ENABLED Igual que el parámetro anterior. es posible que se produzcan errores. De este modo el Chipset envía una señal al procesador para una nueva dirección de memoria antes de que se completen las transferencias de datos del ciclo actual. variando de 08M a 0-128M. No cambiar el valor por defecto especificado por el fabricante. Cuando está DISABLED el Chipset se comporta como la versión primera del chipset TRITON (430FX). el refresco puede ser incompleto y pueden perderse datos. 140 o 150MHz debemos optar por 1/4. y los ordenadores modernos poseen memoria caché externa. desaprovechando las nuevas funciones PIPELINING permite a la controladora del sistema hacer una señal al procesador para una nueva dirección de memoria antes de que todas las transferencias de datos del ciclo actual estén terminadas. El diseñador del equipo escoge la duración de una señal CAS ENABLED permite PIPELINING. o poner el valor en AUTO para que la placa base lo detecte automáticamente. De este modo se mejoran las prestaciones.Cache Write Wait States Cacheable Range CAS Address Hold Time CAS Low Time for Write/Read Especifica el área de memoria caché usada para copiar la BIOS del sistema o la BIOS de un adaptador (e. dando lugar a una mayor transferencia de datos El Chipset mantiene cuatro buffers de escritura. L2=external. Es decir 1/2 para 60-75MHz y 1/3 para 95-112MHz. SCSI BIOS). 133. el Chipset puede mandar largas series de datos desde estos buffers El voltaje debe coincidir con las especificaciones del procesador.g. Los procesadores 486 y superiores contienen memoria caché interna. Cuando el procesador alcanza la temperatura escogida el ventilador del disipador se pone en funcionamiento. si la placa base lo permite. Los procesadores Pentium II a partir de 300MHz y algunas unidades CAS# Precharge Time CAS# Pulse Width Chipset NA# Asserted Chipset Special Features CPU Addr. Cuando esta opción está ENABLED.

Cuando este apartado está ENABLED el sistema puede leer más de una línea completa de caché de cada vez. y por ello está libre para hacer otras cosas.CPU Line Read CPU Line Read Multiple CPU Line Read Prefetch CPU Read Multiple Prefetch CPU to DRAM Page Mode CPU to PCI Buffer CPU-to-PCI Burst Mem.BURST Posting and conservative bursting POST/Agg. la página de memoria permanece abierta hasta el siguiente acceso a memoria Cuando está ENABLED. ENABLED mejora las prestaciones del equipo Cuando está DISABLED la controladora de memoria cierra la página de memoria después de cada acceso. para compensar así la diferencia de velocidad entre el procesador y el bus PCI. Esto supone un nivel extra de seguridad en los datos (al igual que instalar memoria RAM ECC . Cuando una línea de la cache esta llena contiene 32 bits de datos. Los datos del procesador al bus PCI pueden pasar por el buffer o pueden ser enviados a ráfagas. Si este parámetro está ENABLED. Este proceso sólo tiene lugar en el rango compatible VGA(0A0000-0BFFFF). ENABLED mejora las prestaciones del equipo. Cuando está ENABLED. WR CPU to PCI Byte Merge CPU-to-PCI IDE Posting CPU to PCI POST/BURST a 266MHz llevan una caché con Código de Corrección de Errores. Seleccionando ENABLED se optimizan las transferencias del procesador al bus PCI. El Chipset tiene cuatro líneas de lectura. las escrituras del procesador al bus PCI pasan por los buffer. Un prefetch múltiple quiere decir que el Chipset puede iniciar la lectura de más de una instrucción durante un proceso. Cuando este apartado está ENABLED. el sistema sabe cuántos datos leerá y no necesita esperar a la señal de fin de datos. Ambos rasgos (POSTING y BURSTING) mejoran las prestaciones del equipo. el sistema puede adelantar la lectura de la siguiente instrucción e iniciar el siguiente proceso. y cuando está ENABLED el Chipset puede enviar ráfagas de datos desde sus buffers a los dispositivos PCI BYTE MERGING permite la fusión de datos en escrituras consecutivas del procesador al bus PCI con la misma dirección de memoria.típica en ordenadores que vana funcionar como servidores de aplicaciones) pero ralentiza ligeramente el equipo Este campo permite habilitar (ENABLED) o desabilitar (DISABLED) las lecturas de línea completa del procesador LINE READ quiere decir que el procesador lee una línea completa de la caché. Si la línea está llena. Ver el campo siguiente. el procesador comprueba con regularidad la integridad de los datos almacenados en la caché de nivel 2. Este parámetro se encuentra en las placas base con el chipset SIS5597. El PREFETCH ocurre cuando durante un proceso (leyendo del bus PCI o de la memoria) el Chipset empieza a leer la siguiente instrucción. Estos son los métodos: POST/CON. La colección fusionada de datos es enviada por el bus PCI como un dato simple. Cuando está DISABLED el procesador debe esperar a que se acabe una escritura antes de comenzar otra.BURST Posting and aggressive bursting NONE/NONE Neither posting nor bursting . dentro de la misma localización del buffer de escritura.

el procesador debe esperar hasta que la escritura de datos se ha completado antes de enviar más datos. Con el Chipset SIS5597 escoge una fecha del mes. Si está DISABLED. Cuando está DISABLED el procesador debe esperar a que finalice un ciclo de escritura antes de enviar nuevos datos al bus PCI. Determina el número de señales del reloj entre las fases de direccionado y escritura de datos entre el procesador y el bus PCI. estos campos presentan la velocidad de hasta tres ventiladores del procesador. Day of Month Alarm . Pulsar PgUp (RePag) o PgDn (AvPag)para aumentar o disminuir el valor. Cuando está DISABLED el procesador debe esperar a que se el bus PCI le indique el final del ciclo de escritura antes de enviar más datos. month.CPU-to-PCI Write Buffer CPU-to-PCI Write Post CPU Warning Temperature CPU Write Back Cache CPU/PCI Write Phase CPUFAN Off in Suspend CPU-To-PCI IDE Posting CPU-To-PCI Write Buffer CPU-To-PCI Write Post CRT Power Down Current CPU Temperature Current CPUFAN 1/2/3 Speed Current System Temperature POST/NONE Posting but not bursting Cuando está ENABLED el procesador puede escribir cuatro bloques de datos en el bus PCI sin esperar a que concluya el ciclo PCI. Si su ordenador tiene un sistema de control de temperatura. Cuando está ENABLED las escrituras del procesador al bus PCI pasan por un buffer. el procesador debe esperar después de cada bloque de datos enviado a que el bus PCI le indique que está listo para recibir más datos. Si está DISABLED. para compensar la diferencia de velocidad entre el procesador y el bus PCI. Los accesos a los dispositivos IDE son enviados por el procesador a los buffers del bus PCI y así se optimizan los ciclos. Determina si la caché interna del procesador es de tipo WRITEBACK (ENABLED) o de tipo WRITE-THROUGH (DISABLED). ENABLED acelera los procesos Cuando está ENABLED las escrituras del procesador al bus PCI pasan por el buffer para compensar la menor velocidad del bus PCI frente al procesador. Si se pone 0. ENABLED mejora las prestaciones del equipo Cuando está ENABLED el procesador puede escribir hasta cuatro bloques de datos al buffer PCI y no esperar a que acabe cada ciclo PCI. Date Mover el cursor hacia la izquierda o la derecha hasta el campo deseado (date. Si se sobrepasa uno de los límites. ENABLED acelera los procesos Selecciona los límites inferiores y superiores para la temperatura del procesador. presenta la temperatura actual del procesador Si su ordenador tiene un sistema de control. Cuando está ENABLED la señal del monitor se apaga cuando el sistema entra en modo de ahorro de energía. presenta la temperatura actual del sistema D La BIOS determina el día de la semana a partir de la información de la fecha (sólo para información). se activará un sistema de aviso. Si su ordenador tiene un sistema de control de temperatura. o escribir el valor deseado. se puede escoger una alarma semanal. Cuando está ENABLED el ventilador del procesador se apaga en modo SUSPEND de ahorro de energía Seleccionar ENABLED para enviar ciclos de escritura del procesador al bus PCI. year).

Cuando los recursos se controlan manualmente. podemos establecer los valores manualmente en los campos que aparecen debajo. Selecciona el modo de correción (paridad. Check DRAM Enhanced Paging DRAM Fast Leadoff Cuando está ENABLED. que requieren un canal DMA específico. Cuando está DISABLED. . Este apartado permite establecer la velocidad del DMA (acceso directo a memoria) a una velocidad igual o mitad de la velocidad de la señal del reloj de sistema (SYSCLK). Cuando está ENABLED. Después del tiempo de inactividad seleccionado. los valores de velocidad (timings) de memoria se escogen de acuerdo con los valores preestablecidos por el fabricante según el tipo de memoria. ENABLED mejora las prestaciones del equipo Cuando se selecciona COMBINE en el campo Tag / Dirty Implement.PARITY. Escoge un divisor para reducir la velocidad del procesador a una fracción de su velocidad normal durante el modo DOZE. Seleccionar ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI.Daylight Saving Delay for HDD Delayed Transaction Dirty pin selection DMA Clock Cuando está ENABLED este parámetro añade una hora cuando comienza el tiempo de ahorro. asignar a cada uno de los canales DMA del sistema uno de los siguientes tipos DMA n Assigned to Legacy ISA: PCI/ISA PnP: Dispositivos que cumplen la especificación original de bus AT. En modo AUTO la BIOS habilita el chequeo automático si existe memoria con paridad o de tipo ECC (error correcting * Memory Parity/ECC code). o solo para entrada de datos. bidireccional. tanto diseñados para la arquitectura de bus ISA como para el bus PCI. el reloj del procesador va más lento aunque el resto de los componentes todavía operan a toda velocidad. Este apartado especifica el tiempo que debe esperar la BIOS para intentar identificarlo. o código de corrección de errores . Algunos discos duros requieren algún tiempo funcionando para ser identificados correctamente. * DRAM ECC/PARITY Establecer esta opción de acuerdo con el tipo de memoria RAM instalada en Select el equipo: PARIDAD o ECC. Cuando menor es el tiempo más rápido arranca el sistema El Chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Seleccionar ENABLED para acortar los ciclos de salida de datos y optimizar las prestaciones. Selecciona el periodo de tiempo para que el reloj del procesador vaya más lento aunque el resto de los componentes todavía operen a toda velocidad Selecciona el periodo de inactividad del sistema tras el cual el sistema entra en modo DOZE. una página de memoria RAM permanece abierta hasta que se produce un fallo de página o de fila. Establecer una velocidad muy alta puede ser demasiado rápido para algunos componentes. Cuando está DISABLED.ECC) de acuerdo con el tipo de memoria RAM instalada. se puede escoger si el pin DIRTY de datos es para entrada y salida. También resta una hora cuando vuelve el tiempo estándar. Doze Mode Doze Speed (div by) Doze Timer Doze Timer Select DRAM Auto Configuration DRAM Data Integrity Mode Dispositivos que cumplen el estándar PLUG AND PLAY. el Chipset usa información adicional para mantener la página abierta.

DRAM Posted Write Ver a continuación DRAM Posted Write Buffer. A menor número mayor velocidad.Seleccionar el número de ciclos transcurridos entre la última señal de datos y la asignación de CAS#. de modo que el procesador puede empezar un nuevo ciclo antes de que la memoria finalice el ciclo anterior. Este mecanismo se usa para controlar la latencia del acceso a memoria. Establece los tiempos para lecturas desde memoria EDO (EXTENDED DATA OUTPUT) o memoria FPM (FAST PAGE MODE). los ciclos de escritura del procesador a Buffer memoria RAM se envían al buffer. e.g. DRAM Last Write to CAS# Cada vez que se hace una petición de acceso a memoria. de acuerdo con las especificaciones de la Width memoria RAM. Cuando está DISABLED. pero aumentar el valor si se producen frecuentes errores de memoria. Seleccionar la combinación de ciclos del procesador que requiere el tipo de memoria instalada en el ordenador antes de cada lectura o escritura en DRAM Leadoff Timing memoria. Si se DRAM Read Burst seleccionan unos números menores de los que soporta la memoria RAM (EDO/FPM) instalada. Este periodo es el tiempo establecido para la señal CAS. la petición de acceso a memoria se convierte en prioritaria. el primer valor corresponde a la memoria de tipo EDO y el segundo a la memoria de tipo FPM. ENABLED mejora las prestaciones del equipo. Si se establece poco tiempo. incluso cuando no hay peticiones. DRAM Read Prefetch Buffer . DRAM Read Burst Cuanto menores son los números. x222/x333. Cuando está ENABLED. Debe estar DISABLED a DRAM RAS Only menos que la memoria RAM del sistema requiera este método más antiguo Refresh de refresco de memoria. más rápido se comunica el sistema con la (B/E/F) memoria. Selecciona la cantidad de tiempo en ciclos de reloj que la controladora de DRAM Page Idle Timer memoria espera para cerrar una página de memoria después de que el procesador está inactivo. si el número de buffers llenados es igual o superior que un valor de umbral determinado. Cuando los valores son dobles. Cuando la cuenta llega a cero. más rápido se comunica el sistema con la memoria. el refresco puede ser incompleto y se pueden perder datos. se realiza la cuenta atrás de un número de ciclos de reloj preprogramados. Selecciona la combinación de ciclos de reloj que requiere la memoria RAM DRAM R/W Leadoff instalada en el sistema antes de cada lectura o escritura en memoria. Selecciona los tiempos para las lecturas a ráfagas de la memoria RAM. DRAM Posted Write Cuando el buffer está ENABLED. Cuanto menores son los números. la página Policy permanece abierta. Seleccionar el número de ciclos de reloj asignados a la señal RAS# (ROW DRAM RAS# Precharge ADDRESS STROBE)para acumular su carga antes de que se refresque la Time memoria. El fabricante del equipo debe seleccionar el número de ciclos de reloj DRAM RAS# Pulse permitido para el refresco de RAS. Timing Cambiar el valor determinado por el fabricante para la memoria RAM instalada puede causar errores de memoria. En refresco alternativo a CAS-BEFORE-RAS. El Chipset mantiene su propio buffer interno para las escrituras de memoria. el registro de página abierta se limpia y se cierra la DRAM Page Open página correspondiente de memoria. pueden producirse errores de memoria.

ir aumentando el valor poco a poco. Seleccionando un DRAM Slow Refresh periodo lento de refresco en este apartado especifica la frecuencia de la petición de refresco de una tarjeta ISA.es dirigida a una posición cuya ultima escritura está en un buffer antes de ser Write escrita a memoria. dependiendo del tamaño y la velocidad de la memoria RAM. acelerando así el proceso de lectura. Seleccionar el periodo necesario para refrescar la RAM de acuerdo con las DRAM Refresh Period especificaciones del tipo. de modo que la RAM se refresque a intervalos óptimos. este parámetro permite a la controladora de memoria pasar a Leadoff memoria el comando de lectura antes de haber descodificado totalmente la dirección de memoria. pero si se producen errores frecuentes. ir aumentando el valor poco a poco. NO cambiar los valores por defecto de este campo DRAM Speed Selection que han sido determinados por el fabricante de la placa para la RAM instalada. Cuando está ENABLED. El refresco de memoria RAM por defecto ocurre cada 15 µs. a mayor tiempo mejores prestaciones Seleccionar el número de ciclos de reloj (0-7) entre los refrescos de filas de DRAM Refresh Stagger memoria. Una tarjeta de 16 bit con capacidad bus master puede activar el refresco. Si se producen errores de memoria o el sistema se cuelga con cierta frecuencia. por tanto un valor menor implica un equipo más rápido. según la distribución de memoria. Cuando está DRAM Speculative ENABLED. marca y modelo de memoria. El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. el Chipset permite el adelanto de dos líneas de DRAM to PCI RSLP datos de la memoria del sistema al bus PCI . esto depende de si la RAM instalada soporta esta característica. y la lectura no es enviada a memoria. Para aumentar las prestaciones del sistema. se debe escoger 70ns. la lectura se hace con el contenido del buffer. Una petición de lectura del procesador a la controladora de memoria RAM incluye la dirección de memoria de los datos deseados. pero si se producen errores frecuentes. ENABLED permite situar uno tras otro hasta cuatro peticiones de refresco de memoria. se refrescan todas By las filas a la vez. De todos modos. En general. Escoger el valor más bajo Timing posible. Escogiendo 0.Estos números son el esquema de ciclos de reloj que usa el procesador para leer datos de la memoria principal. marca y modelo de memoria. El fabricante de la placa base debe DRAM Read Wait State escoger la combinación adecuada. se puede escoger 60ns (nanosegundos) en caso de tener instalada en el sistema DRAM Timing memoria RAM de tipo EDO o memoria de tipo FPM (Fast Page Mode) de 60ns. El diseñador de tus sistema debería seleccionar los tiempos que usa el DRAM Read/Write sistema al leer o escribir en la memoria RAM. En general. Escoger el valor más bajo posible. la mayoría lo hacen. Es un valor de optimización de la memoria RAM: si una lectura de memoria DRAM Read-Around. Este valor es la velocidad de acceso. Selecciona el periodo necesario para refrescar la RAM de acuerdo con las DRAM Refresh Rate especificaciones del tipo. a mayor tiempo mejores prestaciones. Esto permite al usuario establecer los ciclos de reloj del sistema al leer o DRAM Timing Control escribir a memoria. DISABLED DRAM Refresh Queue hace todas las peticiones de refresco prioritarias. El valor de este parámetro depende de la velocidad de los chips de memoria RAM instalada.

Cuando está ENABLED.5 in capacidad Cuando está ENABLED.88 megabyte de 2. Seleccionar ciclos de reloj menores que los que soporta la memoria RAM instalada da lugar a errores de memoria.2M.5 in capacidad Disketera de 31/2 de doble cara. Establece los ciclos de reloj para las lecturas de la memoria RAM en modo ráfaga. El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. A menor número. más rápido se comunica el sistema con la memoria. de acuerdo con las especificaciones de EDO Back-to-Back memoria podemos escoger el número de ciclos entre los accesos de ida y de Timing retorno. si es necesario. 720k de capacidad Disketera de 31/2 de doble cara. cualquier actividad en una línea de señal DRQ DRQ Detection despierta el sistema o pone a cero el temporizador de inactividad Este parámetro aparece en un modo de puerto de infrarrojos. por tanto un valor menor implica un equipo más rápido. 1.DRAM Write Burst (B/E/F) DRAM Write Burst Timing Establece los ciclos de reloj para las escrituras a memoria RAM en modo ráfaga. El diseñador de la placa base puede decidir insertar un estado de espera en DRAM Write Wait State el ciclo de escritura de memoria. El modo FULL DUPLEX permite la transmisión simultánea en ambas direcciones. generando Drive NA before BRDY así una ADS# en el ciclo siguiente después de la BRDY#. Cuanto menor es el número. 3. 360k de capacidad Disketera de 51/4 de alta densidad. Hay que seleccionar el valor requerido por el dispositivo de infrarrojos conectado al puerto de infrarrojos. E ECP Mode Use DMA Selecciona un canal DMA (acceso directo a memoria) para el puerto. 1. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. la señal NA tiene lugar un ciclo de reloj antes de la última BRDY# de cada ciclo para los ciclos de lectura / escritura. 2. 3.25 in Sin disketera Disketera de 51/4 de baja densidad.88M. 5.44 megabyte de 1. EDO DRAM Write Burst Establece los ciclos de reloj para las escrituras en la memoria RAM en modo . eliminando un ciclo muerto. más rápidamente el sistema se EDO DRAM Read Burst comunica con la memoria. Esto permite al fabricante insertar un estado de EDO CASx# MA Wait espera adicional para el refresco de las columnas de memoria. Seleccionar SUSPEND SW sólo si la placa base soporta esta característica Selecciona las especificaciones correctas para la unidad de diskette instalada en el equipo None 360K. NO cambiar los valores por defecto de este campo EDO DRAM Speed que han sido determinados por el fabricante de la placa para la RAM Selection instalada. Este valor es la velocidad de acceso. El modo Duplex Select HALF DUPLEX permite la transmisión en una dirección de cada vez. Este valor State debe dejarse como está y si se cambia observar si se producen errores de memoria y volver al valor original En las placas con Chipset SIS 5571.44M. DREQ6 PIN as Este apartado permite al fabricante de la placa base invocar una rutina de ahorro de energía por software usando la señal DREQ6. 3.2 megabyte de capacidad 720K. Sólo para memoria EDO. 5.25 in Drive A Drive B 1.5 in Disketera de 31/2 de doble cara.

PHLDA# Después de la fase de direccionamiento de un ciclo de bloqueo del procesador. Enhanced Memory Este parámetro que mejora la escritura en memoria debe estar DISABLED si Write la caché es de 512Kb y ENABLED si es mayor. Cuando el procesador solicita datos. La memoria cache es una memoria adicional que es mucho más rápida que la memoria RAM convencional. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAm de tipo EDO. la memoria EDO permite copiar un bloque entero de Delay memoria a su caché interna. usado cuando se lee. los External Cache ordenadores modernos tienen memoria caché externa. En ambos modos.ráfaga. Cuando está ENABLED. Mientras el procesador está accediendo a esta cache. DISABLED aumenta las prestaciones. EPP Version Selecciona el puerto EPP de tipo 1. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. el sistema transfiere los datos de la memoria RAM a la memoria cache. Fast DRAM La controladora de memoria caché ofrece dos modos de refresco. EDO es la abreviatura de Extended Data Output. más rápidamente el sistema se comunica con la memoria. si las direcciones no Write coinciden. F Fast AT Cycle Seleccionar ENABLED para acortar los ciclos del bus AT en una señal del reloj AT. A diferencia de la memoria RAM convencional.7 o 1. Cuando está ENABLED. ENABLED da mayor estabilidad al sistema. Cuanto menor es el número. NORMAL y Refresh HIDDEN. se elimina un ciclo . que sólo permite que se lea un EDO RAS# to CAS# byte de cada vez. Permite insertar un retraso en los ciclos entre las señales CAS y RAS. el sistema añade una señal de reloj a la longitud de tiempo que la señal PHLDA# está activa bajo dos condiciones: Durante la fase de direccionamiento al comienzo de la transacción de Extended CPU-PIIX4 lectura / escritura del bus PCI. CAS se produce antes que RAS. Por otra parte. los ciclos de escritura consecutivos dirigidos al mismo Fast Back-to-Back esclavo se convierten en back-to-back rápidos en el bus PCI. Cuando este parámetro está ENABLED. las lecturas pueden ignorar las escrituras en los Extended Read-Aroundcomponentes del interfaz de memoria 82450GX. El tiempo de precarga es el número de ciclos que se necesitan para que la RAS acumule su carga antes de que se produzca un refresco de memoria. Cuando está ENABLED. Si EDO RAS# Precharge el tiempo asignado es insuficiente. para un acceso más rápido desde el procesador. se escribe o se refresca la memoria. pero el modo normal requiere un ciclo del procesador para cada uno. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. el parámetro Passive Release y el parámetro Delayed Transaction deben estar también ENABLED. aunque no todos. La mayoría. La memoria RAM de tipo EDO es más rápida que la memoria convencional si la controladora de memoria cache del sistema soporta el modo de transferencias a ráfagas. la memoria puede recibir un nuevo bloque para enviar. el refresco puede ser incompleto y la Time memoria RAM puede fallar al retener los datos. ENABLED acelera el equipo. Seleccionar ENABLED o DISABLED de acuerdo con las especificaciones de Enhanced Page Mode la memoria RAM instalada. Selecciona la combinación correcta de ciclos de reloj de acuerdo con el EDO Read WS diseño de la placa base y las especificaciones de la memoria EDO.9.

2 Kb y 1. Fast MA to RAS# dependiendo del tipo de memoria RAM instalada.v All. Escoger el valor más bajo. la BIOS soporta un tipo de disketera que lee disketes de Support 720Kb. pero observar si se producen errores. la controladora de teclado controla la puerta A20. sino que también permite al procesador mantener el status de la cache incluso si el sistema entra en el modo SUSPEND de ahorro de energía. las escrituras del procesador van a buffer. Cuando se selecciona FAST. el equipo entra en modo de ahorro de energía STAND-BY. Cuando está ENABLED. se detiene el arranque y se All errors pide que se corrija el error. el chipset del sistema controla la puerta A20. Se puede indicar a la BIOS que ignore ciertos errores y continúe el proceso de arranque. el equipo entra en modo de ahorro de energía SUSPEND. Este valor debe estar DISABLED si la velocidad seleccionada en el valor EDO DRAM READ BURST es x333 o x444 Los valores de este parámetro vienen dados por el fabricante de la placa base.seleccionando HIDDEN para el refresco CAS. El Chipset mantiene su propio buffer interno para las escrituras a la memoria de la tarjeta gráfica. Estas son las posibilidades: No errors No para en ningún error Si se detecta algún error. cualquier actividad de la disketera anula el modo de ahorro FDD Detection de energía y pone a cero el temporizador de inactividad. siempre que el sistema tenga instalada memoria Select EDO. Halt On . los dispositivos ISA tienen reservado un tiempo de acceso antes de dar el control al bus PCI. Seleccionar ENABLED solamente para memoria RAM de tipo EDO con caché de tipo síncrono o en un sistema sin memoria caché. Cuando se selecciona NORMAL. se selecciona un camino rápido para los ciclos de lectura Fast EDO Path de procesador a memoria RAM. Este apartado permite determinar los ciclos de reloj de la Delay transición de RAS a CAS. No cambiar a menos que se Delay [CLK] cambie la memoria por una distinta con otras especificaciones o se cambie el procesador. ENABLED aumenta las prestaciones. Cuando el buffer está ENABLED. la velocidad del sistema mejora. But Keyboard Se detiene en todos los errores excepto el de teclado All. de modo que el procesador puede comenzar otro ciclo de escritura antes de que la memoria gráfica finalice su ciclo.44 Kb. Seleccionar DISABLED si cualquiera de los bancos de memoria contiene memoria RAM de tipo FPM (Fast Fast EDO Leadoff Page Mode). especialmente en OS/2 y WINDOWS. Cuando está ENABLED. But Disk/Key disco. But Diskette Se detiene en todos los errores excepto el de disketera Se detiene en todos los errores excepto el de teclado o All. Seleccionando FAST. 1. las filas y columnas lo hacen Fast RAS to CAS independientemente. Después del periodo de tiempo seleccionado para todo el equipo. G Gate A20 Option Global Standby Timerv Global Suspend Timer La puerta A20 se refiere a como el sistema se comunica con la memoria por encima de 1MB (memoria extendida). Si está DISABLED el bus PCI recupera el control inmediatamente Graphic Posted Write Buff Guaranteed Access Time H Durante el auto chequeo al encender el ordenador (POST). Después del periodo de tiempo seleccionado para todo el equipo. El modo HIDDEN no sólo es más rápido y más eficiente. Cuando está ENABLED. la BIOS se detiene si detecta algún error de hardware. pues no todas las memorias soportan un valor bajo. Floppy 3 Mode Cuando está ENABLED. Cuando se refresca la memoria RAM.

Cuando está ENABLED. Este parámetro no tiene valor en los discos modernos. cualquier actividad del disco duro anula el modo de ahorro HDD Detection de energía o pone a cero el temporizador de inactividad. ENABLED es más rápido y más eficiente. Después del tiempo seleccionado de inactividad. la controladora de memoria busca el momento más oportuno para el refresco. y 63. . Si se selecciona SUSPEND el disco duro se apaga inmediatamente Después del tiempo seleccionado de inactividad. I El interfaz IDE de la controladora integrada de periféricos soporta transferencias de IDE 32-bit Transfer 32 bits. mejorando sensiblemente la tasa de transferencia de datos. LBA (Logical Block Addressing): Durante los accesos a disco. no afectando a la actividad del Hidden Refresh sistema ni a las prestaciones. Size: Capacidad aproximada del disco. IDE Buffer for DOSSeleccionar ENABLED para aumentar la transferencia hacia y desde los & Win dispositivos IDE usando los buffers IDE para lectura anticipada y escritura retrasada. Large: Discos que no soportan modo LBA y tienen más de 1024 cilindros. sin iniciar una transferencia retardada. Sólo para discos de más de 1024 cilindros. el disco duro se apaga. los ciclos PCI nonLOCK# iniciados por el procesador. Hot Key Power Off Con el Chipset SIS5597. Cuando está ENABLED. Cuando este valor está ENABLED. Este tamaño suele ser ligeramente mayor que la capacidad una vez formateado el disco. la controladora IDE transforma la dirección de datos marcada por el número de sector. Large. Host-to-PCI Bridge No debe haber transferencias retardadas a la controladora pendientes y debe estar Retry activo PASSIVE RELEASE. Cylinders: Número de cilindros Head: Número de cabezas Precomp: Cilindro de precompensación de escritura. cabeza y cilindro en una dirección de bloque física. o LBA Auto: La BIOS detecta automáticamente el modo óptimo. Sólo para discos antiguos sin auto-aparcamiento Sector: Número de sectores Hard Disks Mode: Auto. Cuando está ENABLED. Landzone: Zona de parada. y permite al procesador mantener el estado de la memoria RAM incluso en modo de ahorro de energía. Sólo unos pocos discos duros soportan este modo. El tiempo Timer es independiente de los otros seleccionados para otros dispositivos Cuando está DISABLED. 16. independientemente de los ciclos del procesador.Explicación de las especificaciones de disco duro: Type: La BIOS contiene una tabla de tipos predefinidos. Normal: El número máximo de cilindros. el disco duro se apaga pero los HDD Off After otros dispositivos no. Normal. Si no coincide ninguna serie de valores. la memoria RAM se refresca en el modo IBM AT. El uso de buffers puede hacer a los discos duros lentos aún más lentos. se debe poner ENABLED cuando existe un botón diferenciado para el apagado del equipo y otro para ponerlo en modo ahorro. cabezas y sectores soportado es 1024. escoger USER. la controladora de periféricos (PIIX4) reintenta. usando ciclos de reloj del procesador para cada refresco. el disco duro se apaga pero los HDD Power Down otros dispositivos no HDD Standby Después del tiempo seleccionado de inactividad. Seleccionar ENABLED sólo si los discos duros instalados soportan Mode transferencias de 32 bits. el valor Passive Release y el valor Delayed Transaction deben estar ENABLED.

y seleccionar DISABLED para liberar Channel Control la IRQ15 si no se tienen ningún dispositivo IDE instalado en el segundo canal o si se instala en el equipo una tarjeta con una controladora secundaria. seleccionar Mode ENABLED para una detección automática del número óptimo de lecturas / escrituras en bloque por cada sector que el disco duro soporta. Si el disco duro soporta el modo transferencia en bloques IDE HDD Block (BLOCK MODE). Master/Slave Seleccionando AUTO en los cuatro apartados. Si se instala una tarjeta IDE Prefetch Mode controladora IDE primaria y / o secundaria. También se llama BLOCK TRANSFER. Si no hay instalado un puerto de infrarrojos. Esto puede provocar problemas en c ciertos equipos IDE Burst Mode que no soportan tanta rapidez. Siempre debe ser superior al tiempo para modo STANDBY Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. seleccionar DISABLED en caso de no soportar este modo. debemos dejarlo en DISABLED. In Order Queue Depth IN0-IN6 (V) Inactive Timer Select InfraRed Duplex Type Seleccionar 8 para permitir acumular hasta 8 transacciones sucesivas de datos. Seleccionar el periodo de inactividad del sistema para que este entre en modo inactivo. SECONDARY o BOTH (los dos) dependiendo del número y la colocación de los dispositivos IDE instalados Internal PCI/IDE Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. Los cuatro apartados para la entrada / salida programada de datos (PIO)permiten IDE Primary/ seleccionar el modo PIO (0-4) para cada uno de los cuatro dispositivos IDE. se deben hacer pruebas para comprobar el valor que ofrece mayores prestaciones e integridad de datos. El Chipset integra un interfaz IDE que soporta dos canales IDE. Si no hay instalado un puerto de infrarrojos. comandos múltiples y lectura / escritura de múltiples sectores. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. seleccionar ENABLED para habilitar el IDE Second segundo canal IDE para conectar dispositivos. HALF* IR Duplex Mode DUPLEX permite la transmisión en una dirección de cada vez. aunque la mayoría de los discos nuevos lo soportan. A Secondary mayor número mayor velocidad. Los interfaces IDE integrados en la placa base soportan búsqueda adelantada (PREFETCHING) para un acceso más rápido al disco duro. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. seleccionar DISABLED. el sistema detecta automáticamente UDMA la tasa de transferencia óptima para cada dispositivo IDE. dejar en DISABLED. Cada canal IDe soporta dos dispositivos IDE conectados. asignar cada IRQ (petición de interrupción) como uno de los siguientes tipos. Seleccionar ENABLED para reducir los tiempos de espera entre cada ciclo de lectura / escritura en el disco. El Chipset soporta dos canales IDE. Estos apartados permiten mostrar el voltaje de hasta 7 líneas de entrada. seleccionar DISABLED * UART 1/2 Duplex Mode IRQ n Assigned to Cuando se controlan manualmente los recursos. En modo AUTO. ENABLED mejora las prestaciones del equipo. IDE Data Port Post aunque puede dar errores con equipos que no soporten el aumento de Mode prestaciones. si el ordenador tiene un sistema de monitorización. Si se producen errores de disco. uno primario (IRQ14) y uno secundario (IRQ15). IDE Primary/ UDMA (Ultra DMA) es un protocolo de transferencia DMA (acceso directo a Secondary memoria) que permite transferencias de datos de hasta 33 MB/s en ráfagas. Se debe seleccionar PRIMARY. el sistema detecta Master/Slave PIO automáticamente el mejor modo para cada dispositivo IDE. dependiendo del dispositivo que use dicha interrupción: . Seleccionar ENABLED para acelerar los procesos de lectura y escritura a disco. por lo que si se producen errores de lectura o escritura a disco.Si se tienen dudas. HALFDUPLEX permite la transmisión en una dirección de cada vez.

ENABLED proporciona un tiempo adicional a los dispositivos de entrada / salida ISA I/O Recovery para responder al sistema. No cambiar este valor. En caso de añadirse o cambiarse el dispositivo de infrarrojos. PCI/ISA PnP: tanto de arquitectura ISA como PCI.16MHz o ser una fracción del (PCICLKI). La velocidad de reloj del bus ISA es la velocidad a la cual el procesador se ISA Bus Clock comunica con el bus AT (bus de expansión). la velocidad puede fijarse en 7. ISA Line Buffer J Joystick Function Seleccionar ENABLED si el equipo tiene conectado un joystick. Cuando está DISABLED. . Si no. el bus ISA o el modo DMA pueden adelantar una búsqueda de un ciclo de lectura en el buffer en línea. Dependiendo de la controladora de teclado instalada. Legacy ISA: El puente PCI a ISA tiene un buffer en línea bidireccional para las lecturas y escrituras de memoria al bus PCI desde el bus ISA o en el modo DMA. WRITETHROUGH hace que la memoria se actualice con datos de la caché cada vez que el procesador lleva a cabo un ciclo de escritura. debe leerse la documentación del dispositivo. IRQ8 Break Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock Suspend Reloj en tiempo real) para que no anule el modo SUSPEND de ahorro de energía. se habilitan la puerta A20 y la emulación de reseteo por software para una controladora de teclado externa. La velocidad se mide como una Option fracción del PCICLKI ( la señal de ciclo de reloj del bus PCI).Dispositivos compatibles con la especificación de bus original PC AT. Cuando está ENABLED. se debe experimentar con un valor más bajo (de Frequency PCICLKI/3 a PCICLKI/4). WRITE-BACK hace que la memoria se actualice solamente cuando se solicitan a la memoria datos que están en la caché. se pueden perder datos. El procesador y el bus PCI y VESA son mucho más rápidos que el bus ISA. Dispositivos compatibles con el estándar Plug and Play. la señal del ciclo de reloj del bus PCI. Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad ISA Bus Clock de reloj del procesador. Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock IRQ8 Clock Event. No debe modificarse en cvaso de venir IRRX Mode Select seleccionado de fábrica. Reloj en tiempo real) para que no anule el modo de ahorro de energía Cuando está ENABLED. DISABLED puede acelerar los procesos si todos los dispositivos ISA soportan FAST I/O (entrada / salida rápida de datos). Este campo debe coincidir con la opción seleccionada en GATE A20 OPTION (FAST=ENABLED.1. NORMAL=DISABLED). K KBC input clock Keyboard Controller Clock El fabricante debe seleccionar la frecuencia correcta para el reloj controlador del teclado. cualquier actividad en la IRQ seleccionada anula el modo IRQn Detection de ahorro de energía o pone a cero el temporizador de inactividad Este apartado sólo aparece cuando se selecciona para la UART2 (puerto COM2) el modo de infrarrojos (IrDA) modo 1. que requieren una interrupción específica. Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad ISA Clock de reloj del procesador. Si un periférico tiene ISA Bus Clock problemas de velocidad.. Keyboard Emulation Keyboard Resume L1 Cache Policy L Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). La velocidad del reloj controlador del teclado es la velocidad a la cual el procesador se comunica con la controladora del teclado. la actividad del teclado no hace despertar el equipo del modo ahorro. Cuando está ENABLED.

Cuando se selecciona 8 bits se pone en modo WRITE-THROUGH. Este apartado depende del diseño de la placa base. SCASx#. Esta opción no siempre aparece en la BIOS. Ambos modos adaptivos de WRITE-BACK intentan reducir las desventajas de los dos sistemas anteriores. la cache de segundo nivel también puede ser ADAPTIVE WB1 y ADAPTIVE WB2.L1/L2 Cache Update Mode L2 Cache Cacheable Size L2 Cache Write Policy L2 (WB) Tag Bit Length L2 to PCI Read Buffer El modo WRITE-BACK mejora la eficacia del procesador y causa menos interrupciones. Esto se hace reservando memoria de bus local y 16M transfiriendo el punto de comienzo de la memoria del dispositivo a la memoria de bus local. Cuando el buffer esta ENABLED. cualquier actividad de la línea de señal LDEV anula el LDEV Detection modo de ahorro de energía o pone a cero el temporizador de inactividad Cuando está ENABLED. Drive Str. cualquier actividad en la línea de la señal LREQ anula el modo de ahorro de energía o pone a cero el temporizador de inactividad. Por defecto está ENABLED. LCD&CRT Mostrar en ambos dispositivos Cuando está ENABLED. WRITEBACK es un poco más rápida que WRITE THROUGH Seleccionar 512 solamente si la memoria RAM del equipo es mayor de 64MB. de este modo cada dispositivo puede completar sus ciclos sin esperar por el otro. Usar este apartado para habilitar o deshabilitar esta característica. No cambiar el valor original a menos que se produzcan errores de direccionamiento de memoria (MEMORY ADDRESS ERROR) Master Mode Byte Seleccionar ENABLED o DISABLED Swap Master Retry Establece cuántas señales del reloj PCI el procesador intenta un ciclo PCI antes de Timer que el ciclo se da por terminado. El Chipset mantiene su propio buffer interno para las escrituras de la cache externa al bus PCI. (Memory Address Drive Strength) Este valor controla la fuerza de los buffers de (MA/RAS) salida de información de MA y BA1 (primer valor) y SRASx#. Se utiliza esta opción para poner la memoria caché en modo WRITE-BACK. Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). y . Selecciona el dispositivo de video: LCD CRT Pantalla de cristal líquido para portátil Monitor auxiliar LCD&CRT La BIOS auto detecta el dispositivo en uso (este modo permite AUTO cambiar entre dispositivos). mejorando las prestaciones. M M1 Linear Burst Mode Seleccionar ENABLED si el equipo tiene un procesador CYRIX M1 MA Additional Wait State Seleccionando ENABLED se inserta un estado de espera adicional antes del comienzo de una lectura de memoria. LREQ Detection Cuando Está ENABLED. el sistema puede situar la memoria de un dispositivo más lento (normalmente conectado al bus ISA) en una memoria de bus Local Memory 15. Cuando se selecciona 7 bits se pone en modo WRITE-BACK. El fabricante debe seleccionar el modo óptimo de acuerdo con las especificaciones de la memoria caché instalada. los ciclos de escritura de la caché externa al bus PCI son enviadas al buffer. Además del modo WRITE-BACK y WRITE-THROUGH. Mem. MWEx#.local mucho más rápida. solamente las direcciones lineales consecutivas pueden ser Linear Merge fusionadas Para aumentar las prestaciones.

Memory CKEx (segundo valor).SYS que empiezan con LOADHIGH se cargan en esta área de memoria. MPU-401 Seleccionar ENABLED para configurar el interfaz MPU-401. Base Address N Ñ O Onboard Audio Chip Onboard FDC Controller * Onboard IDE Controller El Chipset tiene un interfaz IDE PCI que soporta dos canales IDE. Seleccionar PRIMARY para activar sólo el canal primario IDE si se instala una tarjeta controladora para el canal secundario. Configuration MPU-401 I/O Selecciona una dirección base de entrada / salida para el interfaz MPU-401. Si se reserva. El sistema operativo puede cargar programas residentes. * On-Chip IDE Controller * PCI IDE Controller * Onboard IDE First/Second Seleccionar ENABLED para usar las capacidades de audio de la placa base Seleccionar ENABLED si el sistema tiene una controladora de diskete en placa base y quiere usarse. Seleccionar la versión que soporta el sistema operativo instalado en el equipo. Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Extended Por encima del límite de 1MB. Ver el manual de los dispositivos por si la necesitan . la actividad de éste no anula el modo de ahorro de energía. Monitor Event in Al habilitar (ENABLED) la monitorización de un dispositivo. Si se reserva. seleccionar DISABLED. Memory Hole at 15M-16M Memory Parity Seleccionar ENABLED si los chips de memoria RAM del equipo soportan paridad. Memory Entre 640 KB y 1 MB. Ver el manual de los dispositivos por si la necesitan . Seleccionar ENABLED para activar el primero y / o el segundo canal IDE. no se puede utilizar como caché. NONE desactiva el interfaz y por tanto ambos canales para instalar una tarjeta *On-Chip PCI IDE controladora IDE o PCI en una ranura de expansión. el temporizador de ahorro de energía STANDBY empieza a contar si no se detecta actividad y ha transcurrido el periodo de tiempo especificado. llamada High memory. Al deshabilitar (DISABLED) la monitorización de un dispositivo. MPS Version La BIOS soporta las versiones 1. como drivers de dispositivos. Other Memory en esta área para liberar la memoria convencional Las líneas del CONFIG. Sólo es para información. BOTH activa ambos canales del Chipset. El Chipset tiene integrado un interfaz IDE que soporta dos canales IDE.4 de las especificaciones de multiprocesador Control for OS Intel. si lo hay. Seleccionar . la actividad de éste Full On Mode anula. Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. no se puede utilizar como cache.1 y 1. Check MODEM Use IRQ Especifica la IRQ asignada al MODEM. No se puede cambiar ningún valor. Si el equipo no tiene disketera o quiere usarse una disketera externa. Usada por el sistema Base Memory operativo y las aplicaciones convencionales. En ON MODE. Llamada memoria convencional. 640 KB. Memory Hole at 15M Addr.

Cuando está ENABLED. unos o ambos canales deben estar DISABLED Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es OS/2 y el equipo tiene más de 64 MB de memoria RAM. COMPATIBLE o SPP a menos que se esté seguro que tanto Parallel Port Mode el software como el hardware soportan uno de los otros modos posibles. Si se instala una tarjeta controladora IDE. Ya que cada canal soporta dos dispositivos IDE (disco duro. de acuerdo con el periférico Type conectado al puerto paralelo Selecciona un modo de funcionamiento para el puerto paralelo de la placa base. una dirección de memoria y la IRQ correspondiente para el primer y el segundo puerto COM (puerto serie) Ver Onboard Serial Ports Ver UART 2 Mode. ENABLED mejora las prestaciones. los accesos del procesador al bus PCI se pueden realizar Passive Release durante el PASSIVE RELEASE. ENABLED mejora las prestaciones del equipo PCI Dynamic Cuando está ENABLED cada transacción de escritura va al buffer de escritura y si Bursting los datos lo permiten se envían a ráfagas al bus PCI. Seleccionar NORMAL. en caso de instalar una controladora IDE en tarjeta de canal primario y / o secundario Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el puerto LPT (paralelo). etc. PCI Arbitration Normalmente el acceso se da al que primero llega. El Chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de PCI Delayed transacciones. Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va a utilizarse.1 Transaction del bus PCI. CD-Rom. Mode cuando un dispositivo accede al bus se le asigna la menor prioridad y los demás dispositivos avanzan en la lista de prioridad. PCI burst Seleccionar el número de ciclos de reloj asignados para una lectura/escritura en Read/Write WS ráfagas de un PCI master PCI Burst Write Cuando esta opción está ENABLED.1 Compliance El método por el cual el bus PCI determina qué dispositivo gana el acceso al bus. Cuando se rota la prioridad. Si su sistema tiene dispositivos IDE. Selecciona la combinación correcta de ciclos de reloj según las especificaciones de Page Mode Read la placa base y las especificaciones de la memoria RAM de tipo FPM (Fast Page WS Mode) Parallel Port EPP Seleccionar tipo 1. el arbitro sólo acepta otro acceso del bus PCI a memoria RAM. P Page Hit Control Esta función se utiliza para comprobar la controladora. Seleccionar ENABLED para que esté de acuerdo con la versión 2.9 para el puerto EPP. Los modos se aplican al puerto seleccionado El Chipset tiene integrado un interfaz IDE avanzado (de bus local) con dos canales IDE. Backup.1 Seleccionar ENABLED para soportar compatibilidad con la especificación PCI 2. Seleccionar un nombre.Channel * On-Chip IDE First/Second Channel Onboard Parallel Port Onboard PCI SCSI Chip Onboard Serial Ports (1/2. El fabricante de la placa base decide si el reloj PCI está sincronizado con el reloj del PCI CLK procesador o es asíncrono. A/B) Onboard UART 1/2 Onboard UART 1/2 Mode On-Chip Local Bus IDE OS Select for DRAM>64MB DISABLED para desactivar un canal. acelerando el equipo al reducir . Si no. PCI 2. el sistema soporta un total de cuatro dispositivos IDE. la opción debe ser ENABLED.7 o 1. el Chipset envía largas ráfagas de datos desde Combine los buffers.).

PCI Posted Write Se puede habilitar o deshabilitar la habilidad del Chipset para usar un buffer para las Buffer escrituras enviadas iniciadas en el bus PCI. las escrituras al bus PCI se ejecutan sin estados de espera. Ni muchos ni PCI Read Burst pocos. para sincronizar la tarjeta descompresora Snoop MPEG con la tarjeta gráfica o si se usa un convertidor VGA / TV. Cuando está ENABLED. Cuando está DISABLED. Cuando está DISABLED. Write Cuando está ENABLED. Este apartado permite seleccionar la IRQ para la controladora IDE PCI o ISA. un comando PCI de línea de Read lectura de memoria da lecturas parciales en el bus del procesador. ENABLED mejora las prestaciones del equipo. en vez de hasta un límite de PCI Pre-Snoop línea de memoria. PCI-To-CPU WriteCuando este valor está ENABLED. todo depende si trabajamos con bloques grandes de datos o múltiples datos WS de pequeño tamaño respectivamente. Pre-snooping es una técnica por la cual un comando PCI puede continuar enviando una ráfaga de datos hasta el límite de página de 4K. PCI to DRAM El sistema soporta escrituras almacenadas en buffer del bus PCI a la memoria RAM Buffer para aumentar la velocidad. Las IRQ estándar para los canales IDE son IRQ14 para el canal primario y IRQ15 para el canal secundario. Cuando está DISABLED. los ciclos de escritura del Buffer bus PCI a la cache externa pasan al buffer. las escrituras . Solamente ha de estar ENABLED si una tarjeta PCI/VGA Palette ISA instalada en el sistema lo requiere. de modo que el bus PCI puede continuar escribiendo mientras el procesador está ocupado con otro proceso. PCI Preempt Establece la duración en ciclos de reloj antes de que un comando PCI de por Timer finalizado el anterior cuando hay una petición pendiente. de este modo los ciclos secuenciales de lectura Back Wr de memoria del procesador BACK-TO-BACK dirigidos al bus PCI se traducen a ciclos de lectura de memoria en ráfagas al bus PCI. PCI IRQ Activated Dejar el activador de la IRQ en LEVEL a menos que el dispositivo PCI asignado a la by IRQ especifique interrupción activada por EDGE. los comandos PCI de memoria buscan líneas completas de caché junto con la búsqueda adelantada de tres líneas adicionales de cache. las escrituras del bus PCI al procesador pasan Posting por el buffer. Cuando el buffer está ENABLED. de modo que cada dispositivo puede completar sus ciclos sin esperar al siguiente Dejar este parámetro DISABLED. los comandos PCI de línea de lectura de memoria buscan PCI Mem Line líneas completas de cache. Cuando está ENABLED. no se realiza la búsqueda por adelantado.el número de accesos al bus PCI y enviando más datos en cada paquete de cada vez. los ciclos PCI PCI Time out permanecen conectados aunque no se complete el acceso de datos antes de 16 ciclos del reloj PCI. debe seleccionarse la IRQ to adecuada a la tarjeta instalada. Selecciona el número de ciclos de reloj para una lectura en ráfaga. Cuando está PCI Mem Line DISABLED. Cuando está ENABLED. Este valor no tiene sentido si Read Prefetch el valor PCI MEM LINE READ está DISABLED. PCI Master 0 WS Cuando está ENABLED. Si el PCI IDE IRQ Map equipo no tiene controladoras integradas en placa base. La búsqueda por adelantado no cruza los límites de dirección de 4KB. los ciclos PCI se desconectan si el primer acceso a datos no se completa en 16 ciclos del reloj PCI. el bus PCI interpreta los ciclos de lectura del procesador PCI Fast Back to como el protocolo PCI de ráfagas. El Chipset mantiene su propio buffer interno para las escrituras del bus PCI a la PCI to L2 Write memoria caché externa.

las escrituras del bus PCI a la memoria RAM se limitan a una sola transferencia por cada ciclo de escritura ENABLED permite que varias escrituras sucesivas al bus PCI se hagan en modo ráfaga de una sola vez. En placas con Chipset SIS5597 Power Down Se puede desactivar la monitorización de algunas IRQ para que no anulen el modo Activities de ahorro de energía Power Down and Se puede desactivar la monitorización de algunas IRQ para que no anulen el modo Resume Events de ahorro de energía SUSPEND. Se puede desactivar la monitorización de algunos dispositivos y algunas IRQ para que no anulen el modo de ahorro de energía. Si se selecciona ENABLED. se habilita la escritura continua del bus PCI a memoria RAM. los datos se Memory Writes intercalan con los datos de escritura del procesador y son enviados una segunda vez antes de ser escritos a memoria. Si se instala en el equipo el sistema avanzado de ahorro de energía (APM). PEER CONCURRENCY significa que más de un dispositivo PCI puede estar activo Peer Concurrency a la vez. como por PNP OS Installed ejemplo WINDOWS 95. Establece el número de ciclos de reloj que puede durar una escritura en ráfaga. y Suspend. seleccionar FASTER. Cuando está ENABLED al pulsar el botón de encendido más de cuatro segundos el Power Button equipo se apaga. que es el modo requerido PM Mode por el procesador. ENABLED acelera la velocidad del bus PCI. Seleccionar YES si el sistema operativo instalado es PLUG AND PLAY. La BIOS puede configurar automáticamente los dispositivos compatibles con el PnP BIOS Autoestándar PLUG AND PLAY. PM Control by Si se instala en el equipo el sistema avanzado de ahorro de energía (APM). Esto es especialmente útil cuando el equipo se ha quedado Over Ride colgado. Cuando este parámetro está ENABLED. dando lugar a un aumento de prestaciones. . Seleccionar ENABLED para habilitar la función de lectura y escritura continua de la Pipeline caché cuando la memoria caché de segundo nivel del sistema es de tipo continuo síncrono (pipelined synchronous cache) Pipeline Cache Para una caché secundaria de un sólo banco. Cuando está DISABLED. El ahorro de energía se configura como SMI Green mode. ENABLED mejora las prestaciones del equipo. Si es de dos Timing bancos. El dispositivo desactivador por defecto PM Events es el uso del teclado. Cuando está ON (o se nombre el dispositivo. APM seleccionar YES mejora el ahorro. la controladora pide al procesador una nueva dirección de memoria antes que todas las transferencias de datos de los ciclos actuales estén Pipelined Function completados. las escrituras del bus PCI a memoria son enviadas con retraso. las IRQ disponibles Config desaparecen. Power Esta opción permite escoger el tipo o grado de ahorro de energía entre los modos Management Doze. Los buffer del chipset almacenan los datos escritos del bus PCI a la memoria. Este es un retraso intermedio. PM wait for APM seleccionar YES mejora el ahorro. Es un rasgo de optimización de la memoria RAM: si está ENABLED. seleccionar FASTEST. Si se activa el buffer para la Posted PCI escritura con retraso del procesador y del bus PCI a memoria RAM. aumentando las prestaciones del equipo. Cuando está ENABLED.PCI-To-DRAM Pipeline PCI Write Burst PCI Write Burst WS no pasan por el buffer y el bus PCI debe esperar hasta que el procesador esté libre antes de comenzar otro ciclo de escritura. porque la BIOS las asigna automáticamente. LPT o COM) la actividad de uno de los dispositivos de la lista anula el modo de ahorro de energía. Standby.

Cuando está DISABLED. Sólo para procesadores SL (portátiles) User Define Establecer individualmente cada modo. requiere dos IRQ. Cuando se refresca la memoria RAM. Min Saving Ahorro mínimo. Los campos de las IRQ IDE toman por defecto los valores apropiados. Esto omite ciertos pasos. Q Quick Frame Generation Cuando está actuando el puente de bus PCI-VL como PCI master y está recibiendo datos del procesador. Quick Power On Self Test R RAMW# Assertion RAMW es una señal que permite escrituras en memoria. RAS Pulse Width El fabricante del equipo debe establecer el número de ciclos de reloj del procesador RAS Pulse Width asignados para el refresco del latido de RAS. las filas y las columnas lo hacen de modo separado. Escoger el Timing valor más bajo posible. RAS# to CAS# Este apartado permite insertar un ciclo de retraso desde el momento en que se Address Delay asigna RAS# hasta que se asigna CAS#.Primary & Secondary IDE INT# Primary Frame Buffer Esta tabla describe cada uno de los modos: Max Saving Ahorro máximo. Esto reduce el número de ciclos necesarios y acelera el proceso de datos. Cuando está ENABLED. Un valor menor acelera el equipo. RAS Precharge Cuando está ENABLED. pero si se producen errores frecuentes. Por defecto a la conexión PCI se le asigna INT# A. El fabricante escoge Timing NORMAL o FGASTAR de acuerdo con el tipo de memoria. RAS# to CAS# Este apartado permite insertar un ciclo de retraso entre las señales STROBE de . INT# B. El uso del buffer permite al procesador completar una escritura aunque los datos no hayan sido transferidos totalmente al bus PCI. Cada conexión de un periférico PCI es capaz de activar hasta 4 interrupciones: INT# A. se generan ciclos de refresco extra. Selecciona un tamaño para el buffer PCI.COLUMNAS). pero se instala un ratón de puerto serie. Este apartado permite determinar el tiempo de transición de RAS (row RAS to CAS Delay address strobe FILAS) a CAS (column address strobe . Es preferible que esté DISABLED para detectar posibles problemas durante el arranque y no mientras se trabaja. Si se establece tiempo insuficiente. ir aumentando el valor poco a poco El tiempo de precarga es el número de ciclos que necesita RAS para acumular su RAS# Precharge carga antes del refresco de memoria RAM. se habilita un buffer rápido de procesador a bus PCI cuando este apartado está ENABLED. pero RAS Precharge si se establece tiempo insuficiente. el refresco puede ser incompleto y se pueden Period perder datos. Asignar INT# B no tiene sentido a menos que el periférico necesite dos IRQ. se genera un ciclo de refresco de memoria cada 15 RAS Timeout microsegundos. el Time refresco puede ser incompleto y se pueden perder datos. y el canal primario usa una IRQ menor que el canal secundario. ENABLED reduce el tiempo necesario para realizar el chequeo de arranque (POST). Function Control seleccionar DISABLED para ahorrar una IRQ. El tamaño no debería afectar a la memoria local PS/2 Mouse Si el sistema tiene un puerto PS/2. de acuerdo con las especificaciones Refresh de la memoria RAM instalada. Access End RAS Precharge El tiempo de precarga es el número de ciclos que necesita RAS para acumular su Time carga antes del refresco de memoria RAM. Como el interfaz IDE de la placa base tiene 2 canales. RAS# permanece fijado al final del control de acceso. INT# C y INT# D.

porque la BIOS los asigna automáticamente. La Leadoff Cycle memoria RAM instalada debe soportar un ciclo reducido. RTC Alarm Permite establecer la fecha y la hora para que el equipo despierte del modo resume suspendido Report No FDD For WIN 95 S SDRAM Bank Interleave Si el equipo tiene 16MB de RAM dejar DISABLED y escoger 2 Bank o 4-Bank si tiene 64MB o más Se puede escoger una combinación de latencia CAS y retardo RAS-to-CAS en ciclos de 2/2 y 3/3. FAST aumenta las . SLOW proporciona mayor estabilidad. Refresh RAS# Selecciona el número de ciclos de reloj que se asignan a RAS# para los ciclos de Assertion refresco. Precharge Control Si se establece tiempo insuficiente para que RAS acumule su carga antes del SDRAM RAS refresco de memoria RAM. un valor Latency Time menor aumenta las prestaciones. y no se envía a memoria RAM. Read CAS# Pulse El diseñador del equipo debe establecer el número de ciclos del procesador que Width necesita la señal CAS durante una operación de lectura de memoria. ENABLED proporciona mayor estabilidad. No cambiar los valores a menos que se Lat/RAS-to-CAS) cambie la memoria por una con distintas especificaciones o se cambie el procesador. FAST aumenta las prestaciones. cualquier operación de los dispositivos listados reinicia el Timer Events temporizador para el modo STANDBY. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM. En general. debemos deshabilitar la ONBOARD FDC CONTROLLER en el apartado de INTEGRATED PHERIPHERALS de la BIOS Normalmente este valor está DISABLED. el refresco puede ser incompleto y se pueden perder Precharge Time datos.CAS y RAS cuando se escribe. el número de ciclos de reloj de SDRAM CAS la latencia CAS depende de la velocidad de la memoria RAM. A menor número mejores prestaciones. Delay Al seleccionar YES se libera la IRQ6 cuando el equipo no tiene disquetera (o no se quiere utilizar). la lectura se hace con el contenido del buffer. un valor menor aumenta las prestaciones. el número de ciclos de reloj de SDRAM CAS la latencia CAS depende de la velocidad de la memoria RAM. Además. un valor Latency menor aumenta las prestaciones. Resume by Ring Una llamada al MODEM anula el modo de ahorro de energía. Cuando se instala memoria RAM síncrona (SDRAM). Refresh Cycle Selecciona el el periodo de tiempo en nanosegundos para refrescar la memoria. La BIOS de tipo PLUG AND PLAY configura automáticamente los dispositivos que Resources cumplen el estándar PLUG AND PLAY. Si se selecciona AUTO. El fabricante de la placa base debe establecer los valores SDRAM (CAS dependiendo de la memoria RAM instalada. lee o refresca la memoria RAM. de Time (ns) acuerdo con las especificaciones de la memoria instalada. En general. Se selecciona ENABLED para reiniciar los Reset datos de configuración al salir de la configuración de la BIOS después de haber Configuration Data instalado un dispositivo o haber cambiado valores debido a un fallo en el encendido del equipo. En general. Length SDRAM RAS Si está ENABLED todos los ciclos de reloj refrescan todos los bancos de memoria. Reload Global Cuando está ENABLED. Cuando se instala memoria RAM síncrona (SDRAM). lee o refresca la memoria RAM. Seleccionando ENABLED se optimizan la velocidad de memoria RAM acortando el Reduce DRAM tiempo requerido antes de las operaciones de lectura o escritura de memoria. Característica de optimización de memoria: si una lectura de memoria es dirigida a Read-Arounduna localización cuya última escritura está en un buffer antes de ser escrita a Write memoria. SDRAM RAS to Este apartado permite insertar un ciclo de retraso entre las señales STROBE de CAS Delay CAS y RAS cuando se escribe. desaparecen los Controlled By campos de IRQ y DMA. DISABLED aumenta las prestaciones. SDRAM Cycle Establece los tiempos de latencia de CAS.

todos los dispositivos excepto el Sleep Timer disco duro y el procesador se apagan Slot 1/2/3/4 Using Algunos dispositivos PCI usan interrupciones para indicar que necesitan usar el bus INT# PCI. Asignar INT# B no tine sentido a menos que el dispositivo requiera dos IRQ. debe leerla a través de un bus de 8 bits. Otros. Si se ha establecido una clave. INT# A. La BIOS de vídeo se copia al área de memoria C0000-C7FFF. Cuando este apartado está ENABLED. SLOW proporciona mayor estabilidad. INT# C y INT# D. SHADOWING debe habilitarse en cada sección de memoria por separado. pero reduce la cantidad de memoria alta (640 KB a 1 MB)que se necesita para cargar los drivers de los componentes instalados en el sistema. SHADOWING copia el FIRMWARE de la ROM a la memoria RAM del sistema. Por defecto. hay que saber el rango exacto de memoria que ocupa para hacer SHADOWING con el area correcta de memoria RAM. ENABLED indica al sistema que avise de los errores. una ranura PCI usa INT# A. Selecciona STOP CLOCK (parar el reloj) o SLOW CLOCK (reducir la velocidad del Sleep Clock reloj) en modo de ahorro de energía. Muchos fabricantes evitan que estas opciones se puedan modificar eliminando esto valores de la BIOS. Serial Port 1/2 Seleccionar entre la IRQ por defecto o ninguna para los puertos serie COM 1/3 y Interrupt COM 2/4. SHADOWING mejora las prestaciones. INT# C indica que necesita tres y INT# D indica que necesita Shadow .prestaciones. SDRAM WR Retire Rate Security Option El fabricante selecciona el valor adecuado para las transferencias del buffer de escritura a memoria. Si no está SHADOWED. La BIOS permite crear en la memoria RAM una copia del FIRMWARE de la BIOS del sistema . donde el procesador puede leerla a través del bus de memoria de 16 o 32 bits. Después del periodo seleccionado de inactividad. La controladora de Speculative Read memoria recibe la petición. El procesador inicia una petición SDRAM de lectura que contiene la dirección de memoria de los datos. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM El Chipset puede especular sobre la dirección de lectura de memoria RAM. como las tarjetas gráficas. SDRAM Wait Si es necesario el fabricante inserta un estado de espera entre cada acceso de State Control datos a memoria. Las otras áreas pueden estar ocupadas por otros dispositivos. no necesitan una interrupción. Single Bit Error Si se habilita ECC (código de corrección de errores). Si un periférico instalado contiene FIRMAWARE en ROM. de acuerdo con las características de esta. Serial Port 1/2 MidiSeleccionar ENABLED si se conecta un dispositivo Midi a uno de los puertos FIRMWARE es el software que reside en un chip con memoria de sólo lectura (ROM) que está en un dispositivo. Shared VGA Especifica la velocidad de memoria de la memoria RAM asignada como memoria de Memory Speed vídeo. la controladora inicia el comando de lectura un poco antes de haber acabado de descodificar la dirección de los datos. INT# B. se debe seleccionar si ésta se pedirá cada vez que arranque el sistema (SYSTEM)o solamente cada vez que se acceda a la configuración (SETUP). en caso de que la memoria Report instalada lo soporte. reduciendo así los tiempos de latencia de lectura. la BIOS de vídeo y algunas instrucciones de algunos periféricos como las controladoras SCSI. Seleccionar ENABLED para activar una señal única ALE en vez de múltiples Single ALE Enable señales durante un ciclo de conversión de bus. Cada ranura PCI puede activar hasta 4 IRQ.

apagar el sistema con el botón ON / OFF pone al equipo Soft-Off by PWRen un modo de muy bajo consumo. por defecto. El fabricante de la placa base debe escoger los valores de acuerdo con el tamaño y la velocidad de acceso de los módulos de memoria caché. periféricos). Si el equipo tiene instalada memoria RAM de refresco lento. este valor perjudica Modulation a las prestaciones. volviendo inmediatamente a estar disponible al BTTN tocar el botón o al recibir una llamada por el MODEM. SRAM Back-toENABLED reduce el tiempo de latencia entre las transferencias de 32 bits. ENABLED asigna a la Swap Floppy Drive unidad B la letra A y viceversa. Selecciona un divisor para reducir la velocidad real del procesador en modo Standby. selecciona la función que realiza el botón de encendido DETURBO reduce la velocidad del procesador el sistema entra en modo SUSPEND BREAK Switch Function el sistema entra en modo SUSPEND y para retornar hay BREAK/WAKE que pulsar de nuevo el botón SYNC SRAM Support Si se instala memoria caché síncrona. Obviamente. mejores prestaciones. añadir un estado de espera. . Cuando está ENABLED. Este periodo debe ser más largo que el establecido para el modo DOZE. si este apartado está Slow Refresh ENABLED la frecuencia de refresco se reduce a un cuarto de la velocidad por Enable defecto. permite que la controladora PCI asigne automáticamente las interrupciones. Si es necesario se puede insertar un estado de espera en el ciclo de escritura de la caché. Cuando está ENABLED. disco duro. El fabricante de la placa debe escoger el número de estados de espera adecuado. Si se producen errores de caché. Seleccionando AUTO. aquí podemos especificar si la caché es síncrona estándar (STANDARD) o de tipo continuo (PIPELINED). el dispositivo entra en modo Standby Controla el tiempo de comienzo de las operaciones de paginación de memoria Después del periodo de inactividad seleccionado. La controladora admite caché síncrona y asíncrona. la velocidad del bus del procesador se modula o varía Spread Spectrum dinámicamente para evitar interferencias de radio. Con el chipset SIS5597. el disco duro y la tarjeta gráfica se apagan mientras que los otros dispositivos siguen funcionando. Selecciona es periodo de tiempo tras el cual el sistema entra en modo STANDBY. Después del periodo de inactividad seleccionado para cada dispositivo (video. Después del periodo de tiempo seleccionado. Back resultando en ráfagas de transferencia de 64 bits. Escoger el tipo de acuerdo con la caché instalada en el equipo. todos los dispositivos excepto el procesador se apagan Selecciona el tipo de modo SUSPEND: Power-on suspend (el procesador y el sistema base están POS Suspend Mode encendidos en un modo de muy bajo consumo) Option STD Guardar el estado actual de pantalla a disco duro STR Guardar el estado actual de pantalla a memoria RAM Sustained T3 Si la memoria caché es de tipo Pipeline Burst.cuatro. SRAM Read Timing SRAM Type SRAM Write Timing Standby Mode Standby Speed (div by) Standby Timer Select Standby Timers Starting Point of Paging Suspend Mode Estos números son el esquema de ciclos que usa el procesador para leer datos de la cache. A menor número. seleccionando ENABLED se permite Write una escritura sostenida durante tres ciclos de reloj con buses de 66MHz y 75MHz. Este apartado sólo es válido en equipos con dos disqueteras.

pero hay que tener en cuenta que supone forzar el Turbo Frequency procesador. No todas las placas lo soportan. Aquí se puede seleccionar el porcentaje de ese tiempo. Si funciona supone un incremento importante de prestaciones sin los típicos excesos de buses como 75. La velocidad es una fracción de CLK. Sin embargo. 1 de la tarde es 13:00:00. Turn-Around Cuando está ENABLED. los valores anteriores no se aplican y las teclas repiten Typematic Rate con la frecuencia marcada por la controladora de teclado del sistema. La operación TAG con 0 States estados de espera requiere una memoria caché de 12 nanosegundos o más rápida. Cuando está ENABLED el rango de memoria de A_0000 a B_0000 se utiliza para Turbo VGA (0 WS ciertos rasgos de aceleración. y además estos rangos son utilizados por juegos como DOOM. El formato es de tipo 24 horas. o escribir el valor deseado Permite forzar el bus del procesador (66 o 100MHz) entre un 2'5% y un 5%. Estos rasgos no afectan a resoluciones superiores a at A/B) VGA. El Tag RAM Size valor de este campo debe coincidir con las especificaciones de los chips de TAG RAM instalados La controladora de caché soporta dos métodos para determinar el estado de datos Tag/Dirty en la caché.. 112 o 133MHz. Es como habilitar el bus de 100MHz con un procesador con bus de 100MHz. el Chipset inserta un ciclo de reloj extra al retorno de los Insertion ciclos de memoria BACK-TO-BACK. Throttle Duty Cycle Cuando el sistema entra en modo DOZE. si un programa escribe en este área se puede producir un error. System BIOS cacheable T El punto de muestra Tag puede estar en el primer ciclo T2 (con 0 estados de Tag Compare Wait espera) o en el segundo ciclo T2 (con 1 estado de espera). Cuando está DISABLED. COMBINE implement combina las dos señales en una señal única de 8 bits (si se selecciona 7 bits en la anterior) o 9 bits ( si se seleccionan 8 bits en la anterior). Consultar la documentación del periférico de infrarrojos para seleccionar el valor TxD. probar a cambiar a una velocidad menor (de CLK/3 a CLK/4). aumentando así las prestaciones. SEPARATE separa la señal TAG de la señal DIRTY. ENABLED acorta los ciclos de comienzo y aumenta las prestaciones en equipos sin Turbo Read memoria caché. El sistema usa TAG BITS para determinar el estado de los datos en la cache. Ir al campo Time deseado utilizando el cursor. ENABLED permite copiar a memoria caché la ROM BIOS del sistema en la dirección F0000h-FFFFFh. RxD Active adecuado para las señales TxD y RxD Typematic Rate Cuando está ENABLED. Pulsar PgUp (RePag) o PgDn (AvPag) para cambiar el valor. la velocidad del bus del procesador. el reloj del procesador corre sólo parte del tiempo. se puede seleccionar el retraso y la frecuencia de repetición U Selecciona el modo de operación del segundo puerto en serie (COM) Normal Puerto serie RS-232C IrDA SIR Puerto serie de infrarrojos compatible IrDA IrDA MIR Puerto de infrarrojos 1 MB/sec IrDA FIR Puerto de infrarrojos estándar rápido Sharp IR Transmisión de datos a 4-Mb/s Ver modo de la UART2 UART 2 Mode UR2 Mode . o un TAG de 8 bits. Tag Option Selecciona un CACHE TAG RAM de 7 bits con un bit DIRTY. 83.Synchronous AT Clock La velocidad del reloj síncrono del bus AT es la velocidad a la cual el procesador se comunica con el bus AT de expansión. equipos con bus de 50 o 60 MHz o equipos con un sólo banco de Leadoff memoria RAM de tipo EDO. Cuando está Setting ENABLED. se puede seleccionar el número de veces por segundo que (Chars/Sec) se repite el carácter de una tecla pulsada. Si un periférico tiene problemas de velocidad. Por ejemplo.

Selecciona la longitud del área de memoria especificada en el apartado anterior. Para EGA/VGA Video adaptadores de monitor EGA. USB Keyboard Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie Universal Support (USB) y hay un teclado USB instalado. Video Memory Cache Mode . Seleccionar la cantidad mínima de tiempo. aumentando así las prestaciones gráficas. USWC puede mejorar las prestaciones cuando se accede al buffer de memoria de vídeo. en modo de 80 columnas MONO Adaptador monocromo. en modo de 40 columnas CGA 80 Adaptadora gráfica en color. Enhanced Graphics Adapter / Video Graphics Array. cualquier actividad de vídeo reinicia el temporizador para el modo STANDBY Cuando está ENABLED. Si está ENABLED. Esta área de memoria es muy utilizada por juegos como DOOM. en ciclos del reloj PCI. se implementa un buffer fijo de vídeo entre A000h y BFFFh y también se implementa un buffer de escritura de procesador al bus PCI. Memory Size de 512 KB a 4 MB. etc. el rango de memoria VGA de A_0000 a B_0000 usa una serie VGA Performance especial de rasgos de aceleración.Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie Universal (USB) y existen dispositivos USB. CGA 40 Adaptadora gráfica en color. OS/2. UNIX. La BIOS soporta un subsistema secundario de vídeo. Un valor menor mejora las prestaciones Time (PCI CLK) del equipo. que la USB Latency controladora USB puede ocupar el bus PCI. Estos rasgos no tienen valor en modos de vídeo Mode más allá del estándar VGA. VGA. modos típicos de WINDOWS. Pero si un Cacheable programa escribe en este área se pueden producir errores Video Buffer Cuando está ENABLED. Selecciona el tipo del subsistema primario de video del ordenador. Seleccionar modo UC (no copiar a cache) o modo USWC (no copiar a caché. Used Mem Length Este valor no aparece si no se especifica una dirección base. Video Off Method Determina la manera en que se apaga el monitor El sistema apaga los puertos de sincronización vertical y V/H SYNC+Blank horizontal y no escribe datos al buffer de vídeo. DPMS Support Seleccionar esta opción si el monitor soporta el estándar Display Power Management Signaling (DPMS) VESA. la BIOS de vídeo (en la dirección C0000h a C7FFFh) se Cacheable copia a la caché Cuando está ENABLED. SVGA o PGA. SEGA. USWC Write Post seleccionar ENABLED para una caché en modo WRITE-BACK. Selecciona el modo en que se apaga el monitor al pasar de ahorro medio a ahorro Video Off After máximo de energía. VGA Shared Especifica el tamaño de la memoria del sistema que se asigna a memoria de vídeo. Se debe utilizar el software suministrado para el sistema de vídeo para seleccionar los valores adecuados. Cuando la cache de la memoria de vídeo se configura para el modo USWC. cualquier actividad de vídeo anula el modo de ahorro de Video Detection energía o pone a cero el temporizador de inactividad. pero no se selecciona en la BIOS. USB Controller V VGA Active Monitor VGA Frame Buffer Cuando está ENABLED. combinar escritura especulativa). la BIOS suele detectar automáticamente el tipo correcto. Debe consultarse la documentación del periférico de infrarrojos para fijar los valores Use IR Pins correctos para las señales TxD y RxD Used Mem base Selecciona la dirección base para el área de memoria usada por cualquier periférico addr que requiera memoria alta (de 640 KB a 1 MB). incluyendo los de alta resolución Si se selecciona ENABLED se permite copiar en caché la BIOS ROM de vídeo en la Video BIOS dirección C0000h a C7FFFh.

Select WAVE2 IRQ Selecciona una interrupción (IRQ) para el dispositivo WAVE2. En tal caso. Configuration Port WDT Time Out Selecciona la respuesta de Watch Dog.Blank Screen El sistema no escribe datos Selecciona los modos de ahorro de energía cuando se apaga el monitor: Always On El monitor permanece encendido Suspend --> Off Monitor queda en blanco en el modo SUSPEND. Entonces debe ejecutarse un programa anti-virus NOTA: Muchos programas de diagnóstico que acceden al sector de arranque pueden disparar este mensaje. WAVE2 DMA Selecciona un canal DMA para el dispositivo WAVE2. Video Off Option Susp. WDT Selecciona el puerto I/O de Watch Dog.la controladora comprueba las ocho señales de habilitación del Word Merge procesador para determinar si los datos leídos del bus PCI por el procesador pueden ser unidos. Video RAM Cacheable Virus Warning Seleccionar ENABLED para permitir que se copie a caché la BIOS ROM de vídeo en la dirección C0000h a C7FFFh. . W Wake Up Event in Habilita las interrupciones (IRQ) deseadas para despertar el sistema de un estado de Inactive Mode ahorro reducido de energía. Wake Up Events Por ejemplo. si un programa escribe a esta área de memoria se producirá un error de memoria Cuando está ENABLED. la señal ZZ está activa durante el modo SUSPEND. Active For Este apartado controla el rasgo de unión de datos para los ciclos del buffer. conviene desactivar el aviso. Se puede activar o desactivar la monitorización de cada IRQ para que despierten o no el sistema de un modo de ahorro de energía DOZE o STANDBY. se recibe un mensaje de aviso si un programa (especialmente un virus) intenta rescribir el sector de arranque o la tabla de partición del disco duro. Select WDT Active Time Selecciona el periodo de control de Watch Dog. Write CAS# Pulse El diseñador del equipo debe establecer el número de ciclos del procesador que la Width señal CAS permanece asignada durante una operación de lectura de memoria RAM. X Y Z ZZ Active in Suspend Cuando está ENABLED. puede utilizarse esa IRQ como desactivador del modo de ahorro para que el sistema reciba el mensaje. Programa una señal acústica o un reset cuando el programa que se monitoriza no Watch Dog Timer responde de manera adecuada. El dispositivo desactivador por defecto es el teclado. si se tienen un MODEM en la IRQ3. Stby --> Off Monitor queda en blanco en el modo SUSPEND y STANDBY El monitor queda en blanco en todos los modos de ahorro de All Modes --> Off energía. Desactivar esta opción para instalar WINDOWS 95. aumentando así las prestaciones gráficas. Cuando está ENABLED . Pero.

Set mono chrome mode. Descripción de codigos: 00h 00h 02h Give con trol to BIOS ROM in Flash . 16 Kb base RAM test.if there is any thing wrong or invalid. Hook made avail able prior to ini tial iz ing the in ter rupt vec tor ta ble. go to Load CMOS De fault. . al lo cate ex tended BIOS data area (EBDA) . 0Fh 10h 10h 10h 13h 15h 1Bh 20h 23h 23h 24h 25h 28h 29h Load de fault CMOS set tings. check and set clock rate. Check the va lid ity of CMOS . Ini tial ize in ter rupt vec tor point ing to the er ror han dlers.exe cute boot. Up date setup Flags in EBDA. Set color dis play color mode set. Exe cute BIOS boot se quence. #2. Check for sig na ture of manu fac tur ing com pany. Ini tial ize sys tem timer. Pro gram all chipset reg is ters. 08h 0Dh 0Dh 0Eh Dis able DMA con trol ler #1. Key board con trol ler test. Set up over lay en vi ron ment. Dis able in ter nal cache.oth er wise. check and set base mem ory size 512 KB of 640 KB. Ini tial ize CMOS point ers in EBDA. If de fault jumper is set. Re set video dis play. Todos los errores de codigos son mostrados en formato de numeros hexadecimales. If base mem ory size is 640 KB. Video rows ini tiali za tion. Dis able in ter rupt con trol ler #1. #2. Ini tial ize and load in ter rupt vec tors. clear CMOS pend ing in ter rupt. LISTA DE CODIGOS POST Intel Motherboards (AMI BIOS FX) La siguiente lista de errors de codigos son usados en la mayoria de las motherboars Intel con chips AMI BIOS FX. Clear er ror reg is ter. force to de fault. Up date setup Flags with cur rent op er at ing en vi ron ment.A continuación se detalla la lista completa de codigos de chequoe muy utiles para el análisis de fallas cuando la Bios se encuentra realizando la lista de verificación del sistema al encender por primera ves la computadora. Set up in ter rupt vec tors. cal cu late the EBDA. Go to real mem ory base 64 KB test.

set time and date. Test DMA mas ter page reg is ters. Clear the screen. Ini tiali za tion re quired in ter nal to some chipset be fore video ini tiali za tion. etc. Ini tial ize mes sag ing serv ices. Per form any chipset ini tiali za tion re quired af ter op tion ROM scans .Beep if no video con trol ler in stalled. Set up printer base ad dresses. Mem ory test start ing seg ment at 00000h. Cal cu late the mem ory size left to be tested. and LINTs. Setup floppy con trol ler and data setup. Check if the sys tem mem ory size is larger than zero. Dis able cach ing. Dis play mem ory read/write test. Give con trol to ROM in Flash.key board stuck key check. Up date screen pointer. Run mouse de tec tion. key board.setup disk ette ISR. Dis play copy right mes sage. Ini tial ize reg is ters in ter nal to chipset af ter video ini tiali za tion. . Floppy unit ini tiali za tion . En able in ter rupt. Read in ter rupt mask .give con trol to ROM in Flash. Re peat mem ory test for each MB of mem ory un til done. Re. Un mask timer and NMI. Pro gram DMA con trol lers. Verify and give con trol to op tional ROM. Test video hori zon tal and ver ti cal trac ing . Clear DMA write con trol reg is ters. Check and set key board lock bit. En able in ter nal cache. Set up video con figu ra tion (col umn x row). Timer data area ini tiali za tion . Dis play key board sign. Adds MP en tries for buses.map mem ory par ti tion if nec es sary. Check for MDA. Dis play the first screen sign. Test and ini tial ize to zero all DRAM. Set up COM port and LPT port ti me out val ues. Check for video ROM. and timer. #2. Clear to bot tom of the screen . Up date mas ter mask reg ister. Set up in ter face be tween the BIOS POST and the de vice ini tiali za tion man age ment (DIM). 8042 in ter face test . Dis play setup mes sage. Chipset Ad just Mem ory Size . Test video hori zon tal and ver ti cal trac ing. Test op tional video ROM.Per form chipset ini tiali za tion re quired be fore op tion ROM scans. Dis play wait mes sage if setup key is pressed.on. Set COM base ad dresses . Up date coun ter on screen.Floppy con trol ler and data setup. I/O INTRs. Test one Mb of mem ory. Cus tom video ini tiali za tion. I/O APIC. Read in ter rupt mask.on. Run key board de tec tion. Dis play video mem ory read/write test.En able key board in ter rupt if key board is de tected.on.Ad just any base of ex tended mem ory size be cause of chipset.2Ah 2Bh 2Ch 2Dh 2Eh 2Fh 30h 31h 32h 34h 36h 37h 39h 40h 43h 4Fh 52h 61h 62h 65h 66h 67h 80h 80h 81h 82h 83h 88h 8Ch 8Fh 92h 96h 97h 98h 9Ah 9Dh A0h A0h A1h Clear par ity status if any. Dis play mouse sign. Un mask floppy in ter rupt. Test DMA slave page reg is ters.

A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h . Fix CMOS Read and CMOS Write so that every call does not set NMI off. Set up dis play mode (40x25. Dis able L1 and L2 cache. Detect EDO mem ory mod ule (SIMM † or DIMM). . ES. Start the re fresh timer(s) run ning. Ini tial ize in ter nal float ing point unit. Cus tom float ing point unit ini tiali za tion. Dis able mas ter/slave DMA con trol lers.echo ‘DE’ (wait 1 sec. Ini tial ize mas ter/slave pro gram ma ble in ter rupt con trol lers. echo ‘AD’ (wait 1 sec). Set type. If the mi cro proc es sor is in pro tected mode. Shadow prod uct in for ma tion in the com pati bil ity seg ment. Up date CMOS with float ing point unit pres ence. A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h . Give a beep for boot. Ini tial ize APM. and FS. Flush the key board in put buffer. Dis able NMI re port ing.0A re di rec tion. Jump to Pre OS (pre. Power on ini tiali za tion . Re trieve 8042 KBC out put buffer.echo ‘DE’ (wait 1 sec. Load and wait for the valid pass word .matic rate.). Log and dis play POST er rors if any. per form any ini tiali za tion re quired be fore the main chipset con figu ra tion is done. Re ini tial ize mes sage serv ices.A2h A3h A6h A7h Abh Ach Adh Adh Aeh Afh B0h B1h B3h B4h BBh BBh D0h D1h D2h D3h D4h D5h D6h D7h D8h D9h Dah DBh DDh Deh DFh E0h E1h E1h E1h E1h Re set float ing point unit. Cir cum vents EMM386’s at tempts to util ize the lower 32 KB area base. Chipset Init . write re served cache size in for ma tion to CMOS. Check if key board sys tem bit is set. Check if manu fac tur ing mode . Ini tial ize key board con trol ler com mand byte. Re set video adapter. Size all L2/L3 Cache (if pres ent/re quired). Call Setup pro gram if setup was re quested.Pre set any de faults needed to chipset reg is ters. Read key board ID.). 80x25). dis play setup key and boot key op tions.if there are POST errors.Ini tial ize spe cial chipsets in power on/hard re set. Pro vide abil ity to do any spe cial chipset ini tiali za tion af ter KBC test. echo ‘AD]’ (wait 1 sec. Cal cu late check sum.operating sys tem) mod ule.). dis play er ror mes sage and halt. load GDT 4G seg ment – Chipset Pre Init(). Sys tem va lid ity check. Check whether a hard or soft re set has oc curred. Pro vides abil ity to do any spe cial chipset ini tiali za tion re quired be fore key board con trol ler test ing can be gin. Proc ess POST er rors. de ter mine proc es sor speed (op tional). Ini tial ize DS. Per form post SMI ini tiali za tion. Is sue key board BAT com mand. Test cache mem ory. Check cache size and type. If key board ini tiali za tion failed.un mask INT. Check key board for data be fore MP ma nipu la tion. Per form work be fore reg is ters and cir cu lar key board buffer are cleared just prior to INT 19h. GS. Han dle chipset spe cific ma nipu la tion be fore boot.

ROM is en abled. re ac ti vate par ity. Re map DIMMs if fail ure de tected and re map ping sup ported. done (if any). Clear pend ing par ity er rors .dis able and clear par ity. dis able NMI next. CMOS check sum cal cu la tion done. cal cu lat ing ROM BIOS check sum. Test the first 2 MB of sys tem mem ory. Set up stack for POST. Get mini mum mem ory par ti tion size and test mem ory. CMOS shut down reg is ter test done. set bits to re ac ti vate par ity. byte writ ten. clear pend ing par ity er rors. Get key board con trol ler ven dor. CMOS init. Dis able and clear par ity. Make F000h DRAM R/W en abled. go ing to en able ROM (i. shadow FE00h block. Ini tial ize timer chan nel 0 for sys tem timer.on de ter mined. Dis play EISA er ror mes sage if any. Gate A20 must be set and left set for POST. Ini tial ize timer chan nel 2 for speaker. The 512. Dis play er ror mes sage and halt if re map ping not sup ported. is sue BAT com mand to key board con trol ler next. done.E1h E1h E1h E1h E2h E3h E4h E5h E6h E7h E8h E8h E9h Eah Ebh Ebh Ech Edh F0h F1h F2h F3h F4h F5h Size mem ory par ti tion bounda ries. to be gin (if “INIT CMOS IN EVERY BOOT” is set)..640 KB must be DRAM mapped. CMOS status reg is ter to init. cache if any). dis able shadow RAM. be fore key board BAT next. Todos los errores de codigos son mostrados en formato de numeros hexadecimales. force use of EDI.e. power on de lay start ing. Disable all mem ory holes. CMOS check sum cal cu la tion next. Ini tial ize mouse. En able ex tended NMI sources. CMOS shut down reg is ter test next. Look for the lo ca tion of dis patcher in the pack ing list. KB con trol ler I/B free. ROM BIOS check sum passed.on). Call de com pres sion dis patcher Init func tion. en able en hanced POST. CMOS init. any init. Ac tively dis patch BIOS. CMOS status reg is ter init. En able ex tended NMI sources. Descripción de codigos: 01 02 03 05 06 07 08 09 0A 0B 0C Proc es sor reg is ter test about to start. date/time next. pro gram the key board con troller. Soft re set/power. Power on de lay com plete (to check soft re set/power. NMI is dis abled. . Ini tial ize I/O cards in slots. En ter flat mode. Af ter mem ory test. CMOS diag. Test ex tended NMI sources. AMI WinBIOS La siguiente es una lista de errors de codigo para chips AMI WIN BIOS.

al ter nate dis play mem ory R/W test next. look for op tional video ROM and give con trol next. Re turn from proc ess ing af ter the video ROM con trol.24 block ing/ un block ing com mand next. init. ver ify BAT com mand next. af ter KB con trol ler BAT done. Dis play mode set. read In put port of 8042 for turbo switch (if any) and clear pass word if POST diag. Dis play mem ory R/W test passed.23. Mono chrome and color mode set ting done.23. Key board con trol ler com mand byte writ ten. Tog gle par ity over. global data for turbo switch next.on next. Base 64K se quen tial data R/W test passed. 8254 timer test next. Mem ory re fresh pe riod 30 mi cro sec ond test com plete. done. base 64K mem -ory/ ad dress line test next. next. 8254 timer test over. EGA/VGA not found. any init. Init. Ini tiali za tion be fore set ting video mode com plete. . se quen tial data R/W test on base 64K mem ory next. for turbo switch is over. chipset init. Mem ory re fresh line is tog gling. Key board con trol ler BAT re sult veri fied. start mem ory re fresh test next.24 is blocked/un blocked. tog gle par ity next. un com press the POST code if com pressed BIOS next. if EGA/VGA not found. Check ing for press ing of <INS> key dur ing power. Ad dress line test passed. give con trol for any setup re quired be fore op tional video ROM check next. af ter KB con troller BAT next. Op tional video ROM con trol done. In ter rupt vec tor init. KB com mand byte to be writ ten next. next./auto mem ory de tec tion next. Key board con trol ler pin. Proc ess ing be fore video ROM con trol done.0D 0E 0F 10 11 12 13 14 15 19 1A 20 21 22 23 24 25 26 27 28 2A 2B 2C 2D 2E 2F 30 31 32 34 37 BAT com mand to key board con trol ler is sued./auto mem ory de tec tion over. any init. look for the re trace check ing next. Dis play mem ory R/W test or re trace check ing failed. In put port of 8042 is read. com plete. check 15 micro. give con trol to do any procesing af ter video ROM re turns con trol next. Al ter nate dis play mem ory R/W test passed. then do dis play mem ory R/W test. Video dis play check ing over. DMA con trol ler #1 and #2 and in ter rupt con trol ler #1 and #2 dis abled. dis play the power on mes sage next. tog gle par ity be fore op tional ROM test next.on done.second ON/OFF time next. set BIOS stack and setup be fore In ter rupt vec tor init. Setup re quired be fore vec tor init. Global data init. dis play mem ory R/W test next. Tog gle par ity over. set dis play mode next. is sue pin. check press ing of <INS> key dur ing power. switch is ON next. video dis play is dis abled and port B is ini tial ized. look for the al ter nate dis play re trace check ing next. dis able DMA and In ter rupt con trol lers next. be fore set ting video mode next. mono chrome and color mode set ting next. In ter rupt vec tor init. POST code un com pressed. Chipset init.

above 1Mb com plete. ad just dis played mem ory size for re lo ca tion/shadow next. se quen tial and ran dom mem ory test next. A20 ad dress line dis able suc cess ful. Mem ory test started (NOT SOFT RE SET). de ter mine amount of mem ory above 1Mb next. 8259 in ter rupt con troller next. de ter mine amount of mem ory be low 1Mb next. Mem ory test ing/init. dis play the Hit <DEL> mes sage next. DMA #1 base reg is ter test next. check ing for stuck key. dis play the first 64K mem ory size next. save mem ory size in for ma tion next.> mes sage dis played. Pat terns writ ten in base mem ory. en ter in vir tual mode for mem ory test next. <WAIT. CPU in real mode. Mem ory size dis play ad justed due to re lo ca tion/shadow.39 3B 40 42 43 44 45 46 47 48 49 4B 4C 4D 4E 4F 50 51 52 53 54 57 58 59 60 62 65 66 67 80 New cur sor po si tion read and saved. Shut down suc cess ful. Amount of mem ory be low 1Mb found and veri fied. Mem ory wrap around test done. Key board test started. en ter real mode next. DMA page reg is ter test passed. clear ing out put buffer. DMA #1 base reg is ter test passed. 8259 init. over. over. DMA unit 1 and 2 pro gram ming over. check for soft re set and clear mem ory be low 1Mb for soft re set next (if power on.. En tered in the vir tual mode. In ter rupts en abled (if diag. DMA #2 base reg is ter test passed. switch ON). be low 1Mb com plete. start key board test next. ad just mem ory size de pend ing on reloca tion/shadow next. save the mem ory size next (go to POST # 52h). De scrip tor ta bles pre pared. init. Mem ory be low 1Mb cleared (SOFT RE SET). pro gram DMA unit 1 and 2 next. data to check mem ory wrap around at 0:0 next. go to POST # 4Eh). Data ini tial ized. check for mem ory wrap around at 0:0 and find to tal sys tem mem ory size next. write pat terns in base 640K mem ory next. Pat tern to be tested writ ten in ex tended mem ory. Mem ory size dis play started (will be up dated dur ing mem ory test). init. mem ory test above 1Mb next. Mem ory size in for ma tion is saved. Hit <DEL> mes sage cleared. start vir tual mode mem ory test next. mem ory size calc. Mem ory test ing/init. en able in ter rupts for di ag nos tics mode next. start DMA and in ter rupt con trol ler test next. . write pat terns to test mem ory next. CPU reg is ters are saved. DMA #2 base reg is ter test next. Go ing to pre pare the de scrip tor ta bles. clear mem ory above 1Mb next. Amount of mem ory above 1Mb found and veri fied. Mem ory size ad justed for re lo ca tion/shadow. dis able gate A20 line next.. clear Hit <DEL> mes sage next. Mem ory above 1Mb cleared (SOFT RE SET). Hit <DEL> mes sage dis played.

un com press SETUP code and exe cute CMOS setup next. <WAIT. clear the screen and en able parity/NMI next. Re quired init. Hard disk con trol ler re set done. any init. Lock. Mem ory size ad justed due to mouse sup port.key next. init. Pass word checked. Key board ID flag re set.232 base ad dress. Mem ory wait states pro gram ming over. dis play soft er ror and check for pass word or by pass setup next. Com mand byte writ ten. pro gram mem ory wait states next. dis play power on screen message next. key board ID and Num Lock next. be fore co proc es sor test over. set RS. ID flag set. is sue key board con trol ler in terface test com mand next. re quired af ter op tional ROM test over. com plete. Key board type matic rate set. pro gram -ming after setup next. Re turned af ter RS. write com mand byte and init. Key board ID com mand is sued.47. hard disk type. Floppy setup com plete. check for mem ory size mis match with CMOS Mem ory size check done. check for lock. Setup op tions are pro grammed. Key board re set er ror/stuck key found. main and video BIOS shadow next. hard disk setup next. give con trol to do any re quired proc ess ing after op tional ROM re turns con trol next. Pro gram ming be fore setup com plete. be fore C800 op tional ROM con trol next. dis play any soft er rors next. re set key board ID flag next. is sue key board ID com mand next. circular buffer next. Op tional ROM con trol done. op tional ROM check and con trol next. next.> mes sage dis played.81 82 83 84 85 86 87 88 89 8B 8C 8D 8E 8F 91 94 96 97 98 99 9A 9B 9C 9D 9E 9F A0 A1 A2 A3 A4 A5 is sue key board re set com mand next. Ex tended key board check done. Cache mem ory test over. . Any init... hard disk con troller re set next. Mouse check and init. Hard disk setup com plete. First screen mes sage dis played. Soft er ror dis play com plete. af ter co proc es sor test com plete. Main and video BIOS shadow suc cess ful. co proc es sor next. mouse check and init. Num Lock on/off. any init. cache mem ory test next. po gram ming be fore setup next. Pro gram ming af ter setup com plete. set the key board type matic rate next. set base and ex tended mem ory size next. floppy setup next. Init.232 base address next. setup op tions pro gram ming after CMOS setup next. Re turned from CMOS setup pro gram and screen is cleared. Key board con trol ler in ter face test over. setup timer data area and printer base ad dress next. Re turn af ter set ting timer and printer base ad dress. global data init done. Any init be fore C800 op tional ROM con trol over. check ex tended key board. be fore co proc es sor test next. af ter co proc es sor test next. Co proce sor ini tial ized.key check over. any init.

Award ISA/EISA BIOS Ver. Copying of code to spe cific area done. dis play sys tem configu ra tion next. Descripción de código : . Un com press ing of SETUP code com plete.A7 A8 A9 AA B0 B1 00 NMI and par ity en abled. Si una falla ocurre durante el POST en el test 6 a través de FF.x La siguiente lista de errores de código son usados para Award ISA/EISA BIOS versión 4. System con figu ra tion dis played. Descripción de codigo: F0 F1 F2 F3 F4 Ini tiali za tion of I/O cards in slots in prog ress.x. any init. Returned from E000 ROM con trol. be fore E000 ROM con trol over. AMI EISA BIOS Los códigos para AMI EISA BIOS son idénticos a los de Win BIOS con las siguientes excepciones.key setup next. Init. any init. Ex tended NMI test in prog ress. Un mensaje normal de error puede ser mostrado en la pantalla cuando el video este disponible. give con trol to INT 19h boot loader next. copy any code to spe cific area next. er ror mes sages Ex tended NMI sources ena bling in prog ress. el sistema se mantendrá fuera colocando la secuencia de POST encontrando el puerto. Init. 4. Dis play any slot init. Todos los errores de códigos son mostrados en formato de números hexadecimales. Nota Los códigos POST EISA pueden ser enviados al Puerto 300h. Todos los errores de códigos son mostrados en formato de números hexadecimales. Ex tended NMI sources ena bling in prog ress. re quired be fore giv ing con trol to optional ROM at E000 next. after E000 op tional ROM con trol over. re quired af ter E000 op tional ROM con trol next. E000 ROM to get con trol next. un com press SETUP code for hot.

timer. test EISA mem ory on bus 3C Ver ify CPU can en ter and exit pro tected mode 3D De tect mouse and ini tialize 3E Ini tial ize cache con trol ler ac cord ing to CMOS 3F Enable shadow RAM ac cord ing to CMOS setup 41 Ini tial ize floppy disk drive con trol ler and drives 42 Ini tial ize hard disk drive con trol ler and drives 43 De tect and ini tial ize se rial ports 44 De tect and ini tial ize par al lel ports 45 De tect and ini tial ize co proc es sor 46 Print the setup mes sage and en able setup 47 Set speed for boot. test lower 256K mem ory and par ity 08 Setup in ter rupt vec tor ta ble 09 Test CMOS RAM check sum and load de faults if er ror de tected 0A Ini tial ize key board and set num lock 0B Ini tial ize video in ter face ac cord ing to CMOS 0C Test video mem ory and dis play screen sign. co proc es sor. run OEM chipset ini tiali za tion rou tines.15 30 Size base mem ory from 256K to 640K and ver ify in teg rity 31 Test ex tended mem ory above 1 Mb 32 If EISA mode flag is set. ini tial ize EISA ex tended reg is ters 06 Test mem ory re fresh tog gle 07 Set up low mem ory.2F Ini tial ize and en able EISA slots 1 .on 0D OEM spe cific — ini tial ize spe cial chipset and cache con trol ler 0F Test DMA con trol ler 0 10 Test DMA con trol ler 1 11 Test DMA page reg is ters 14 Test 8254 timer 15 Verify 8259 in ter rupt con troller chan nel 1 16 Verify 8259 in ter rupt con troller chan nel 2 17 Test stuck 8259 in ter rupt bits 18 Test 8259 func tion al ity 19 Test stuck NMI 1F Set EISA mode — check EISA con figu ra tion mem ory check sum 20 Ini tial ize and en able EISA slot 0 (sys tem board) 21. In fi nite loop if test fails Test all CPU reg is ters Cal cu late BIOS check sum Test CMOS RAM in ter face and ver ify bat tery power status Ini tial ize chips: DMA. clear par ity. Proc es sor status veri fi ca tion. F2 to boot’’ .up pro cess 4E Re boot if manu fac tur ing POST LOOP pin is set 4F Pass word check 50 Write all CMOS RAM val ues back to CMOS RAM and clear screen 51 Pre boot — en able NMI.01 02 03 04 05 Proc es sor test #1. page reg is ters. par ity and cache 52 Ini tial ize any op tion ROMs avail able 53 Ini tial ize time value at ad dress 40 of BIOS RAM area 63 Boot at tempt: set low stack and boot by call ing INT 19 B0 Spu ri ous in ter rupt oc curred in pro tected mode B1 Un claimed NMI: dis play ‘‘Press F1 to dis able NMI.

8237 DMA con trol ler ini tiali za tion. . Re store CPU con trol word dur ing warm boot. Get CPU type. Ini tial ize I/O CPU reg ister. Ini tial ize cache to ini tial POST val ues. Set in POST flag. Re set pro gram ma ble In ter rupt con troller. 8254 timer ini tiali za tion. Ini tial ize chipset reg is ter with ini tial POST value. Ini tial ize cache be fore mem ory auto size. Ini tial ize sys tem hard ware. Ini tial ize PCI Bus Mas ter ing de vices. CPUID func tion call. En able A20 line.BF C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 FF Program chipset: called by POST 7 from CT ta ble OEM spe cific — turn on/off cache OEM spe cific — test for mem ory pres ence and size on. Set ES seg ment reg is ter to 4 GB. Load al ter nate reg is ters with Ini tial POST val ues. Descripción de códigos : 02 04 06 08 09 0A 0C 0E 0F 10 11 12 13 14 16 18 19 1A 1C 20 22 24 26 Verify Real Mode. Test DRAM re fresh. Test 8042 key board con troller. Check ad dress lines.board mem ory OEM spe cific — ini tial ize board and turn on shadow and cache OEM spe cific — turn on ex tended mem ory DRAM se lect and initial ize RAM OEM spe cific — han dle dis play/video switch to pre vent er rors OEM spe cific — fast gate A20 han dling OEM spe cific — cache rou tine for set ting re gions OEM spe cific — shadow video/sys tem BIOS af ter mem ory test OEM spe cific — han dle spe cial speed switch ing OEM spe cific — han dle nor mal shadow RAM op era tions Boot up se quence or dis play no boot de vice avail able Phoenix BIOS 1994 en adelante La siguiente es una lista de errores de código para chips Phoenix BIOS de 1994 en adelante. Ini tial ize Power Man age ment. Ini tial ize key board con troller. Ini tial ize CPU reg ister. Ini tial ize the lo cal bus IDE. Todos los errores de códigos son mostrados en formato de números hexadecimales.

Con fig ure ad vanced chipset reg is ters. En able ex ter nal and CPU cache. Dis play copy right no tice. Check ROM copy right no tice. (Sys tem Mange ment) Dis play ex ter nal cache size. Test ex tended mem ory ad dress lines. Auto size cache.28 29 2A 2C 2E 2F 30 32 33 34 35 36 37 38 39 3A 3C 3D 40 42 44 46 47 48 49 4A 4B 4C 4E 50 51 52 54 56 58 5A 5B 5C 60 62 64 66 67 68 69 6A 6B 6C 6E 70 72 Auto size DRAM. Test CPU bus. Set ini tial CPU speed. Ini tial ize PCI bus and de vices. Check for con figu ra tion er rors. Dis play prompt “Press F2 to en ter SETUP”. Shadow video BIOS ROM. Load cus tom de faults. En able key board. RAM Fail ure on ad dress line (hex code for ad dress) RAM fail ure on data bits of low mem ory. Quiet boot start (op tional). Clear 512K base RAM. Test CMOS RAM. Dis able CPU cache. Ini tial ize man ager for PCI Op tion ROMs. Check video con figu ra tion against CMOS. RAM fail ure on data bits of high byte. (code of lo ca tion) En able cache be fore sys tem BIOS shadow. Ini tial ize BIOS in ter rupts. Test for un ex pected in terrupts. Ini tial ize POST mem ory man ager. Test ex tended mem ory. Dis play er ror mes sages. Dis play non.disposable seg ments. Dis play CPU type and speed. Re ini tial ize the chipset. Ini tial ize al ter nate chipset reg is ters. . Set key click if en abled. Ini tial ize Phoe nix Dis patch Man ager. Re ini tial ize the cache. Ini tial ize in ter rupt vec tors. Shadow sys tem BIOS ROM. Test RAM be tween 512 to 640K. Ini tial ize all video adapt ers in sys tem. (op tional) Dis play shadow mes sage. Ini tial ize EISA board. Setup SMM area. Jump to Us er Patch1. Test key board. Warm start shut down. Ini tial ize mul ti proc es sor APIC. Load al ter nate reg is ters with CMOS val ues. Con fig ure ad vanced cache reg is ters.clock fre quency.

De ter mine Num ber of ATA drives. Ini tial ize BIOS Data Area. Ini tial ize PC com pati ble PnP ISA de vices. Dis able A20 ad dress line.processor boards. Ter mi nate Quiet Boot. Check key lock. Ease F2 prompt. De ter mine number of ATA and SCSI drives.bus hard disk con troller. Check for key board er rors. Ini tial ize local. Ini tial ize floppy con troller. De tect and in stall ex ter nal par al lel ports. Ini tial ize DMI pa rame ters. Set time of day. De tect and in stall ex ter nal RS. Ini tial ize Ex tended BIOS Data Area. Check for er rors. Clear global de scrip tor ta ble. (Op tional) Check pas word (op tion).time clock. Ini tial ize type matic rate. Clear in. Re ini tial ize on board I/O ports. En ter SETUP. Test PS/2 mouse port and mouse. Late POST de vice ini ti alza tion.74 76 7C 7E 80 81 82 83 84 85 86 88 8A 8B 8C 8F 90 91 92 93 94 95 96 98 99 9A 9C 9D 9E 9F A0 A2 A4 A8 AA AC AE B0 B2 B4 B5 B6 B8 B9 BA BB BC BD BE BF C0 Test real.232 ports. Clear vi rus and backup re main ders. En able hard ware in ter rupts. Ini tial ize se cu rity en gine. Pre pare Boot. Setup hard ware in ter rupt vec tors. Clear huge ES seg ment reg is ter. Set up Power Man age ment. POST done . Clear par ity check ers. Clear screen (op tion). One beep. Search for op tion ROMs. Scan for F2 stroke. (Op tional) Ini tial ize hard disk con troller. Build MPTABLE for multi.POST flag.pre pare to boot op er at ing sys tem. Test co proc es sor if pres ent. Dis able on board I/O ports. Dis play mul ti boot menu. (Op tional) Shadow op tion ROMs. In stall CD ROM for Boot. Check for SMART drive. . Try to boot with INT 19. Ini tial ize PnP op tion ROMs. Con fig ure Non MCD IDE con trol lers. Jump to Us er Patch2.

Un known in ter rupt er ror. PnP dual CMOS. Ini tial ize sys tem I/O. Check Force re cov ery boot.7 Mini Guía De Procesadores y Main Board. Ini tial ize the Bridge. PIC and DMA Init. (Op tional) Ini tial ize note book dock ing. Sys tem mem ory test. RTC Ini tiali za tion. Ini tial ize sys tem er ror han dler. Clear Huge Seg ment.C1 C2 C3 C4 C5 C6 C7 C8 C9 D0 D2 D4 D6 D8 DA DC Ini tial ize POST Er ror Man ager (PEM). Ini tial ize OEM spe cial mode. Ini tial ize op tion ROM er ror. Shadow Boot block.2 GHz. Boot to mini DOS. (Op tional) Ex tended Check sum. . Shut down 10 er ror. Set Huge seg ment. Ini tial ize Multi Proc essor. Ex tended BLOCK Move. (Op tional) Ini tial ize note book dock ing late. Ini tial ize Sys tem Man age ment Mode. Ini tial ize er ror dis play func tion. Pend ing in ter rupt er ror. Ini tial ize video. In ter rupt vec tors. Check sum BIOS ROM. Ini tial ize mem ory type. A. bus del sistema 266 MHz y Duron 1 ghz – 1. Nota: los siguientes códigos son para bloque de boot en Flash ROM E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 In ti al ize Chipset. Beep one beep be fore boot. Ini tial ize er ror log ging. Shut down er ror. 5. bus del sistema 200 Mhz. Main boards compatibles con procesador Athlon xp: 1. Go to BIOS. Boot to full DOS. Ini tial ize mem ory size. Ini tial ize the CPU.1 GHz – 2.3 ghz. Ini tial ize sys tem timer. Force check. (Op tional) In ter rupt han dler er ror.

SDRAM DDR 266 MHz. bus del sistema 100 MHZ / 133 MHz. DDR: Double Data Rate RDRAM: Rambus Dynamic Random Access Memory SDRAM: Synchronous Dynamic Random Access Memory FSB: Front Side Bus .  Board PC chip 756. PC 600 MHZ.  Board PC chips 925. RDRAM.  Board PC chips 935. Main boards compatibles con procesador intel pentium IV: 1.33 GHz. PC 133 MHz o slot DIMM 184 pines. SDRAM. SDRAM.53 GHz Bus del sistema 400 MHz / 533 MHz. PC 100 MHz. Main boards compatibles con procesador intel pentium III: 650 MHz – 1. slot DIMM 168 pines. Board PC chips M810 genérica. SDRAM. PC 100 MHz. PC 800 MHz. PC 133 MHz. C.4 GHz – 2. PC 400 MHz. slot DIMM 168 pines. slot RIMM 184 pines.  Board MSI KT3 ultra around. PC 100 MHz. SDRAM DDR 266 MHz. slot DIMM 168 pines.  Board PC chip 758. slot DIMM 168 pines. PC 100 MHz.PC 133 MHz .  Board intel 850. SDRAM. slot DIMM 168 pines. PC 133 MHz. PC 100 MHz. SDRAM. SDRAM. PC 133 MHz. slot DIMM 168 pines. PC 133 MHz o slot DIMM 184 pines.  Board PC chip 755.  Board PC chip 757. PC 133 MHz. SDRAM. B. SDRAM DDR 266 MHz. slot DIMM 168 pines. slot DIMM 184 pines.

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->