INSTITUTO TECNOLOGICO DE MORELIA

Tipos de Memorias
Microprocesadores y Microcontroladores Fernando Landeros
DIEGO ARMANDO MONROY LUNA 11º SEMESTRE
FECHA DE REALIZACION: FECHA DE ENTREGA:

07120603

13/09/2012 13/09/2012

son utilizadas en proceso de alta velocidad donde los datos pueden perderse al momento de cortar la energía. además que el voltaje usado para borrar es de 5v o 3. Esta memoria viene ya grabada de fábrica y no puedes modificar su programación. Memoria de solo lectura. memoria programable.  Memoria EEPROM: EPROM. memoria borrable electrónicamente. Solo pueden programarse si se les borra antes exponiéndolas durante cierto tiempo a la luz ultravioleta. Conocida igual como OTP( one time programable) o memoria de una sola programación. memoria borrable. o memoria de acceso aleatorio sus velocidades de lectura y escritura son muy similares. Es la más usada actualmente y existe un sin número de variantes .Tipos de Memorias:  Memoria RAM: Random Access Memory. Esta memoria puede ser borrada por medios electrónicos a través de una terminal conocida como Vpp. Memoria ROM: Read Only Memory.3v dependiendo de la memoria.  Memoria FLASH: Es igual que una EEPROM su diferencia radica en la velocidad de grabado de los datos.    Memoria EPROM: Erasable PROM. Los voltajes de borrado son de aprox 13v. Esto introduce voltaje a las celdas para que después puedan ser grabadas. Una vez grabada ya no se puede modificar. Memoria PROM: Programable ROM.

. B y C). etc. Spectravideo SVI-328 y en todas las generaciones MSX. Chips Compatibles: El 8255 es muy similar a otros chips como el Motorola 6520 PIA (Peripheral Interface Adapter). se utiliza para dar al CPU acceso a puertos de entrada/salida paralela programable. pero también en la tarjeta de sistema del original IBM PC. en la mayoría de los casos.Periféricos de Interfaz programable: En este caso se hablara acerca del Intel 8255 (o i8255) ya que fue de los más destacados: El Intel 8255 (o i8255) “Programmable Peripheral Interface” (PPI). Se presenta en un encapsulado DIP de 40 pines. el 6820 PIO (Peripheral I/O) para el Motorola 6800. Las palabras de control y la información de estado también son transferidas a través del buffer. la funcionalidad que ofrece el 8255 ya no está implementada mediante el propio chip. Fue fabricado (clonado) más tarde por muchos otros fabricantes. y como tal miembro de una gran lista de chips conocida como la Familia MCS-85.. junto con numerosos computadores hechos en casa como el N8VEM. el Western Digital WDC 65C21 (un 6520 mejorado). y una versión del 82C55A en encapsulado PLCC (plastic leaded chip carrier) de 44 pines. XT. El chip 8255 todavía se fabrica. Todos puede configurarse en una amplia variedad de características funcionales por el software del sistema. Sin embargo. y los clones. Este chip se utilizó posteriormente con el Intel 8086 y sus sucesores. Principales aplicaciones: El 8255 fue ampliamente usado no solo en muchos sistemas de microcomputadores/ Microcontroladores basados en el Z80. y se utiliza junto con un Microcontrolador para expandir sus capacidades de entrada/salida. interfaz programable de periféricos. El 8255 contiene tres puertos de 8 bits (A. en los ordenadores domésticos Spectravideo SVI318. sino que está embebida en chips VLSI como una de sus funciones. Funcionamiento basico: El 8255 dispone de un buffer bidireccional triestado de 8 bits que utiliza para interactuar con el bus de datos del sistema. el MOS Technology 6522 (Versatile Interface adapter) y el MOS Technology CIA (Complex interface Adapter) todos desarrollados para la familia de CPUs 6502. Los datos son transmitidos o recibidos por el buffer tras la ejecución de instrucciones de entrada o salida por la CPU. Otros chips similares son el 2655 Programmable Peripheral Interface para la familia de CPUs Signetics 2650. PCjr. Es un chip controlador de periféricos desarrollado originalmente para el microprocesador Intel 8085. y muchos otros. pero cada uno tiene sus propias características especiales o personalidad para mejorar aún más el poder y la flexibilidad de la 8255.

su función es incluida como parte del chipset southbridge de la tarjeta madre. Hay un número de formas comunes de reconocer que una interrupción ha terminado cuando es emitido un EOI. El IMR especifica qué interrupciones deben ser ignoradas y no ser reconocidas. Tipos de PIC bien conocidos: Uno de los PICs más conocidos.org/w/index. mientras que permite que los niveles de prioridad sean asignados a sus salidas de interrupción.mod=1&sourceid=chrome&ie=UTF-8 http://es. este no es incluido como un chip separado. las impondrá en orden de su prioridad relativa. “In-Service Register” (ISR). y es típicamente un registro interno que no puede ser accesado directamente. Éstas incluyen especificar qué interrupción se terminó. incluyendo prioridades duras. Un esquema simple de registros como este. Bibliografías:   http://www. prioridades rotativas. Características comunes: Los PICs típicamente tienen un conjunto común de registros: “Interrupt Request Register “(IRR). Los modos comunes de un PIC incluyen prioridades duras. un controlador programable de interrupciones (PIC) es un dispositivo usado para combinar varias fuentes de interrupciones (No confundir con el microcontrolador PICmicro de Microchip Technology) sobre una o más líneas del CPU.php?search=Perifericos+de+Interrupciones+programable&title=Especial %3ABuscar  http://es. pero todavía están esperando por un final de interrupción (EOI). ha sido reemplazado por los más nuevos Advanced Programmable Interrupt Controller (APIC) que soportan más salidas de interrupción y más flexibles esquemas de prioridad. Cuando el dispositivo tiene múltiples salidas de interrupción a imponer.mx/search?q=Perifericos+de+Interrupcion+programable&sugexp=chro me. En tiempos modernos.wikipedia. El registro ISR especifica qué interrupciones han sido reconocidas.Controlador Programable de Interrupciones (PIC): En computación.google. permite hasta dos distintas peticiones de interrupción estén pendientes a un tiempo. prioridades específicas. y prioridades en cascada. En los PICs hay un número de esquemas de prioridad comunes.org/wiki/Intel_8255 . El IRR especifica qué interrupciones están pendientes de reconocimiento. Los PICs a menudo permiten la conexión en cascada de sus salidas a las entradas entre uno y otro. En lugar de ello. Las interrupciones pueden ser disparadas por borde o por nivel. y prioridades rotativas. usando una interrupción implícita que ha terminado (usualmente la prioridad más elevada está pendiente en el ISR). “Interrupt Mask Register” (IMR).com. una esperando por reconocimiento. el 8259A.wikipedia. fue incluido en el IBM PC y los PC x86. En otros casos. y tratar el reconocimiento de la interrupción como el EOI. y una esperando por EOI.

Sign up to vote on this title
UsefulNot useful