P. 1
MEMORIAS, INTERFACES DE PROGRAMACION

MEMORIAS, INTERFACES DE PROGRAMACION

|Views: 17|Likes:
Publicado porDiego Monroy

More info:

Published by: Diego Monroy on Sep 18, 2012
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOCX, PDF, TXT or read online from Scribd
See more
See less

09/11/2013

pdf

text

original

INSTITUTO TECNOLOGICO DE MORELIA

Tipos de Memorias
Microprocesadores y Microcontroladores Fernando Landeros
DIEGO ARMANDO MONROY LUNA 11º SEMESTRE
FECHA DE REALIZACION: FECHA DE ENTREGA:

07120603

13/09/2012 13/09/2012

Esta memoria puede ser borrada por medios electrónicos a través de una terminal conocida como Vpp.  Memoria FLASH: Es igual que una EEPROM su diferencia radica en la velocidad de grabado de los datos.3v dependiendo de la memoria. o memoria de acceso aleatorio sus velocidades de lectura y escritura son muy similares. memoria borrable electrónicamente. Memoria PROM: Programable ROM. Una vez grabada ya no se puede modificar. además que el voltaje usado para borrar es de 5v o 3. Esto introduce voltaje a las celdas para que después puedan ser grabadas.Tipos de Memorias:  Memoria RAM: Random Access Memory. Memoria de solo lectura. memoria programable. Es la más usada actualmente y existe un sin número de variantes .  Memoria EEPROM: EPROM. son utilizadas en proceso de alta velocidad donde los datos pueden perderse al momento de cortar la energía. Memoria ROM: Read Only Memory. Esta memoria viene ya grabada de fábrica y no puedes modificar su programación. Solo pueden programarse si se les borra antes exponiéndolas durante cierto tiempo a la luz ultravioleta. Conocida igual como OTP( one time programable) o memoria de una sola programación. memoria borrable. Los voltajes de borrado son de aprox 13v.    Memoria EPROM: Erasable PROM.

Las palabras de control y la información de estado también son transferidas a través del buffer. Spectravideo SVI-328 y en todas las generaciones MSX. Otros chips similares son el 2655 Programmable Peripheral Interface para la familia de CPUs Signetics 2650. en los ordenadores domésticos Spectravideo SVI318. junto con numerosos computadores hechos en casa como el N8VEM. y como tal miembro de una gran lista de chips conocida como la Familia MCS-85. y los clones. pero también en la tarjeta de sistema del original IBM PC. El 8255 contiene tres puertos de 8 bits (A. en la mayoría de los casos. . Sin embargo. etc. B y C). y muchos otros. Funcionamiento basico: El 8255 dispone de un buffer bidireccional triestado de 8 bits que utiliza para interactuar con el bus de datos del sistema. y se utiliza junto con un Microcontrolador para expandir sus capacidades de entrada/salida. Todos puede configurarse en una amplia variedad de características funcionales por el software del sistema. Se presenta en un encapsulado DIP de 40 pines.Periféricos de Interfaz programable: En este caso se hablara acerca del Intel 8255 (o i8255) ya que fue de los más destacados: El Intel 8255 (o i8255) “Programmable Peripheral Interface” (PPI). y una versión del 82C55A en encapsulado PLCC (plastic leaded chip carrier) de 44 pines. Chips Compatibles: El 8255 es muy similar a otros chips como el Motorola 6520 PIA (Peripheral Interface Adapter). interfaz programable de periféricos. Es un chip controlador de periféricos desarrollado originalmente para el microprocesador Intel 8085. se utiliza para dar al CPU acceso a puertos de entrada/salida paralela programable. Este chip se utilizó posteriormente con el Intel 8086 y sus sucesores.. el 6820 PIO (Peripheral I/O) para el Motorola 6800. el Western Digital WDC 65C21 (un 6520 mejorado). pero cada uno tiene sus propias características especiales o personalidad para mejorar aún más el poder y la flexibilidad de la 8255. Los datos son transmitidos o recibidos por el buffer tras la ejecución de instrucciones de entrada o salida por la CPU. la funcionalidad que ofrece el 8255 ya no está implementada mediante el propio chip. El chip 8255 todavía se fabrica. el MOS Technology 6522 (Versatile Interface adapter) y el MOS Technology CIA (Complex interface Adapter) todos desarrollados para la familia de CPUs 6502. sino que está embebida en chips VLSI como una de sus funciones. Principales aplicaciones: El 8255 fue ampliamente usado no solo en muchos sistemas de microcomputadores/ Microcontroladores basados en el Z80. XT. Fue fabricado (clonado) más tarde por muchos otros fabricantes. PCjr.

En lugar de ello. Características comunes: Los PICs típicamente tienen un conjunto común de registros: “Interrupt Request Register “(IRR). un controlador programable de interrupciones (PIC) es un dispositivo usado para combinar varias fuentes de interrupciones (No confundir con el microcontrolador PICmicro de Microchip Technology) sobre una o más líneas del CPU. y tratar el reconocimiento de la interrupción como el EOI. En tiempos modernos. Hay un número de formas comunes de reconocer que una interrupción ha terminado cuando es emitido un EOI.mod=1&sourceid=chrome&ie=UTF-8 http://es. permite hasta dos distintas peticiones de interrupción estén pendientes a un tiempo. Los PICs a menudo permiten la conexión en cascada de sus salidas a las entradas entre uno y otro.php?search=Perifericos+de+Interrupciones+programable&title=Especial %3ABuscar  http://es. una esperando por reconocimiento.org/wiki/Intel_8255 . pero todavía están esperando por un final de interrupción (EOI). este no es incluido como un chip separado. Éstas incluyen especificar qué interrupción se terminó. su función es incluida como parte del chipset southbridge de la tarjeta madre. y prioridades rotativas. En los PICs hay un número de esquemas de prioridad comunes. Bibliografías:   http://www.mx/search?q=Perifericos+de+Interrupcion+programable&sugexp=chro me. Tipos de PIC bien conocidos: Uno de los PICs más conocidos.com.org/w/index. prioridades rotativas. El registro ISR especifica qué interrupciones han sido reconocidas. “In-Service Register” (ISR). usando una interrupción implícita que ha terminado (usualmente la prioridad más elevada está pendiente en el ISR). y prioridades en cascada.wikipedia.google. Cuando el dispositivo tiene múltiples salidas de interrupción a imponer.Controlador Programable de Interrupciones (PIC): En computación. el 8259A.wikipedia. Un esquema simple de registros como este. En otros casos. El IMR especifica qué interrupciones deben ser ignoradas y no ser reconocidas. ha sido reemplazado por los más nuevos Advanced Programmable Interrupt Controller (APIC) que soportan más salidas de interrupción y más flexibles esquemas de prioridad. Los modos comunes de un PIC incluyen prioridades duras. y es típicamente un registro interno que no puede ser accesado directamente. fue incluido en el IBM PC y los PC x86. “Interrupt Mask Register” (IMR). Las interrupciones pueden ser disparadas por borde o por nivel. El IRR especifica qué interrupciones están pendientes de reconocimiento. prioridades específicas. mientras que permite que los niveles de prioridad sean asignados a sus salidas de interrupción. las impondrá en orden de su prioridad relativa. incluyendo prioridades duras. y una esperando por EOI.

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->