P. 1
Dispositivos Lógicos Programables

Dispositivos Lógicos Programables

|Views: 36|Likes:
Publicado poraaa6663322

More info:

Published by: aaa6663322 on Sep 17, 2012
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

08/30/2013

pdf

text

original

Profesor. Ing.

Ricardo Francisco José Hernández Hernández

Asignatura: Sistemas digitales 2

Título de la práctica. Resumen PLD

Nombre: Jesús Ángel Soria
FECHA:

septiembre de 2012

Matriz genérica programable Una matriz genérica programable (gal. es un dispositivo cuyas características pueden ser modificadas y almacenadas mediante programación. una matriz de compuertas and. La mayoría de los PLDs están formados por una matriz de conexiones. Esta estructura permite implementar cualquier función lógica como suma de productos con un numero de términos definido. o sus complementos. además. Un gal en su forma básica es un PLD con una matriz and reprogramable. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en cada punto de intersección hay un fusible. generic array logic) es una denominación que utilizaba originalmente lattice Semiconductor y que más tarde se licenció a otros fabricantes.Dispositivos Lógicos Programables. Con estos recursos se implementan las funciones lógicas deseadas mediante un software especial y un programador. Mediante la programación se activa o desactiva cada celda EECMOS y se puede aplicar cualquier combinación de variables de entrada. una matriz OR fija y una lógica de salida programable mediante una macrocelda. que data de los años 60. el fusible se reemplaza por una celda CMOS eléctricamente borrable (EECMOS). Las matrices pueden ser fijas o programables. A continuación se muestran la estructura . Una celda activada conecta su correspondiente intersección de fila y columna. de compuertas and y un arreglo de compuertas OR. El circuito interno de un pal consiste en un arreglo. El tipo más sencillo de matriz programable. a una compuerta AND para generar cualquier operación producto que se desee. Mediante una matriz de conexiones se seleccionan cuales entradas serán conectadas al arreglo and. Un dispositivo lógico programable. con registros. y una matriz de compuertas OR y algunos. El arreglo and es programable mientras que el OR generalmente es fijo. o PLD (programmable logic device). o matriz. cuyas salidas son conectadas al arreglo OR y de esta manera obtener una función lógica en forma de suma de productos. Una matriz de conexiones es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. El principio de síntesis de cualquier dispositivo lógico programable se basa en el hecho de que cualquier función booleana puede ser expresada como una suma de productos. El dispositivo programable más simple es el PAL (programmable array logic). era una matriz de diodos con un fusible en cada punto de intersección de la misma. y una celda desactivada desconecta la intersección. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. Las celdasse pueden borrar y reprogramar eléctricamente.

ESTRUCTURA BÁSICA DE UN PLA. se tienen aquellos que utilizan tecnología bipolar TTL o ECL y los de tecnología CMOS. FPLA FIELD PROGRAMMABLE LOGIC ARRAY. TIPOS DE PLD´S. Como ejemplo se pueden enunciar las series MAX 5000 y MAX 7000 (ALTERA). Un PLA es un bloque funcional que se utiliza para implementar multifunciones . las PAL resultan más efectivas. mientras que la mayoría de los del tipo CMOS son reprogramables por el usuario y permiten una fácil verificación. De acuerdo a su estructura estos dispositivos se clasifican en: PLA PAL GAL De acuerdo a la tecnología mediante la cual se fabrican. la velocidad de propagación es menor de los 7nSeg. De acuerdo a la forma en que pueden ser borrados. Para otras aplicaciones. En el mercado existen unos PLDs que se denominan complejos. Se utilizan fundamentalmente para construir máquinas de estados. Estas últimas tienen de 44 a 208 patillas. tienen módulos lógicos LAB. Las PAL y las FPLA son sistemas combinacionales incompletos porque teniendo n entradas. Tienen únicamente tres términos producto. disponen de menos de 2n términos producto. haciéndolos más costosos que los de la segunda clase. los cuales están conectados por una matriz programable PLA. los cuales se caracterizan por tener retardos predecibles. y velocidad muy elevada. Son los dispositivos más flexibles. de 32 a 216 macro células. los EEPLD. pero resultan penalizados en tamaño y en velocidad debido a los transistores adicionales en la matriz de puertas OR. y los consumos típicos oscilan alrededor de 100-200 mA. (Logic array block) cada uno con 16 macro células. esto para un chip de 20-24 patillas. pero permiten obtener más. Estos últimos son borrables eléctricamente y tienen encapsulado de plástico. Es un PLD en el que se pueden programar las uniones en ambas matrices (véase Figura). Dentro de las PLDs CMOS se tienen dos clases: Los EPLD que son borrables por radiación ultravioleta. por lo cual deben tener ventanas de cuarzo y deben ir encapsulados en cerámica. Los PLDs bipolares sólo se pueden programar una vez.típica de un GAL y la macrocelda de salida del GAL22V10. No necesitan ruteados (direccionamiento). también dependerá del tipo de tecnología que se use. Los de la primera tecnología son más rápidos y consumen más que los CMOS.

Todos estos dispositivos tienen un reloj externo común. xm) llegan a los buffers de entrada del plano AND y producen las señales invertidas (x1. plano OR. pero un conjunto de puertas OR que suman grupos de productos. estos factoreshan de ser tenidos en cuenta si se quiere hacer una estimación realista del área final ocupada por el PLA. por lo que los productos son tomados directamente hacia las salidas. siendo estos apropiados para diseños síncronos. a través de los cuales se alimentan las líneas de los términos producto y las líneas de salida del PLA respectivamente. Estos son particularmente útiles para la decodificación de direcciones.booleanas. ESTRUCTURA GENERAL DE LOS DISPOSITIVOS PAL. De todas estas celdas. Ambos tipos de señales (xi y xi) penetran verticalmente en el plano AND y generan los términos producto pi. Tanto el plano AND como el plano OR disponen. Ambos planos están separados entre sí por una pequeña zona divisoria denominada zona de conexión. o los Field Programmable Gate Arrays (FPGAS) son PALs como los PLDs combinacionales. ESTRUCTURA BASICA DE UNA PLA. conexión AND-OR. Los dispositivos PAL son PLAs con o sin array OR. El resto hace referencia a otros factores externos ajenos a la lógica propiamente dicha. En algunos casos. Estas regiones están constituidas por transistores del "pull-up". Existe una gran relación entre su estructura interna y el conjunto de funciones que realiza. sólo las de los planos AND y OR están relacionadas con las funciones lógicas que definen el circuito. Los decodificadores. existen otras dos regiones especiales. Estos últimos discurren horizontalmente por ambos planos. respectivamente. Una de ellas está situada a la izquierda del plano AND y la otra en la parte superior del plano OR. de dos zonas externas denominadas buffers o separadores de entrada y de salida. transistores de pull-up del plano AND. transistores de pull-up del plano OR y buffers de salida). Además de las zonas mencionadas. atravesando previamente la zona de conexión. plano AND. DESCRIPCIÓN DE SU ESTRUCTURA. Un PLA está constituido básicamente por dos submatrices o planos denominados plano AND y OR. cuando se aplican técnicas de optimización en las que se modifica el número de entradas y/o salidas (técnicas de partición). que generalmente no tienen array OR. por ejemplo. K. K. La realización física de un PLA se lleva a cabo mediante la conexión de cada una de las celdas que pertenecen a las regiones anteriores (buffers de entrada. Esto ocurre. . a su vez. Lasseñales de entrada del PLA (x1. xm). que actúan como resistencia de carga. y producen finalmente las salidas del PLA mediante la realización de sumas lógicas entre los términos producto anteriores.

un 1 en la j-ésima columna e i-ésima fila del plano AND indica que la columna j es un factor del término producto i. Igualmente ocurre con los 3os en las columnas restantes del plano OR o submatríz de salidas. y para su uso también en circuitos sin reloj. Los PLA’s sirven para representar multifunciones booleanas expresadas mediante dos niveles de puertas. Así. En muchos casos conviene utilizar otra representación matricial más simple del PLA denominada matriz de personalidad. Para servir al mayor número posible de aplicaciones. Siendo capaz de generar señales de reloj registradas que internamente incrementan la flexibilidadde un dispositivo PAL registrado. Para acabar con este problema. mientras que un 1 en la j-ésima columna e i-ésima fila del plano OR indica que el término producto i es un término de la salida jm. Sea. f2 = x2x4 + x1x5 + x6.CÉLULAS DE SALIDA PROGRAMABLES Y ARQUITECTURAS GENÉRICAS. Supongamos también que es necesario desarrollar n productos lógicos distintos con las variables dependientes xi para expresar todas y cada una de las funciones fi mediante sumas de productos. f3 = x1 se representa mediante la matriz de cobertura de la Tabla. Aquí hay dispositivos con células de salida. se requiere un gran número de arquitecturas PAL. . han sido concebidas las PALs con arquitectura genérica. De la definición anterior se deduce que todos los 2os de la matriz C representan elementos vacíos en las m primeras columnas pertenecientes al plano AND o submatriz de entradas. pues. xm)). fi(x1. Por elemento vacío se entiende aquella posición delPLA en la que no existen conexiones. Esta nueva matriz se define a partir de la matriz de cobertura del modo siguiente: Es decir. una multifunción F formada por s funciones simples fi cada una de ellas dependiente de m variables distintas (F = Y. de configuración variable. o macro células. El primer PAL genérico fue el 22V10. permitiendo su uso en sistemas con varios relojes. K. REPRESENTACIÓN MATRICIAL. por ejemplo la multifunción f1 = x3x6 + x1x6. La representación de un PLA mediante su matriz de personalidad respectiva nos ayudará a resolver los problemas planteados en la optimización lógica y topológica de PLAs. Cada uno de los dispositivos genéricos es capaz de emular un número de dispositivos de arquitectura fija en suma para ser adaptables en una única arquitectura.

mx/tutorial/MAN_PLD/MAN_PLD. efectivamente. en el momento de escribir estas líneas.udg. en la actualidad existen dos familias de PAL CMOS que utilizan las mismas tecnologías que las memorias UVPROM o EEPROM. sólo son programables una vez. Considerandoestas diferencias tecnológicas.PAL (Programmable Array Logic).ucting. PAL BIPOLARES Y PAL CMOS. las PAL bipolares no pueden ser verificadas al 100% en cuanto a su programabilidad y. Los dispositivos con arquitectura PAL son los más populares y los más utilizados. ilimitada en el tiempo mientras la programación haya sido realizada con un aparato reconocido por el fabricante de las PAL. téngase en cuenta que una simple puerta NAND en tecnología TTL LS tiene un tiempo de propagación de 10 ns y la tecnología bipolar es mucho más sencilla que la de una PAL. La duración de retención de la información es. puesto que hay ruptura física de una conexión. Por esta razón. Bibliografía http://proton. para analizarlos más a fondo. Así. pero a estos niveles de velocidad. Si en un principio. el contenido de la PAL es perfectamente retenido y no tener posibilidad de reprogramación no es inconveniente. Por importantes que puedan ser.pdfMAN_PLD. Además. por tanto de fusibles. Las PAL bipolares.pdf . esto solo se aprecia en determinadas aplicaciones muy criticas. por tanto. esta utilización de la tecnología CMOS no se hace en detrimento de la velocidad y. son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND. por tanto. las PAL bipolares son aún claramente menos caras que sus equivalentes CMOS. los fabricantes descambian gratuitamente los circuitos que no sean correctamente programables. Tambiénllamados PLAs. y nada más. se encuentran las mismas distinciones que en las memorias. estas PAL CMOS son programables y borrables eléctricamente o por exposición a los ultravioletas. Evidentemente. Esta es una relación de uno a dos. estas limitaciones se minimizan cuando se fabrica un producto en serie. la diferencia no resulta demasiado significativa. la PAL CMOS más rápida actualmente de AMD está especificada en 15 ns de tiempo de propagación mientras que la más rápida de las pal bipolares baja hasta 705 ns. En este caso. todas las PAL eran bipolares porque utilizaban la misma tecnología que las PROM de fusibles. razón ésta por la que dedicamos el siguiente capítulo. Para una memoria. Como en las PROM bipolares. si bien las PAL bipolares llegan a ser un poco más rápidas que las PAL CMOS. siendo fijas las uniones en la matriz de puertas OR. no está prevista ninguna posibilidad de borrado y las únicas modificaciones que se pueden efectuar sobre una PAL ya programada consisten en destruir un fusible que no lo estuviera. Como para las memorias.

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->