Entrenamiento HP3070

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.
Equipos de Prueba In Circuit Test HP3070

Los sistemas de prueba HP3070 proveen una gran variedad de capacidades de prueba de tarjetas. Estos sistemas realizan in-circuit, prueba funcional o combinacional en tarjetas con circuitos digitales, analogicos e hybridos.Ademas, existen opciones disponibles para aumentar la capacidad y funcionalidad de cada sistema base. Cada sistema es modular en su configuracion , asi existe la flexibilidad de actualizar el sistema en el futuro. El proposito de este capitulo es conocer los sistemas de prueba HP3070 Series 3. Alguno temas incluidos en este capitulo son: - Una descripcion general de cada tipo de sistema de prueba de tarjetas. - Una vista al hardware de los sistemas de prueba. 1.1.Estructura
de la familia HP3070.
Muchos sistemas de prueba consituyen la familia HP3070. Esta seccion presenta informacion general respecto a la funcionalidad de cada sistema. Para mayor informacion respecto a un sistema especifico, ver los manuales de la familia HP3070. La organizacion de la familia de sistema de prueba de tarjetas HP3070 provee una solucion efectiva en costo que satisface sus requerimientos de prueba. Cada sistema es escalable, de tal manera que se pueden incluir un mayor alcance de pruebas o extender las capacidades de pruebas en el futuro.La Figura 1- 1 muestra los varios sistemas de prueba de la familia HP3070 y algunas caracteristicas opcionales que se pueden aadir a cualquier sistema. Dentro de la familia HP3070 , existen subgrupos de sistemas de bajo costo para usuarios que nunca requeriran la capacidad completa de un sistema grande. Los subgrupos, los cuales determinan el maximo numero de modulos que pueden ser instalados en la cabeza de prueba (testhead) del sistema estan identificados como sigue: HP307x sistema de cuatro modulos -- puede contener de uno a cuatro modulos. HP317x sistema de dos modulos puede contener uno o dos modulos. HP327x sistema de un modulo puede contener solo un modulo.
Los primeros tres digitos identifican solo el maximo numero de modulos; el ultimo digito (x)identifica el tipo de prueba que el sistema puede realizar, como se explica a continuacion. 1.1.1
Sistemas de Prueba In-Circuit Test.

Los sistemas HP3073 y HP3173 realizan pruebas in-circuit de tarjetas analogicas, digital e hybridas asi como pruebas funcionales analogicas. Estos sistemas pueden automaticamente desarrollar pruebas para componentes individuales en una tarjeta impresa (PCBA). Cada prueba se basa en aislar el componente individual y entonces probar esa parte especifica. Para aislar un componente digital, los dispositivos conectados el componente (upstream) son sobremanejados overdriven o deshabilitados para la prueba. Los componentes analogicos pueden ser aislados usando la tecnica de guardas (bus g). Una introduccion a estos metodos de prueba son descritos depsues en este curso. Los sistemas estandar pueden producir vectores de prueba a una relacion maxima de 6MP/s (Millones de Patrones por segundo). La principal diferencia entre un sistema In-circuit y otros sistemas incluye las especificaciones del sistema, configuracion fisica y capacidades de prueba digital.
1.1.2.Sistemas
de Prueba funcional.
Los sistemas HP3074 y 3174 realizan pruebas funcionales analogicas y digitales de tarjetas impresas. Una prueba funcional verifica la operacion de un componente basado en como este interactua dentro del circuito. Las pruebas funcionales analogicas, aplican un estimulo a un circuito y mide su respuesta. Pruebas funcionales digitales usa vectores (patrones de bits) para probar un circuito.
Pag 1 de 86
HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************
Los componentes digitales defectuosos pueden ser localizados por las respuestas obtenidas en el circuito en el nodo que falla en el componente. Los sistemas de prueba funcional pueden tambien usar un diccionario de fallas. Este diccionario es una tabla de observacion para determinar donde ocurrio una falla digital, basado en la salida de la tarjeta. Pueden ser actualizados sistemas HP3074 y HP3174 con diferentes opciones como la opcion InCircuit Test , los cuales aaden la generacion de pruebas automaticas.
Figura 1- 1 Familia de Prueba HP3070. 1.1.3.Sistemas
de Prueba combinacional.
Los sistemas HP3075 y HP3175 combinan ambas capacidades de prueba de tarjetas, prueba incircuit y prueba funcional en un sistema. Cada sistema puede ser configurado para una velocidad maxima de generacion de vectores de 6, 12 y 20 MP/s . 1.1.4 Sistemas
de Prueba Funcional Serial.
Los sistemas de prueba de comunicaciones HP3079CT estan diseados para pruebas funcionales seriales de protocolos seriales estandares tales como ISDN, PCM, TDM: El usuario puede disear pruebas funcionales usando el lenguaje de Prueba Serial (Serial Test Languaje) de HP. STL deja a los usuarios asignar multiples secuenciadores para procesar un bit serial en la prueba.Tambien , STL puede usar muliples bits sincronos o asincronos simultaneamente , esto incrementa la salida del sistema (througHPut).
Pag 2 de 86
HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.1.5 Sistema de Prueba de Procesos.
Los sistemas HP3072 y HP3172 realizan HP testjet, analog in-circuit , y prueba de cortos y abiertos. Primordialmente, una solucion de prueba de bajo costo, cada sistema puede detectar las fallas mas comunes encontrados en lineas de produccion de SMT, tales como cortos, abiertos y partes equivocadas o faltantes.Ademas de sus capacidades de prueba analogica, una tecnica de prueba llamada HP testjet puede ser usada para detectar abiertos en dispositivos de SMT. 1.1.6 Compatibilidad
de sistemas de un solo modulo.
Excepto por las siguientes notas, los sistemas HP327x son totalmente compatibles con los sistemas de cuatro y dos modulos. El modulo simple es igual que el modulo 3 en los sistemas de dos y cuatro modulos. - Un sistema HP327x no puede realizar algunas funciones , como ThrougHPut multiplier , que requiere mas de un modulo en la cabeza de prueba. Existen algunas tecnicas de prueba individual que no trabajaran en un sistema de un solo modulo. - Con el sistema HP3070, se puede escribir una prueba en un sistema pero correr la prueba en un sistema que tiene diferente configuracion. En este caso, el archivo de board config requerira la sentencia target para especificar el tipo de sistema en el cual la prueba sera ejecutada. La misma regla aplica a un sistema de un solo modulo. Por ejemplo, la siguiente sentencia corresponde a un sistema HP3273, el cual tiene una relacion de patrones de 6 MP/s.
target HP3073 standard
Observe que el ejemplo especifica un sistema HP3073, y no un sistema HP3273, eso es porque la sentencia target no es afectada por el numero de modulos en el sistema. 1.1.7. El fixture estandar de dos modulos, configurado para el modulo 3, es usado en el sistema de un solo modulo.
Actualizaciones del sistema HP3070.
La arquitectura escalable permite incluir nuevas soluciones de prueba en el sistema de prueba sin sacrificar la inversion original en el sistema HP3070. Muchas opciones se encuentran disponibles para actualizar el sistema a un sistema diferente, aadir mas capacidades de hardware y aadir nuevas opciones de software.Las opciones de estos sistemas son: Combinatorial Testing Serial Functional Testing HP Dynamic Test Access Suite HP ThrougHPut Multiplier HP Interconnect Plus (Advanced Boundary Scan) Increased Vector rates. Increased node counts Advanced quality tools Dual well Shared Wiring HP Polarity Check HP Multiple Boards Versions HP Flash70 HP Drive thru HP Connect Check HP Testjet
Pag 3 de 86
HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.2.Hardware del Sistema de Prueba.
Figura 1- 2 Sistema de Prueba HP3070 Series 3 Un sistema de prueba HP3070 consiste de una cabeza de prueba (testhead), una bahia de soporte (support bay), controlador de la cabeza de prueba, (testhead controller), y un manejador de tarjetas opcional (optional board handler). Algun hardware en los sistemas HP3070 , como el controlador , se encuentra en los gabinetes de un lado de la cabeza de prueba. Algunos sistemas como el 3075 tambien incluyen una bahia de soporte. La apariencia actual del sistema puede variar si es un sistema HP3070 nuevo o si es un sistema de la familia HP3070 actualizado a Series 3 o alguna otra combinacion que incluyen algunas opciones. La Figura 1- 2 muestra un ejemplo de un sistema de prueba HP3070 Series 3. Esta seccion cubre las partes comunes que forman el hardware del sistema de prueba en los sistemas HP3070. 1.2.1. Que son los
sistemas Quad- , Dual- y Single-Module ?
Los terminos quad, dual y single , usados aqui, se refieren al maximo numero de modulos que un sistema puede tener, no al numero de modulos actualmente instalados en ese sistema. Por ejemplo, un sistema quad-module puede tener solo uno o dos modulos instalados, pero puede ser actualizado para tener tres o cuatro modulos. Un sistema dual-module puede tener uno o dos modulos pero no mas. Un sistema single-module no puede tener mas de un modulo. Los sistemas HP307x son llamados sistemas quad-module. La cabeza de prueba de un sistema quad-module puede tener un maximo de cuatro modulos y tiene una capacidad de nodos maxima de 2600 , o 5200 con tarjetas de doble densidad. Los sistemas quad-module requieren una bahia de soporte para las fuentes de alimentacion DUT y para instrumentos de medicion externos opcionales. Los sistemas HP317x son llamados sistemas dual-module. La cabeza de prueba de un sistema quad-module puede tener un maximo de dos modulos y tiene una capacidad de nodos maxima de 1300 , o 2600 con tarjetas de doble densidad. Los sistemas dual-module no requieren una bahia de soporte , asi que ocupan menos espacio que un sistema quad-module. Debido a que las fuentes se encuentran en la cabeza de prueba , un sistema de dos modulos no puede ser actualizado a uno de cuatro.
Pag 4 de 86
Los sistemas HP327x son llamados sistemas single-module. La cabeza de prueba de un sistema single-module puede tener no mas de un modulo y tiene una capacidad de nodos maxima de 650 , o 1300 con tarjetas de doble densidad. Los sistemas single-module no requieren una bahia de soporte. El sistema de un solo modulo requiere un espacio considerablemente menor que un sistema de dos modulos debido a que la cabeza de prueba es solo la mitad del tamao. Las Fuentes de alimentacion DUT se encuentran contenidas en el espacio normalmente disponible para el modulo 2 en un sistema de dos modulos.
1.2.2 Cabeza
de Prueba.
La cabeza de prueba (testhead) contiene los recursos del hardware requerido para la ejecucion de pruebas. Dependiendo del tipo de sistema de prueba, pueden ser realizadas las siguientes pruebas. - Shorts & opens - Analog In-Circuit & Functional - Digital in-circuit and Functional - Mixed testing Un fixture de prueba provee la interface entre la cabeza de prueba y la tarjeta bajo prueba (UUT).Las tarjetas pueden ser cargadas dentro y fuera del fixture de prueba manualmente por un operador, o, excepto en el caso de un sistema single-module, automaticamente por un Board Handler. Un modulo es una caja de tarjetas instalada en la cabeza de prueba .En un sistema de cuatro modulos, la cabeza de prueba tiene un maximo de cuatro modulos. Estos modulo estan designados de 0 a3 como se muestra en la Figura 1- 3. Un sistema de dos modulos, en un lado, contiene un maximo de dos modulos. Estos modulos estan designados como 2 y 3 en la Figura 1- 3. Los modulos 0 y 1 en un sistema de dual-module no existen, debido a que este espacio esta reservado para el sistema y las fuentes DUT. Un sistema single-module (modulo sencillo), puede tener solo un modulo, designado como modulo 3 en la Figura 1- 3. La cabeza de prueba en este sistema es la mitad de tamao (mitad izquierda) de las cabezas de prueba de los sistemas de dos y cuatro modulos. El espacio usado por el modulo 2 en otros sistemas esta reservado para el sistema y las fuentes DUT..
Figura 1- 3 Designacion de modulos La cabeza de prueba tiene contacto con el fixture a travez de los pines de interface de los modulos que pueden ser identificados por su localidad Bank-Row-Column (BRC). Como se muestra en la Figura 1- 3, la cabeza de prueba esta dividida en dos bancos para un sistema de cuatro modulos: Banco
Pag 5 de 86
1 en la derecha y banco 2 en la izquierda (tal como se ve desde el frente de la cabeza de prueba ). Los sistemas de dos modulos estan limitados a usar el banco izquierdo, banco 2. Dentro de cada banco hay 23 renglones (rows) y 78 columnas. Debido al tipo de tarjetas que pueden ser usadas, la designacion de brc puede ser de 5 o 6 digitos: - Cinco digitos (b rr cc) Los cinco digitos identifican una tarjeta single density, esto es, una tarjeta la cual contiene solamnete un renglon de pines. b identifica el banco, rr identifica el renglon donde se localiza la tarjeta, y cc identifica la columna del pin. - Seis digitos (b rr 1cc) Los seis digitos identifican una tarjeta double density. Las tarjetas double density contienen dos renglones de pines. b identifica el banco, rr identifica el renglon donde se localiza la tarjeta,1 identifica el segundo renglon de pines en la tarjeta double density y cc identifica la columna del pin.
1.2.2.1
El modulo de prueba es una caja instalada en la cabeza de prueba . Hasta cuatro modulos pueden estar instalados en un sistema de quad-module, dos modulos en un sistema duall-module y solo un modulo en un sistema single-module. Cada modulo contiene una Tarjeta Madre (Mother card) en la mother card debe haber una Tarjeta de Control (slot 6)., una tarjeta ASRU (slot 1), y al menos una tarjeta hybrida. Pueden adicionarse hasta 8 pin cards adicionales. (slots 2-5 y 7-11). La Figura 1- 4 muestra la configuracion de tarjetas completa.
Modulo de Prueba.
Figura 1- 4 Configuracion de las tarjetas en el modulo Las tarjetas en la Figura 1- 4 son: Mother card La mother card es la backplane del modulo, provee voltaje de DC a todas las tarjetas del modulo, rutea las seales entre las tarjetas y decodifica el direccionamiento. La Control card controla el modulo. Una control card debe estar instalada en el slot 6 de cada modulo que sea usado. Durante la prueba de tarjetas, los programas y datos son cargados de la controladora del sistema a la control card, la cual entonces toma control del modulo. La ASRU (Analog Stimulus Response Unit) card contiene los detectores, las fuentes, y el MOA (measurement operational Amplifier) usado para mediciones analogicas. Una ASRU card debe estar instalada en el slot 1 de cada modulo usado.
Control Card
ASRU card
Pag 6 de 86

Pin Card
Una pin card contiene los recursos de hardware usados para probar un dispositivo bajo prueba (DUT). Los tipos de Pin Cards disponibles son: Hybridplus, ChannelPlus, Access , y AnalogPlus. Pueden ser instaladas hasta 9 Pin Cards en cada modulo.
1.2.2.2. Guided
Probe (Punta de Prueba).
La punta de Prueba esta conectada en la cabeza de prueba y es usada para algunas aplicaciones. Estas aplicaciones son: - Chequeo digital funcional. (backtracing) - Busqueda de pines (find pins) - Verificacion de puntos (check point) - Verificacion de fixture . 1.2.2.3 Relays
externos.
Existen 5 relays externos provistos en la system card. La systema card es descrita en la seccion Power subsystem en este capitulo. Algunos de estos relays deben ser usados para controlar los puertos de vacio y deben ser declarados en el archivo config de la cabeza de prueba . Los relays que no son usados para controlar el vacio, pueden ser usados para otras tareas y son controlados por las sentencias "auxconnect y auxdisconnect. 1.2.2.4
Puerto de Debug
Hay tres conectores BNC en un lado de la cabeza de prueba que constituyen el puerto de debug. Puede usarse para debug de componentes digitales. Los puertos BNC estan identificados como: sync, data y clock. 1.2.2.5.
Fuentes de alimentacion DUT.
Cada modulo de la cabeza de prueba puede accesar la fuentes DUT para proveer alimentacion a la tarjeta bajo prueba. Debe haber fuentes de alimenatcion al menos en un modulo. Los tipos de fuentes DUT que se pueden usar son: HP6621A, una fuente de alta corriente/bajo voltaje con dos salidas. HP6624A una fuente de media corriente/medio voltaje con cuatro salidas. HP6634A, una fuente de alto voltaje/baja corriente con una salida. Y HP6642A una fuente de 0-20 volts /alta corriente con una salida. Todas las fuentes son programables. Para usar estas fuentes , deben estar declaradas en el archivo de configuracion de la cabeza de prueba . 1.2.3. Bahia
de soporte.
La bahia de soporte es un gabinete que contiene el subsystema de fuentes y cualquier instrumentacion externa opcional.Los cables de alimentacion y control la conectan a la cabeza de prueba . La bahia de soporte es requerida en los sistemas quad-module. En un sistema duall-module y single-module, el subsistema de alimentacion se encuentra dentro de la cabeza de prueba . Una bahia adicional puede ser aadida al sistema de prueba si se necesita equipo adicional. 1.2.3.1.Power subsystem (subsystema
de fuentes) en sistemas quad-module.
Los sistemas quad-module requieren una bahia de soporte para contener los componentes del subsistema de fuentes. El voltaje de AC principal entra a la unidad de distribucion de poder (power distribution unit). Las funciones del PDU y otros componentes del subsistema de fuentes son descritos a continuacion:
Pag 7 de 86
Power Distribution Unit La funcion principal del PDU es aceptar un voltaje entre 184252 volts rms y distribuir varios voltajes de ac y dc a otras partes del sistema. El PDU tambien provee el apagado remoto y las funciones de warnings del voltaje de linea. Hay dos fuentes de alimentacion en el PDU. Una fuente de + 5 volts dc a 8 amps alimenta la system card. La otra fuente (+24 volts dc a 4 amps) esta conectadaa la cabeza de prueba a travez de la system card. La fuente de +24 volts provee la alimentacion a los mecanismos de pull-down del fixture y a los solenoides de vacio. la system card, la cual esta localizada en la cabeza de prueba, realiza la comunicacion entre el controlador y los cuatro modulos de la cabeza de prueba. La system card tambien controla el mecanismo de fixture pull-down y el enable/disable del PDU y MPU. La system card tambien provee un apagado de emergencia para todas las fuentes de ac de la cabeza de prueba y la bahia de soporte. Los relays externos usados para controlar el vacio y aplicaciones definidas por el usuario se encuentran en esta tarjeta. El MPU provee los voltajes de operacion de cd para un modulo de la cabeza de prueba. En un sistema de cuatro modulos, debe haber cuatro MPUs. Los MPUs estan localizados dentro de la cabeza de prueba y son habilitados por la system card. Cada MPU provee cinco voltajes independientes: +20, +12, +5 , -10 y 20 volts. El MPU tambien tiene caracteristicas de habilitacion remota, sensing remoto,chequeo de corriente y proteccion de sobrevoltaje en las salidas.
System Card
Module Power Unit
Para los sistemas dual-module y single module, el subsistema de fuentes se encuentra en la cabeza de prueba . 1.2.4.
Controlador de la cabeza de prueba
El controlador de la cabeza de prueba, es la computadora que controla el sistema de prueba. Los controladores HP series 700 son usados en los sistemas de prueba HP3070 series II (725/50, 725/100, C110), mientras que los sistemas series 3 usan controladores B180L y C240. Tambien conocido como un SPU (System Processing Unit), el controlador contiene una tarjeta I/O (opcional), un disco duro, y una unidad de cinta. El SPU trabaja usando el sistema operativo HP-UX. El controlador esta localizado en uno de lo gabinetes en la cabeza de prueba en una mesa en modelos anteriores que han sido actualizados a Series II o 3. 1.2.4.1. Subsistema
de control.
El subsistema de control contiene dos buses de control: LAN y HP-IB.La interface LAN (Local Area Network) conecta el controlador a la system card en la cabeza de prueba. La interface HP-IB (Interface HP de Bus IEEE-488) controla las fuentes DUT y el equipo opcional de la system card. Desde la system card, algunas conexiones separadas la conectan a las control cards de la cabeza de prueba.Tambien se encuentran conexiones entre la system card y cada una de las control XT de la cabeza de prueba.
Pag 8 de 86
2.Ambiente de Trabajo HP-Unix.
2.1. Que es una Estacion de Trabajo (workstation)? Una workstation es la interface entre el usuario y el sistema.Es tipicamente la combinacion display/teclado (tambien llamada consola) conectados al controlador del sistema de prueba. Pero para maximizar la productividad, el desarrollo de programas tambien puede ser realizado en: Un sistema de prueba separado (o en produccion el cual contiene el hardware necesario para el debug de pruebas. Un sistema HP-Unix separado corriendo BT-Basic (para desarrollo de pruebas antes de debuguearlas. Una o mas X terminales (o estaciones HP-Unix o Computadoras personales usadas como X terminales) conectadas al sistema que esta corriendo el software HP3070.
2.2.Que es el Login? Para accesar al sistema de prueba es necesario ingresar a el. Para hacerlo, se necesita el login, el cual es una secuencia de caracteres que el sistema puede reconocer. El login puede ser un login personal asignado por el administrador del sistema., o puede ser uno de los logins standard proporcionados por el sistema de prueba, los cuales son: operator root user1 a user4 service1 calibrate shutdown Un login para operadores que usan el sistema para probar tarjetas. Un login para el administrador del sistema. Logins para diseadores de pruebas. Login para la realizacion de modificacion de la configuracion de la maquina y el diagnostico del sistema. Login para la realizacion de la calibracion del sistema. Login para el apagado tanto de la cabeza de prueba como para el controlador.
Todos los usuarios tienen password, excepto el usuario operator. Es importante el buen manejo de estos passwords para prevenir daos al sistema o archivos debido a comandos mal usados. 2.3. Sentencias en HP-Unix. Basicamente , existen dos tipos de ventanas de trabajo en HP-Unix, estas ventanas se conocen como Shell y BT-Basic. La ventana de shell es usada para el manejo de archivos, apagado del sistema, funciones del sistema. En cambio, la ventana BT-Basic es la ventana usada para el desarrollo de programas, ejecucion de programas , debugueo de los mismos, etc. Cada una de las ventanas tiene sus propios comandos, por lo que habra que tener cuidado de no mezclarlos cuando sean usados.A continuacion se muestran los comandos mas usados de cada uno de los ambientes. BT-Basic. msi "dir" msi$ cat cat "dir" Cambia de directorio de trabajo. Muestra directorio actual Lista archivos/directorios que se encuentran en el directorio actual. Lista archivos/directorios que se encuentran en el directorio sealado en dir.
Pag 9 de 86

get "file" load "file" load board
debug board compile "file" find pins find "word" findn "word" verify fixture lock fixture unlock fxon
fxoff
wait X unpowered
Carga en pantalla el archivo sealado en file. Misma accion que el comando get Carga en memoria la informacion de la tarjeta que se encuentre en el directorio actual. Abre la ventana de DEBUG (ver uso de Debug). Compila el archivo sealado en file es decir, verifica que no haya errores y crea el archivo ejecutable file.o Comando usado para activar la punta de prueba para busqueda de probes o verificacion de sensores de testjet/polarity Encuentra en el archivo que se encuentra en la ventana la primer palabra que se encuentre en el mismo (word) Busca todas las palabras word que se encuentran en el archivo abierto. Este comando es usado para verificar testjet, probes. Comando usado para sujetar el fixture de prueba. Comando usado para liberar el fixture de prueba. Comando usado para bajar el fixture con la finalidad de sujetar la tarjeta para iniciar la prueba de la misma. Las letras que pueden ser usadas son : a,b,c,d las cuales van en lugar de la x ej. faon Accion contraria al comando fxon, es decir, es usado para liberar la tarjeta. vacuum well a is 1Para poder usar el faon/faoff, es necesario direccionar los relays externos para activarlos con estos comandos. Las opciones son: a, b, c, d y para los relays de 0 a 3 (uno por modulo). Comando que seala un tiempo de espera de X segundos.
Comando usado para descargar los capacitores que contiene la UUT antes de probar cualquier componente analogico en este punto, la tarjeta no tiene voltage aplicado. copy <file1> to/over <file2> Copia un archivo a otro. Si el archivo existe use over para sobreescribir. save <file>/store <file> Guarda en disco un archivo nuevo. En caso de existir el archivo use el prefijo re- (re-save, re-store) powered Comando usado para activar las fuentes de alimentacion en la UUT. board graphics fixture consultant Comando usado para activar la ayuda grafica de la UUT. (para busqueda de componentes, nodos, etc). Comando usado para activar la ayuda de fixture para encontrar puntos de prueba, probes, BRC, etc.
boards graphics end Cierra la ventana de Board Graphics testhead power on testhead power off testhead is * testhead is 1 Inicializa (Bootea ) la cabeza de prueba para tener control sobre ella, la ventana de BT-Basic en la cual se ejecuta este comando aparecera un 1 a un lado del numero de proceso de la misma. Apaga la cabeza de prueba (el numero 1 desaparecera una vez terminada la accion). Libera el control de la cabeza de prueba, para poder accesarla desde otra ventana de BT-Basic. Una vez inicializada (booteada) la cabeza de prueba, se ejecuta este comando para tener control sobre la misma. NOTA: Solo una ventana puede tener control sobre la cabeza de prueba a la vez. Comentario, lo que se encuentre escrito despues de este simbolo es ignorado
Pag 10 de 86

exe sentencia de Shell Este comando ejecuta la sentencia de shell indicada entre comillas, si el comando exe es ejecutado solo, convierte la ventana de BT-Basic en una ventana de Shell , con el comando exit se regresa a la ventana original.
Comando ;window Cuando se ejecuta algun comando con la opcion window despues de punto y coma, se abre otra ventana de BT-Basic independiente de la primera.
La figura 2-1 muestra un ejemplo de una ventana de trabajo BT-basic.
Figura 2-1 Ventana BT-Basic
Pag 11 de 86
Linea de Estado:Esta linea es usada por el sistema para visualizar lo que esta realizando en ese momento Linea de Comando: Linea usada para ejecutar comandos de BT-Basic. Area de Trabajo.Area usada para visualizar y/o editar el archivo que se cargo en memoria. (Usando la tecla F1 o el boton del mouse se puede cambiar entre un campo y otro (linea de comandos y area de trabajo). Softkeys Teclas de ayuda para ejecutar rapidamente presionando una sola tecla un comando o una seleccion en el programa. Numero de Proceso: Numero asignado a la ventana para tener control en ella. En caso de que esta ventana se bloqueara, ejecutando el comando kill es posible cerrarla (ver comandos Shell). Indicador de Control de cabeza de prueba.Este es un numero 1 que aparece en aquella ventana que tiene el control de la cabeza aparece al ejecutar testhead power on, testhead is 1 y desaparece al ejecutar testhead is *, testhead power off
Tipos de ventanas de BT-Basic Las ventanas de BT-Basic contienen un compilador de manera que , al escribir algo en el area de trabajo, es necesario que sean comandos reconocidos por dicha ventana.en caso de no ser ocmandos reconocidos por la ventana, el compilador no permitira que el cursor salga de la linea donde se encuentra el error. basic Ventana que usa el testplan , sus comandos son parecidos a los de un lenguaje de Prog. shorts Ventana usada para ejecucion de prueba de shorts wirelist Ventana del wirelist (o lista de alambrado). analog ventana usada para prueba de los componentes analogicos testorder Ventana usada por el testorder digital Ventana usada para la prueba de componentes digitales testjet Ventana usada para la prueba de testjet polarity Ventana usada para la prueba de polarity text Ventana de texto, esta es la unica ventana que acepta cualquier caracter que sea escrito en su area de trabajo. configuration Ventana para la configuracion del sistema. Tipos de Archivos en BT Basic. En BT Basic, tenemos varios tipos de archivos , los archivos fuente, los archivos objeto, los archivos lista, los archivos debug. Todos estos archivos son generados en base a otro archivo. Archivos Fuente: Este tipo de archivos son los archivos que podemos editar mediante una ventana BT-Basic pueden ser del tipo analog, testjet, digital, etc. Archivos Objeto: Estos archivos son generados a partir del archivo fuente mediante la ejecucion del compilador (compile). La prueba de las tarjetas es realizada en base a estos archivo. Cualquier modificacion hecha en el archivo fuente no tendra efecto si no se compila el archivo. Archivos List, debug: Estos archivos son opcionales y son generados durante el debug, son necesarios para el debug de la tarjeta pero no para la prueba de la misma. Testplan: Este es el programa principal para la prueba de tarjetas, el testplan tiene un compilador integrado, es decir , en caso de escribirse un error en una de sus lineas, no se podra salir de la misma hasta que no se elimine el error. El testplan no se compila, cualquier cambio que se haga en el sera aceptado una vez que se ejecute con el comando RUN.
Pag 12 de 86

Comandos de Shell. La figura 2-2 muestra un ejemplo de una ventana de shell
Figura 2-2 Ventana de Shell La mayoria de los comandos de shell son usados para manejo de archivos, algunos de estos son: cp cd sentencia para copiar archivos. sentencia para movimiento dentro de los subdirectorios de archivos. cd .. regresa un nivel (nivel anterior) cd / regresa al directorio del ususario con el cual se ingreso al sistema. cd <dir> cambia el directorio de trabajo al directorio sealado en dir. muestra la ruta actual de directorios. crea un directorio en el lugar sealado. remueve o borra un archivo, para borrar un directorio, usar la opcion r cambia el tipo de ventana a BT-Basic. muestra el contenido de un archivo. editor de archivos de texto. listar los archivos en el directorio de trabajo en forma corta listar los archivos del directorio de trabajo en forma larga Abre una nueva ventana de Shell. (el caracter & al final del comando libera el control de la ventana que lo llama, en caso contrario, no se podra escribir en la evntana hasta que se cierre la ventana generada.
pwd mkdir rm basic more vi ls ll HPterm
Nota: Para la sintaxis de cada comando, teclear man <comando> para ver la ayuda de ese comando.
Pag 13 de 86
3. Pruebas realizadas en In-Circuit-Test HP3070.
La secuencia de pruebas In-Circuit-Test realizadas en HP3070 es la siguiente: Prueba de Contactos (Contact Tests) Prueba de Abiertos y Cortos (Opens & Shorts tests) Prueba de componentes analogicos (Analog Unpowered Tests) Pruebas de Capacitores , ICs y conectores (Testjet & polarity check tests) Activacion de las fuentes de alimentacion (Setup power supplies) Prueba de componentes digitales In-Circuit (Digital In-Circuit tests) Prueba Funcional de componentes digitales (Digital functional tests) Prueba Funcional de Componentes analogicos y mixtos (analog powered & mixed) Prueba Especial (Boundary scan tests) El orden en la ejecucion de estas pruebas puede ser diferente (depende del programador) , pero las pruebas de abiertos y cortos deben ser ejecutadas antes de las demas pruebas (excepto contacto) para evitar daos a la tarjeta bajo prueba y al equipo.
Esta es una prueba realizada para verificar el corrrecto contacto de los pines del fixture de prueba con la tarjeta. Los nodos de los cuales se realiza la prueba se encuentran definidos en el archivo pins dentro del directorio del programa de la tarjeta. La teoria de funcionamiento de la prueba de contactos es: 1. Se aplica un voltaje de 2.5 Volts al primero de los nodos sealados en el a traves de una resistencia de 10K (source). 2. Los nodos restantes son enviados a tierra (detector). 3. Si el pin tiene buen contacto con la tarjeta, fluira una corriente ( no importa su valor) entre el nodo bajo prueba y alguno de los nodos conectados a tierra, debido a esta corriente, existira una caida de voltaje en la resistencia . Esta caida de voltaje es medida por el multimetro conectado en paralelo a esta resistencia. 4. En caso de que el pin no haya hecho contacto con la tarjeta (o haya una mala conexion en la tarjeta, ej. Pin sin soldar, faltante) el voltaje de la resistencia sera de 0 Volts debido a que no habra flujo de corriente. 5. Algunos nodos no pueden ser verificados por contacto, esto es debido a que se encuentran conectados a capacitores los cuales son un circuito abierto para la CD. 6. Una vez verificado este nodo (o grupo de nodos), se conecta a tierra y se toma el siguiente nodo a 2.5 V para su verificacion realizandose todos estos puntos para este nodo. 7. Se continua con los demas nodos hasta realizar la verificacion de todos los nodos de la tarjeta. No todos los nodos se pueden verificar en prueba de contacto, aquellos que se encuentren con componentes capacitivos no seran verificados debido a que un capacitor es un abierto a la corriente directa.
3.1.Prueba de contactos.
3.2.Prueba de Cortos y Abiertos.(shorts & opens).
Durante la prueba de tarjetas, el programa de prueba de cortos inicialmente verifica cada nodo para ver si tiene corto con otros nodos. Si encuentra un corto, el programa aisla el corto y reporta su localizacion. Esto es realizado a todos los nodos a los cuales se tenga acceso o que puedan ser checados para cortos. Algunos de los terminos usados en este capitulo son: Un Corto (short) es una impedancia , entre dos nodos, que es menor o igual que la impedancia del threshold. Un abierto (open) es una impedancia , entre dos nodos, que es mayor que la impedancia del threshold. Una prueba de cortos. Es probando para cortos inesperados en la tarjeta; requiere que la impedancia entre nodos sea mayor que el threshold (abierto) para dar una indicacion de PASA.
Pag 14 de 86

Una prueba de abiertos es probando para abiertos inesperados en la tarjeta; requiere que la impedancia entre los nodos sea menor o igual que el threshold para dar una indicacion de PASA
3.2.1. Ejecucion de la Prueba de Cortos y Abiertos. Cuando el testplan corre, ejecuta una serie de pruebas escritas para la tarjeta bajo prueba. La prueba de cortos y abiertos es ejecutada despues de cualquier prueba de pre-cortos, tles como la prueba de un potenciometro y antes de que cualquier otra prueba sea realizada a la tarjeta. Si se detecta un corto, el testplan termina en este punto. Todos los cortos deben ser reparados para asegurar que no afecten las mediciones in-circuit y para eliminar la posibilidad de dao cuando el voltaje (power) es aplicado a la tarjeta bajo prueba. El testplan executa la prueba con la sentencia test: test shorts En este paso, el control es pasado del testplan a la prueba de cortos y abiertos. Despues que la prueba de cortos y abiertos es terminada, el control se pasa nuevamente al testplan, el cual executa las siguientes pruebas a la tarjeta. 3.2.2 El archivo de cortos (shorts). El archivo fuente de shorts es creado por el IPG basado en la informacion que ha sido introducida por el programador en HP Board Consultant. Este contiene una lista de todos los nodos, excepto los nodos NO_PROBE, en la tarjeta bajo prueba y varias sentencias de prueba de cortos; o puede crearse un archivo de cortos que contiene una porcion de la tarjeta. Los nodos estan listados en el archivo de cortos en un orden que minimiza los cortos fantasma ( los cuales se ven mas adelante). Las sentencias de la prueba de cortos ejecutan y controlan la prueba. Algunas de ellas son: nodes Lista los nodos de la tarjeta, por nombre de nodo o formato brc (bankrow-columna/banco-renglon-columna) a ser probados. threshold Establece el valor de la resistencia, en ohms, el cual determina un corto o un abierto. El rango esta entre 2 ohms y 1000 ohms. Si no se especifica el threshold, se usa un valor de 8 ohms. setting delay Especifica el periodo durante el cual las mediciones son tomadas. El setting delay comienza tan pronto como el estimulo es aplicado (voltaje).Las mediciones son tomadas durante este tiempo hasta que una condicion de PASA sea detectada, la prueba termina en este caso. Si la prueba continua fallando al final del setting delay, la prueba para ese nodo termina con una condicion de falla. El rango es entre 0 y 3.27 segundos. Si no se especifica, un valor de 0 segundos es usado. test( BT-BASIC) Esta incluido en el testplan para llamar y ejecutar la prueba de cortos. (tambien es usado para prueba de componentes analogicos, digitales y funcionales). failure Especifica un mensaje de falla a ser impreso en el reporte de cortos. Puede ser usado para dar al operador alguna causa potencial para un error. short Especifica un par de nodos, por nombre o formato brc, para ser probado de abierto. (open test). report Esta sentencia especifica el tipo de reporte de cortos deseado. phantoms Lista todos los cortos fantasma (no existentes) encontrados durante la prueba de cortos. netlist Lista todos los dispositivos y pines conectados a cada nodo involucrado en un corto o abierto. common devices Lista todos los dispositivos conectados a dos o mas nodos involucrados en un corto o un abierto. limit <# of nodes> Especifica el numero maximo de nodos reportados en el campo from.
Pag 15 de 86
El archivo de cortos consiste de dos secciones mayores: primero es la prueba de cortos conocidos llamados abiertos y consiste de sentencias shorts, despues esta la seccion de cortos que busca abiertos y consiste de sentencias nodes. Los nodos que se encuentren en las sentencias shorts deben estar listadas tambien en las sentencias nodes.pero no necesariamente en la sentencia shorts. Cada una de las secciones puede tener las sentencias adicionales : Failure, Report, Setting Delay, y threshold. El siguiente es un ejemplo de la sentencia de cortos.
threshold 13 setting delay 30m short U3_1 to U88_14 short Fuse_L to Fuse_B threshold 15 report phantoms setting delay 4m nodes C1_1 nodes U3_1 setting delay 100u nodes U22_31 nodes U22_32 * * * 3.2.3. Los archivos de configuracion y el wirelist. Las sentencias nodes y short en el archivo de cortos, lista todos los nodos por nombre. Un archivo wirelist, con todos los nombres de los nodos debe estar disponible durante la compilacion del archivo de cortos. Debido a que la prueba de cortos mide resistencia entre los pines de interface, las localidades de estos debe ser conocida. El wirelist habilita al sistema a mapear cada nombre de nodo a su localidad brc correspondiente. En raros casos, donde un cable es aadido despues que una prueba es diseada, y el nodo no esta en el wirelist , se puede especificar la localidad brc del nodo en vez de su nombre. Tambien se necesita el archivo de configuracion config.o durante la compilacion.
3.3.Tecnicas de Prueba de Cortos y Abiertos.
Las pruebas de cortos y abiertos son para encontrar fallas de manufactura tales como cortos por soldadura o componentes faltantes. Para la prueba de cortos y abiertos, un corto esta definido como una impedancia menor o igual que el threshold. Un abierto esta definido como una impedancia mayor que el threshold. La prueba de abiertos verifica la conectividad entre los nodos. Si la impedancia medida es menor o igual que el valor del threshold (un corto) la prueba pasara; si la impedancia es mayor o igual que el threshold (un abierto), la prueba fallara. La prueba de cortos consiste de dos fases; una fase de deteccion y una fase de aislamiento. Durante la fase de deteccion, se hace una prueba buscando conecciones no esperadas desde un nodo a todos los demas nodos en la lista de cortos. Si se detecta una conexion (ejem. Un corto), entonces la fase de aislamiento es ejecutada para determinar cual de los nodos bajo consideracion esta en corto con el nodo bajo prueba. Si una prueba de cortos y abiertos contienen la misma lista de nodos, entonces las conecciones conocidas definidas en la lista de abiertos, son ignoradas durante el proceso de prueba de cortos.
3.3.1. El proceso de prueba de cortos y abiertos.
Pag 16 de 86
3.3.2.Hardware de Prueba de Cortos y Abiertos. Como se muestra en la figura 3-1, la prueba de cortos y abiertos aplica 0.1 volts (para evitar activar uniones PN) a travez de un resistor de 100 Ohms.
Figura 3-1: Hardware de Prueba de Cortos y Abiertos 3.3.3 Prueba de abiertos. La prueba de abiertos prueba las coneciones entre nodos. El algoritmo espera encontrar un corto entre los nodos bajo prueba; un abierto entre los nodos es una condicion no esperada y resulta como una falla. Considere el circuito mostrado en la figura 3-2.
Figuar 3-2. Prueba de abiertos entre nodos A, B, y C. Ejemplo: threshold 8 short A to B short B to C
! Prueba primer par de nodos ! Segundo par de nodos contiene B.
Un abierto entre A y C no es verificado porque se asume que debido a que A esta conectada a B y B esta conectado a C que A esta conectada a C. La prueba de abiertos pasara si la impedancia medida es menor o igual que el threshold. Los soguientes componentes deben pasar una prueba de abiertos. Fusibles, resistores con resistencia menor que el threshold, jumpers, cables, bobinas con resistencia menor que el threshold, pistas, interruptores en posicion cerrado. Nota: las pistas requieren que sea tratada como un jumper de manera que cada lado de la pista tenga un unico nombre de nodo.
Pag 17 de 86
3.3.4. Prueba de Cortos. La prueba de cortos consiste de dos partes: una fase de deteccion y una fase de aislamiento.La lista de nodos a ser probados esta organizada para maximiizar la velocidad de prueba, minimizar el numero de cortos fantasma que aparecen durante la prueba. La fase de deteccion realiza un chequeo rapido de todos los nodos. Determina si alguno de los nodos tiene un corto. Este metodo de prueba de cortos y abiertos salva tiempo de prueba. El aislamiento toma mas tiempo que la deteccion, de manera que el aislamiento es llamado solo cuando se detectan cortos no esperados. 3.3.4.1. Deteccion y aislamiento. La deteccion selecciona el primer nodo en el archivo de cortos (short) para conectarlo a la fuente (source), conecta todos los nodos siguientes en la lista de cortos a un detector. La fase de deteccion checa el flujo de corriente entre el nodo en la fuente y los nodos en el detector. El nodo siguiente es entonces conectado a la fuente y se hace otra prueba para cortos. Este proceso continua hasta que todos los nodos han sido checados. Si se detecta un corto, la fase de aislamiento es ejecutada para buscar cuales nodos estan en corto. Aislamiento encuentra el corto mediante un proceso de biseccion. Los nodos conectados al detector son divididos en dos grupos y un grupo es detectado para cortos. Si se encuentra el corto, ese grupo es dividido en dos y checado para cortos. Si no se encuentra un corto en ese grupo, el otro grupo de nodos es checado. Esto continua hasta que todos los nodos en corto son localizados. Todos los grupos de bisecciones de nodos tienen que ser checados para asegurar que todos los cortos son aislados. Nodos que son encontrados en corto con otros nodos son excluidos de la fase de deteccion (completa). Las fase de deteccion y aislamiento son ilustradas en el siguiente ejemplo. Considerar un circuito con cinco nodos A,B,C,D y E. Los nodos B y E estan en corto. En base a la figura 3-3, la prueba de cortos ejecuta la deteccion en el nodo A y no se encuentra corto.
Figura 3-3 La fase de deteccion Debido a que no se detecto un corto en el nodo A, la fase de aislamiento no fue requerida y la fase de deteccion se mueve al nodo B, (ver figura 3-4). Durante la fase de deteccion, se detecta un corto.
Figura 3-4 El corto es detectado.
Pag 18 de 86

Debido a que se detecto un corto en el nodo B , se ejecuta la etapa de aislamiento. (ver figura 35). Los nodos faltantes son divididos a la mitad; nodos C y D son probados para cortos contra el nodo B. No se detecta un corto.
Figura 3-5 Fase de aislamiento La fase de aislamiento prueba ahora los nodos faltantes, solo el nodo E es probado. (ver figura 3-6). Un corto es aislado entre el nodo B y el nodo E.
Figura 3-6. El corto es aislado. En el caso donde se encuentre un nodo en corto con uno o mas nodos en una KGB (known good board) la prueba de cortos conecta la fuente a todos esos nodos , y el detector a todos los demas nodos en la lista de cortos. Por ejemplo, considere el circuito de la figuara 3-7 donde los nodos A , C y D estan en corto en la tarjeta. Las conexiones de la fuente y el detector son mostradas para la fase de deteccion de cada nodo. Asumiendo que es una tarjeta buena, no hay cortos no esperados, por lo tanto, la fase de asilamiento no sera ejecutada.
Pag 19 de 86
Figura 3-7. Prueba de cortos en una tarjeta con cortos conocidos. 3.3.5. Qu es un corto fantasma (phantom short). Algunas veces la fase de deteccion encuentra un corto que la fase de aislamiento no puede localizar, un corto fantasma. La fase de deteccion de los cortos checa muchas conexiones en paralelo. Si la mayoria de las resistencias son grandes comparadas con el threshold, el proceso funciona bien. Si, sin embargo, muchos resistores son ligeramente mayores que el threshold, combinaciones en paralelo deben ser menor que el threshold. En este caso, la fase de deteccion ve un corto, pero la fase de aislamiento no es capaz de encontrar un corto. Esto es porque cuando el grupo de nodos es dividido, las partes en paralelo son separadas. Esto es llamado un corto fantasma. Para entender como ocurre un corto fantasma, considerar el circuito mostrado en la figura 3-8. Durante la fase de deteccion, el nodo A esta conectado a la fuente y todos los nodos son conectados al detector. La resistencia en paralelo de dos resistores de 10 ohms, aparece como una resistencia de 5 ohms entre la fuente y el detector. Debido a que es menor que el threshold de 8 ohms, aparece como un corto un corto fantasma, en la fase de deteccion.
Pag 20 de 86
Figura 3-8 Fase de deteccion. Debido a que se detecto un corto, se ejecuta la fase de aislamiento, y procede a dividir el circuito para aislar el corto. Como se muestra en la figura 3-9, los nodos B y C son probados, en este caso, no se encuentra corto. Sin embargo, ninguna prueba mas sera ejecutada en esta parte del circuito.
Figura 3-9. Fase de Aislamiento La fase de aislamiento prueba la otra mitad del circuito: los nodos D y E, como se muestra en la figura 3-10. Un corto es detectado nuevamente debido a la impedancia en paralelo de los dos resistores es menor que el threshold. Debido a esto, esta mitad del circuito sera dividida nuevamente.
Figura 3-10. Division durante el aislamiento
Pag 21 de 86

En la figura 3-11, el nodo D es probado, pero no se detecta ningun corto debido a que la resistencia de 10 Ohms es mayor que el threshold.
Figura 3-11. Division completa. En la figura 3-12, el nodo E es probado, pero tampoco se encuentra ningun corto. Debido a que se detecto un corto entre el nodo A y el par de nodos D y E, pero no se encontro corto del nodo A al nodo D o el nodo A y el nodo E, se asume que el corto no existe, pero es mostrado como un corto fantasma.
Figura 3-12. Siguiente media division La fase de deteccion no tiene manera de identificar un corto fantasma. Debe ejecutarse la fase de aislamiento para encontrar si el corto es real o fantasma. Debido a que la fase de aislamiento consume mas tiempo, es mejor evitar la busqueda de fantasmas. Para prevenir los cortos fantasmas, el IPG ordena el archivo de cortos con los nodos conectados a bajas resistencias al final. De esta manera, la mayoria de los nodos han sido checados antes de aquellos que producen fantasmas.
3.3.6. Threshold.
La sentencia threshold establece el nivel de resistencia a ser usada para diferenciar los cortos de los abiertos. El threshold por default es de 8 Ohms. Este valor puede ser ajustado si es necesario. El rango del threshold es de 2 a 1000 Ohms. Si no se especifica ningun threshold, se usa un valor de 8 Ohms.
3.3.7.Setting Delay.
La prueba de cortos aplica un voltaje a los nodos conectados a la fuente y mide el resultado en los nodos conectados al detector. Si todos los componentes de la tarjeta fueran resistivos, la respuesta a la entrada deberia estar lista instantaneamente y no importaria cuando la salida fuera tomada. Los componentes reactivos , sin embargo, requieren un retardo antes de encontrar un estado estable. La decision de si un componente tiene corto o no depende de cuando la respuesta sea tomada. Para mejorar la precision de las pruebas, un retardo setting delay es especificado para eliminar las trascientes antes de tomar la medicion. El IPG calcula el retardo pero puede ser modificado cuando sea
Pag 22 de 86
necesario. El rango del setting delay es de 0 segundos a 3.27 segundos. Si no se especifica, un retardo de 0 segundos es usado.
3.4. Prueba de componentes analogicos sin alimentacion (Analog Unpowered).
La prueba Analog In circuit (Unpowered) verifica que los componentes analogicos esten debidamente colocados en el PCB y que su valor se encuentre dentro de los limites especificados. Los componentes analogicos son: Capacitores Conectores Diodos Transistores FET Fusibles Inductores (bobinas) Jumpers Potenciometros Resistores Interruptores Transistores BJT Diodos Zeners Todos los componentes analogicos deben pasar las pruebas antes de que el voltaje sea aplicado a la tarjeta bajo prueba.El HP IPG (Integrated Program Generator) genera las pruebas individuales basado en el dispositivo y la informacion que se introduce a travez de HP Board Consultant. El HP IPG compila las pruebas individuales, llamadas bloques, y las coloca en el directorio analog dentro del directorio de la tarjeta. Cada prueba es ejecutada en la subrutina analog dentro del testplan.
3.4.1. Hardware basico para las pruebas In-Circuit. La figura 4-1 es un diagrama a bloques de el hardware basico en HP 3070 usado para hacer pruebas analogicas in-circuit. Este hardware de medicion consiste de fuentes de estimulos, un amplificador operacional de medicion (MOA), y detectores de respuesta.. Este hardware esta localizado en la tarjeta ASRU. Debe haber una tarjeta ASRU en el primer slot de cada una de las cabezas de prueba que sean usadas.
Figura 4-1 Diagrama a bloques de la configuracion basica de una Prueba IN-Circuit
Pag 23 de 86
La control card maneja cada prueba In-Circuit cerrando los relays apropiados para conectar el dispositivo bajo prueba al circuito del MOA. Componentes reactivos y pasivos, tales como resistores y capacitores son conectados en la entrada del MOA. Componentes activos, tales como diodos y transistores, son conectados en la retroalimentacion del MOA. Las fuentes de estimulo y detectores de respuesta, seleccionados por el programa de prueba, tambien son conectados por la Control Card. Como el estimulo es aplicado a la entrada del MOA, el detector mide la salida del MOA y envia los resultados a la Control Card Para su evaluacion. Dependiendo de los resultados, la Control Card enviara una condicion de Pasa o Falla al programa de prueba.
3.4.2. Ejemplo de un bloque basico de prueba y un fragmento del testplan. Un ejemplo de un bloque basico de prueba analogica para un resistor, y un fragmento del testplan, son mostrados a continuacion para ayudar a entender como las pruebas analogicas In-Circuit son realizadas en el sistema HP3070. Este bloque de prueba, escrito por el HP IPG, se encuentra en el directorio analog y es ejecutado desde la subrutina analog en el testplan. Cada sentencia test en la subrutina Analog_Tests ejecuta el bloque de prueba especificado . El bloque de prueba analogica consiste al menos de : una sentencia de conexion (clear connect o connect) , y una sentencia de medicion tal como resistor o inductor. La sentencia de conexion cierra los relevadores apropiados , y la sentencia de medicion, define el tipo de medicion, valor esperado, limites y opciones de medicion.
Fragmento de Testplan sub test test test test test test test Analog_Tests analog/A24C1 analog/A24C2 analog/A24L1 analog/A24R1 analog/A24R2 analog/A24Q1 analog/A24CR1 ! Inicia la subrutina de pruebas analogicas !Ejecuta un bloque de prueba analogica.
subend Bloque de Prueba Analogica.
! Fin de la subrutina de pruebas analogicas.
clear connect s to R1-1 ; i resistor 10k, 10, 10, re5, wb
to
R1-2 ; g to R3-1
3.4.3. Fuentes del sistema y detectores. Esta seccion explica las fuentes del sistema y los detectores usados para las pruebas analogicas InCircuit. La tarjeta ASRU provee todas las fuentes y los detectores necesarios. Sin embargo, pueden usarse instrumentos externos conectandolos al sistema a travez de los puertos funcionales. 3.4.3.1. Fuentes para prueba In-Circuit. Las fuentes de la ASRU proveen estimulos para las pruebas anlogicas In-Circuit y Funcional. Solo unas pocas fuentes de la ASRU son usados en la prueba In-Circuit. Las otras fuentes son usadas en funcional analogico (powered). Las siguientes fuentes son usadas para las pruebas In-Circuit. Fuentes de voltaje de DC Fuentes de Voltaje de AC Usadas cuando se prueban resistores , resistencia de canal de FETs, fusibles, puentes, potenciometros e interruptores. Usadas cuando se prueban capacitores e inductores (bobinas). Las frecuencias de las fuentes de AC son: 128 Hz, 1024 Hz y 8192 Hz. Cuando se seleccione 128 Hz, siempres se debe usar la opcion ed". La opcion ed especifica que la medicion sera integrada en un ciclo de linea completo. El tiempo normal de integracion es insuficiente para mediciones hechas a 128 Hz.
Pag 24 de 86

Fuentes de Corriente de DC
Usadas cuando se prueban diodos, zeners, y transistores npn o pnp.
Cuando el HP IPG genera una prueba, automaticamente selecciona la fuente de estimulo apropiada para esa prueba y coloca los parametros de la fuente. Estos parametros incluyen el tipo de fuente (AC o DC), la amplitud de la fuente, y en el caso de una fuente de AC, la frecuencia.Durante el debug, se pueden modificar estos parametros. 3.4.3.2. Detectores para la prueba In-Circuit. La salida del MOA debe ser medida para determinar el valor del componente siendo probado. Esta medicion es realizada por el voltimetro de AC, o el voltimetro de DC en la ASRU. Cuando el HP IPG genera una prueba para un componente, automaticamente selecciona el detector necesario para la prueba, y el rango del detector.Dos de los detectores estan sincronizados a las fuentes de onda senoidal de AC. Estos detectores son usados juntos para determinar los valores de los componentes reactivos. Estas fuentes y detectores sincronizados forman un detector de fase sincrono. 3.4.4. Mediciones Analogicas Basicas In-Circuit. Para probar componentes analogicos, el HP3070 usa un sistema de medicion de buses y matriz de relays para conectar el componente bajo prueba en el circuito del MOA. A continuacion se explica como se usan los buses y los relays. Las sentencias de medicion In-Circuit son explicadas mas adelante. La figura 4-2 muestra el arreglo basico de bus y relay para una prueba In-Circuit simple.
Figura 4-2. Elementos de medicion basico para una prueba In-Circuit 3.4.4.1. Los buses Source (S) e Input(I). En la figura 4-2, el componente bajo prueba, Rx , es conectado a la entrada del MOA con los relays del testhead y al bus de medicion I. Para simplificacion, solo se muestra un relay por bus. La fuente de estimulo de la ASRU Vx es conectada al otro lado del componente con el bus S. Esta conexion es hecha a travez de un segundo grupo de relays. La corriente de entrada, I, fluye desde la fuente Vx , a travez del componente bajo prueba a la entrada del MOA. Idealmente, la corriente de entrada es limitada solo por la resistencia (o reactancia) del componente bajo prueba. Debido a que la impedancia de entrada de un amplificador operacional es muy alta, la mayoria de la corriente de entrada es forzada a fluir a travez del resistor de retroalimentacion ,Rref. Esto ocasiona un voltaje de salida , Vmoa , a la salida del MOA , proporcional a los valores de I y Rref .De los valores conocidos de Rref , VS y Vmoa, el valor desconocido del componente Rx puede ser calculado.
Pag 25 de 86

La ecuacion del sistema usada para calcular el valor del componente bajo prueba, Rx es:
Aun caundo el voltaje de salida del MOA esta limitado por su fuente de alimentacion, un amplio rango de Rx, pueden ser medidos. Esto se realiza cambiando difrentes valores del resistor de referencia, Rref , en el path de retroalimentacion del MOA. Se encuentran disponibles seis dieferentes valores de resistencia de precision en la ASRU. Estos resistores se muestran en la figura 4-2. Usando una fuente de estimulo de AC, y un detector de AC, los componentes reactivos (inductores y capacitores) pueden ser medidos tambien con esta tecnica. Las mediciones de componentes reactivos, llamadas Phase Synchronous Detection se explica a continuacion. 3.4.4.2. Deteccion de Fase Sincrona (Phase Synchronous Detection) Deteccion de fase sincrona es usada para compensar los corrimientos de fase que ocurren en la combinacion de circuitos resistivos/reactivos. Cuando el MOA mide un circuito que contiene componentes resistivos y reactivos, la salida del MOA contiene ambos componentes (resistivo y reactivo). La componente real de la salida del MOA es directamente proporcional a la parte resistiva del circuito, y la componente imaginaria es directamente proporcional a la parte reactiva del circuito. El detector de fase sincrona es capaz de distinguir entre las partes real e imaginaria de la salida. Esta explicacion es algo simple, pero es basicamente la manera en que las mediciones reactivas son hechas. 3.4.4.3. Guarding (G Bus). El dispositivo bajo prueba puede tener una o mas impedancias en paralelo debido a las caracteristicas del circuito de la tarjeta bajo prueba. Estas impedancias en paralelo causan errores de medicion al proveer salidas de corriente al componente bajo prueba, Zsg y Zig en la figura 4-3, se representan los componentes formando impedancias en paralelo alrededor del componente bajo prueba, Rx. Cuando tales conexiones en paralelo son formados, la corriente en paralelo, Ip, fluye alrededor de Rx y a travez de la retroalimentacion del MOA. La corriente aadida a travez de la retrioalimentacion causa que Rs aparezca como una impedancia menor a la que realmente es.
Figura 4-3 Impedancias en paralelo causan errores en la medicion. El bus G es usado para guardar el componente bajo prueba eliminando las impedancias en paralelo. La figura 4-4 muestra donde se conecta el bus G en el circuito cuando el componente bajo prueba es afectado por una impedancia en paralelo. Conectado el bus G tal como se muestra, la corriente que fluye a travez de , Zsg y Zig llega a ser insignificante. Cuando la entrada no inversora del MOA es aterrizada como se muestra en la figura 4-4, la entrada no inversora llega a ser una tierra virtual debido a las caracteristicas del OP AMP. Esto tambien conecta el bus I a una tierra virtual. Con el bus G tambien en
Pag 26 de 86
una tierra potencial, no hay diferencia de potencial a travez de Zig , y no fluye corriente a travez del path paralelo a Rx y a travez del path de retroalimentacion del MOA. Sin embargo, Vs provee corriente a Zsg . Esta corriente no afecta la medicion debido a que la impedancia de salida de Vs es muy pequea comparada a Zsg. Debido a que puede haber mas paths en paralelo conectados al dispositivo bajo prueba, puede haber una o mas conexiones del bus G.
Figura 4-4 El bus G elimina las impedancias en paralelo. 3.4.4.4. Ancho de banda de Operacion del MOA. Existen dos anchos de banda , estrecho (narrow) y amplio (wide), los cuales afectan la ganancia del MOA. Si no se especifica ancho de banda, el sistema usara la banda estrecha. Sin embargo, wideband (banda amplia) puede ser especificada en algunas mediciones. El uso de wideband incrementa el ancho de amplificacion del MOA. Para implementar la caracteristica de wideband, la opcion wb es aadida al campo de opciones en la sentencia de prueba apropiada. Ejemplo: clear connect s to R1-1; I to R1-2 resistor 2k, 1.4, 1.4, wb 3.4.5. Mediciones Especiales de Prueba analogica. La prueba de componentes los cuales estan conectados en un circuito requiere de tecnicas especiales de medicion. Los efectos de otros dispositivos conectados al dispositivo bajo prueba (DUT) pueden causar errores en la medicion basica usando los buses S e I. Las guardas tambien pueden introducir errores de medicion. Estos tres tipos de errores son: 1. 2. 3. Source Voltaje Error (error de la fuente de voltaje) Guard Offset error o Guard Gain Error (error de ganancia). Current Splitting (division de corriente)
Existen dos tecnicas que pueden eliminar o reducir el efecto de los errores de medicion In Circuit.Las dos tecnicas son: 1. Sensing (deteccion) 2. Enhancement.( mejoramiento)
Pag 27 de 86
3.4.5.1. Sensing. Las mediciones de tres hilos, usando los buses S, I y G proveen la configuracion basica para la prueba analogica In-Circuit en HP3070. Sin embargo, la adicion de tres buses mas, A, B y L ayudan a eliminar los problemas de medicion asociados a la prueba In-Circuit. Cada uno de los tres buses adicionales estan asociados con uno de los tres buses de medicion basicos, S, I y G. Los buses estan asociados como sigue: SaA IaB GaL El bus A sensa la fuente (bus S) directamente a los dispositivos bajo prueba, el bus B sensa el detector (bus I) directamente en el dispositivo bajo prueba, y el bus L sensa la guarda (bus G) directamente en la tarjeta bajo prueba. Sensar la fuente requiere mediciones mejoradas (enhancement). Enhancement se explica mas adelante. Para activar el enhancement, debe especificarse en en adicion a la opcion sa. Los buses aadidos proveen una tecnica de medicion In-Circuit de seis hilos. Los buses extra son usados solo cuando la medicion lo requiera. La figura 4-6 muestra la localizacion de estos buses en el circuito de medicion.
Figura 4-6. Tecnica de medicion de seis hilos. Cualquier combinacion de los buses adicionales, A, B y L, pueden ser necesarios para una medicion. Esto depende del valor del componente bajo prueba, la precision de la medicion deseada (de acuerdo a la tolerancia que se especifica en HP Board Consultant). Y las caracteristicas del circuito alrededor del dispositivo bajo prueba. La idea basica es eliminar los efectos de cables y resistencia de relays y efectos termicos de los contactos de los relays en el circuito de medicion. Sensing requiere que los cables apropiados sean incluidos en el fixture de prueba, las conexiones apropiadas sean especificadas en el bloque de prueba, y que las opciones de medicion apropiadas esten incluidas en la sentencia de medicion. Las opciones de medicion son: sa sb sl en Instruye a la prueba a sensar la fuente (bus S) con el bus A. La opcion en debe ser usada cuando la opcion sa sea especificada. Instruye a la prueba a sensar el detector (bus I) con el bus B. Instruye la prueba a sensar la guarda (bus G) con el bus L. Instruye a la prueba a usar enhancement. Es obligatorio usarlo cuando se use sa.
Pag 28 de 86

Este ejemplo de bloque de prueba muestra las conexiones y las opciones de medicion: clear connect s to Node_1; a to Node_1; I to Node_2; b to Node_2 connect g to Node_3; l to Node_3 resistor 10, 10 , 10 , sa, sb, sl, en 3.4.5.2. Enhancement. En situaciones dificiles, puede usarse una tecnica de medicion conocida como enhancement. Enhancement hace uso de una ecuacion de sistema de medicion mas compleja para compensar : Los errores de medicion causados por las caracteristicas de los componentes en la tarjeta bajo prueba. Las caracteristicas no ideales del amplificador operacional. Los efectos termicos del bus y los relays en la testhead.
Enhancement es activado con la opcion en en la sentencia de medicion. Cuando se especifica enhancement, los voltajes son medidos en el dispositivo bajo prueba y la resistencia de referencia del MOA. Estos valores medidos son usados en la formula que determina el valor del dispositivo bajo prueba. Esto compensa el voltaje perdido en los buses de medicion, los efectos termicos creados por los relays del sistema, y para los offsets de DC en las mediciones de AC. La figura 4-7 muestra las mediciones tomadas cuando se usa enhancement. Para las mediciones de DC, los voltajes son medidos en los cuatro puntos mostrados con la fuente puesta en cero, y nuevamente con la fuente al nivel necesario. (ocho mediciones extra). Para las mediciones de AC, los voltajes son medidos en los cuatro puntos mostrados con la fuente de seal a 0, y nuevamente con la fuente a + 90, y nuevamente con la fuente a 90 (12 mediciones extra). Las mediciones extra de enhancement causan que la prueba del dispositivo requiera significantemente mas tiempo. Si el tiempo de prueba es una preocupacion, use enhancement solo cuando sea necesario.
Figura 4-7. Enhancement
Pag 29 de 86
3.4.6. Resumen de Sentencias de prueba In-Circuit
A continuacion se muestra una lista de las sentencias comunmente usadas en una prueba InCircuit.Las sentencias se encuentra alfabeticamente para los modos ANALOG y BT-BASIC. Modo Analog capacitor connect unpowered clear connect- unpowered disconnect-unpowered discharge diode end on failure end test exit test fuse gpconnect gpdisconnect inductor jumper nfetr/pfetr npn/pnp off failure on failure potentiometer print report Mide capacitores fijos o variables. Conecta los buses especificados a los nodos o brcs. Desconecta todos los buses y conecta los buses especificados a los nodos o brcs Desconecta los nodos o brcs especificados. Descarga los capacitores. Mide el voltaje de polarizacion directa de un diodo o el voltaje zener. Marca el fin de un ciclo on failure. Delimita el final de un bloque de prueba. Sale de un bloque de prueba. Usualmente usado en un ciclo on failure. Verifica la presencia de fusibles. Cierra el GP relay especificado. Esta sentencia coincide con la sentencia de BT-BASIC gpconnect. Abre el GP realy especificado. Esta sentencia coincide con la sentencia gpdisconnect de BT-BASIC. Mide inductores fijos o variables. Verifica la presencia de jumpers. Mide la Ron de FETs canal-N o Canal-P. Calcula la ganancia de transistores npn y pnp midiendo dos valores de la corriente de base. Desactiva una sentencia on failure. Marca el inicio de un ciclo on failure. Mide la resistencia de un potenciometro. Manda un mensaje al dispositivo printer is Manda un mensaje al dispositivo report is
Pag 30 de 86

resistor switch test analog zener Mide resistores fijos o variables. Verifica la posicion de contacto de un switch. Delimita el inicio de un bloque de prueba. Mide el voltaje de ruptura inversa de un zener. BT-Basic analog gpconnect gpdisconnect learn capacitance off learn capacitance on Invoca el modo analogico. Cierra el relay de proposito general especificado (GP relay). Abre el relay de proposito general especificado (GP relay). Apaga el capacitance learning Enciende el capacitance learning. La compensacion de capacitancia es activada para las pruebas que son ejecutadas desde el testplan entre esta sentencia y la sentencia learn capacitance off. Especifica un intervalo, en segundos, entre aplicacion de estimulos y la toma de las lecturas para todas las pruebas analogicas in-circuit. Especifica el dispositivo de impresion. Detiene la ejecucion del programa. Continua al ejecutar cont Especifica el dispositivo de reporte Ejecuta el bloque de prueba especificado. Continua despues de una pausa. Cambia los limites de prueba especificados en las sentencias de prueba. La sentebcia tolerance margin puede ser usada para incrementar o decrementar los limites de prueba. Si no se especifica un valor, el valor usado es 0. inicializa el sistema para ejecutar las sentencias de prueba InCircuit, y ejecuta el bloque de descarga de capacitores escrito por el HP IPG.
minimum wait
printer is pause report is test test cont tolerance margin
unpowered
3.4.7. Opciones de Medicion. son: Esta es una breve descripcion de las opciones de medicion. Las opciones de medicion In-Circuit ad --- adjust(ajuste) ar --- ASRU range am --- amplitude co --- voltaje compliance
Pag 31 de 86

comp/nocompcapacitor compensation ed --- extra digit fi --- filter idelta --- current change idc --- DC current op --- opposite pc --- parallel capacitor (debug only) pm --- parallel model sa --- Usa el Bus A para sensar el Bus S. sl --- Usa el bus L para sensar el Bus G wa --- wait dwa --- detector wait en ---enhancement fr --- frequency ico --- current compliance of --- DC offset oxt---override adaptive measurements pf --- pass/fail parameter re --- refernce element sb --- Usa el Bus B para sensar el Bus I sm --- serial models wb --- wideband
Todas las opciones son truncadas al limite menor posible. Por ejemplo, si se especifica 5.0005 V, la opcion sera 5.000 Volts debido a que la ASRU tiene una resolucion de 1 mV. Adjust (ad) Amplitude(am) ASRU Range (ar) Voltaje Compliance(eo) Permite ajustar un componente variable antes de tomar mediciones. Permite colocar la amplitud de la fuente de voltaje. Especifica el rango de ganancia de coltaje de la ASRU en terminos de voltaje. Coloca el limite de voltaje de la fuente.
Capacitor Compensation (comp/nocomp) Especifica si la compensacion de capacitores es ejecutada o no. Detector wait (dwa) Causa que el detector espere el numero especificado de segundos entre las mediciones cuando se usa enhancement. Direcciona al sistema para integrar las mediciones sobre un ciclo de linea completo. Direcciona al sistema a realizar componentes extendida (enhancent). prueba de
Extra Digit (ed) Enhancement(en) Filter (fi)
Direcciona al sistema para tomar un especificado numero de lecturas durante una prueba de un componente y entrega el promedio como resultado de la prueba. Coloca la frecuencia de la fuente de AC en Hz. Especifica el cambio de la corriente de DC a usar cuando se prueban transistores npn o pnp. Especifica el limite de la fuente de corriente. Especifica la fuente de corriente de DC para las sentencias diode, zener, npn y pnp. Selecciona un offset de voltaje de DC para una fuente de AC.
Frequency(fr) Current Change (idelta) Current Compliance(ico) DC Current (idc) Offset (of)
Pag 32 de 86

Opposite (op) Causa que el valor esperado de una prueba sea inverso.
Override Adaptive Meas (oxt)
Obliga mediciones no adaptables. Usando el comando oxt obliga el comportamiento como un metodo no-adaptable usado antes de B03.00. Es usado durante debug solamente. Conecta un capacitor de 100pF en paralelo con el dispositivo bajo prueba. Esto ayuda a determinar si la prueba de un capacitor de bajo valor es valida. Instruye a las sentencias de medicion del componente a colocar una variable de regreso (si se especifica) a 1 para pass y a 0 para fail , en vez de un resultado de un valor medido.El valor actual medido sera reportado. Selecciona el modelo paralelo para prueba de capacitores e inductores. Selecciona el resistor de referencia para el ciclo de retroalimentacion del MOA. Direcciona la sistema a usar el bus A para sensar la fuente de voltaje aplicada al componente bajo prueba.Esta opcion debe ser usada con la opcion en. Direcciona al sistema a usar el bus B para sensar el detector de voltaje Direcciona al sistema a usar el bus L para sensar el punto de guarda. Selecciona el modelo serial para la prueba de capacitores e inductores. Especifica un intervalo de espera, en segundos, entre la aplicacion de estimulos y la toma de lecturas. Selecciona las caracteristicas de wideband del MOA.
Parallel Capacitor (pc)
Pass/Fail (pf)
Parallel Model (pm) Reference Element( re) Sense A (sa)
Sense B (sb) Sense L (sl) Serial Model (sm) Wait (wa) Wideband
Pag 33 de 86
3.5.

Prueba de Capacitores La prueba de capacitores mide capacitancias desde 10 pF hasta 10,000 uF. Los capacitores variables pueden ser probados usando la opcion ad (adjust), con la sentencia capacitor.
3.5.1.Configuracion de la prueba. El capacitor bajo prueba es conectado en la entrada del MOA como se muestra en la figura 5-1. Una fuente de AC es aplicada al dispositivo bajo prueba, y la salida del MOA es medida con un voltimetro de AC.
Figura 5-1 Configuracion de Prueba de Capacitores 3.5.2. Consideraciones de Prueba. Existen dos consideraciones que se deben tener en cuenta cuando se prueben capacitores: los elementos resistivos de los capacitores, y la capacitancia del fixture de prueba. Para compensar los elementos resistivos de los capacitores, se puede especificar la opcion parallel model o serial model. serial model --- sm parallel model ---- pm Para valores de capacitores menores que 100uF, se debe usar el modelo paralelo. Para capacitores de 100uF o mayores, debe usarse el modelo serial. Si no se especifica ninguna opcion, se usara el modelo paralelo. Para eliminar la capacitancia del fixture y el sistema de los resultados de la medicion, se puede usar la caracteristica de compensacion de capacitancia del HP3070.. Tipicamente, capacitores de 100pF necesitan la compensacion , ya que la capacitancia del sistema es significante (entre 20pF y 50 pF) comparado con el valor del dispositivo bajo prueba. Se aade la opcion comp a la prueba del capacitor que requiere compensacion, y la opcion nocomp a la prueba que no requiere compensacion. El generado del Testplan coloca las pruebas de los capacitores entre las sentencias learn capacitance on y learn capacitance off. La primera vez que se ejecuta el programa de prueba (testplan), la prueba de capacitores que requieren compensacion son ejecutadas antes de que el fixture sea activado. Debido a que el fixture no esta activado, la tarjeta bajo prueba no esta en contacto con el fixture. Cada medicion es el resultado de la capacitancia del sistema y del fixture solamente. Esta es la forma en que el sistema aprende el valor de compensacion de capacitancia. Cuando los capacitores individuales son probados, el valor aprendido es restado del resultado de la medicion antes que sea comparado a los limites de prueba para decidir si pasa o falla. Note que las mediciones de compensacion son hechas solo la primera vez que el testplan es ejecutado despues que es
Pag 34 de 86

cargado. Las siguientes ejecuciones del testplan usan los valores aprendidos de la primera ejecucion. Esto reduce el tiempo de prueba de todas las subsecuentes ejecuciones.
3.5.3. Sintaxis de la sentencias capacitor. La sentencia capacitor ejecuta una prueba a un capacitor: capacitor capacitor capacitor capacitor capacitor capacitor capacitor capacitor Ejemplo: clear connect s to C1-1; I to C1-2 3.5.4. Opciones de Medicion. HP IPG selecciona las opciones de medicion para la prueba de un capacitor basado en el analisis de dispositivo bajo prueba y la topologia del circuito. Sin embargo, se puede cambiar las opciones para mejorar la prueba o se puede escribir manualmente una prueba in-circuit. Si no se especifican opciones, el sistema usa los parametros de default. A continuacion se muestra una lista de las opciones disponibles para la sentencia capacitor, y las opciones por default. DISPONIBLE adjust component ad source amplitude am ASRU Range ar detector wait dwa extra digit ed enhancement en filter fi frequency fr current compliance ico voltage offset of override adaptive measurements oxt pass/fail pf parallel model pm refernce element re sense A bus sa sense B bus sb sense L bus sl serial model sm wait wa wideband wb DEFAULT am 0.1 ar 0.156 dwa 0 fi 1 fr 1024 ico 1 of 0 pm re4
capacitor 2u, 11.8, 12.4, re2, fr128, nocomp
<valor>,<+tol>,<-tol>,<comp/nocomp> <valor>,<+tol>,<-tol>,<return>,<comp/nocomp> <valor>,<+tol>,<-tol>,<options>,<comp/nocomp> <valor>,<+tol>,<-tol>,<options>, <return>,<comp/nocomp> <designador>, <valor>,<+tol>,<-tol>,<comp/nocomp> <designador>,<valor>,<+tol>,<-tol>,<return>,<comp/nocomp> <designador>,<valor>,<+tol>,<-tol>,<options>, <comp/nocomp> <designador>,<valor>,<+tol>,<-tol>,<options>, <return>,<comp/nocomp>
Pag 35 de 86
3.5.5. Valores de Programacion.
RANGO 10 pF 15.9 pF 15.9pF 159pF 159pF 1590pF 1590pF 0.0159uF 0.0159uF 0.159uF 0.159uF 1uF 1uF 1.59uF 1.59uF 15.9uF 15.9uF 159uF 159uF 1590uF 1590uF 10,000uF
OPCIONES RECOMENDADAS Fr8291,wb,re6 wb, re6 wb, re3 wb, re4 re3 Fr128,ed, re3 sa, sb, en, fr128, ed, re3 sa, sb, en, fr128, ed, re2 sa, sb, en, fr128, ed, re1 ar2, sa, sb, en, fr128, ed, re1 ar3, sa, sb, en, fr128, ed, re1
Cuando se seleccione fr128, siempre se debe usar la opcion ed. La opcion ed especifica que la medicion sera integrada sobre un ciclo de linea completo, la integracion normal es insuficiente para mediciones hechas con 128 Hz. Seleccionando re y am: Cuando se seleccione el resistor de retroalimentacion, re, y la amplitud de la fuente, am, trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.01 a 0.1 volts. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Frecuencia de la fuente: Use una frecuencia de la fuente, fr, que mantenga la salida del MOA entre 0.01 y 0.1 volt. Valores pequeos de capacitores necesitan grandes frecuencias. Se puede especificar una frecuencia de la fuente de 128, 1024 o 8192 Hz. Filtering: Cuando se pruebe un capacitor en un circuito ruidoso, use el filtro adecuado, fr, para obtener una medicion estable. Si se aade el filtro, se incrementara el tiempo de prueba. Conexiones de Bus: Cuando se designan las conexiones del bus con la sentencia clear connect, trate de maximizar Zig. Esto es, la posicion de los buses en el circuito bajo prueba de manera que exista una impedancia maxima entre los buses I y G. Herramienta de debug: Durante el debug, se puede validar una prueba de un capacitor aadiendo la opcion pc en la sentencia capacitor. Esto conectara un capacitor de 100pF en paralelo con el dispositivo bajo prueba. El resultado de la medicion se incrementara por 100pF. Si los resultados de la prueba no se incrementan esta cantidad probablemente se tenga un problema de contacto o en la prueba. Esta es una herramienta de debug solamente. No se puede usar pc durante pruebas de produccion.
Pag 36 de 86
3.6. Prueba de Diodo/ Zener.

La prueba de diodos mide el voltaje de polarizacion directa de los diodos. La prueba de zener mide el voltaje de polarizacion inversa de zeners hasta de 18 Volts. La prueba de diodo y de zener usan la misma configuracion, mostrada en la figura 6-1. El diodo o zener bajo prueba es conectado en el lazo de retroalimentacion del MOA. Una fuente de DC es aplicada a el entrada y la salida del MOAes medida con un voltimetro de DC. Los elementos de prueba que usa el HP IPG son: source detector Una fuente interna de voltaje de DC. Un voltimetro interno de DC.
Figura 6-1. Configuracion de Prueba de Diodo/Zener. 3.6.1. Consideraciones de Prueba. La unica diferencia entre la prueba del diodo y el zener es las conexiones del bus al dispositivo bajo prueba. En base a la figura 6-1, La prueba de diodo mide el voltaje de polarizacion directa, y la prueba del zener mide el voltaje de polarizacion inversa. Para la prueba de diodos, el valor del voltage compliance co se coloca al menos a un volt mayor que el limite de prueba alto. La prueba de zeners que son mayores de 8.99 volts usa una fuente auxiliar. El voltage compliance co, para estas pruebas debe ser colocado a 10. La opcion del rango de voltaje de la ASRU, ar, para la prueba del zener, a diferencia de otros circuitos es de 0 a 18 volts. La opcion idc puede ser usada en ambas sentencias para mantener constante la fuente de corriente de DC. Tiene un rango de 10uA -100mA para las sentencias diode y zener, si no se especifica el idc, el sistema usa 10uA. Notese que la amplitud de la fuente y el resistor de referencia no son seleccionables. La opcion idc automaticamente selecciona el valor apropiado de amplitud de la fuente, el resistor de referencia re para obtener la corriente especificada. 3.6.2. Sintaxis de las sentencias Diode/Zener. La sentencia diode ejecuta una prueba de diodos: diode <hi>, <lo>
Pag 37 de 86

diode <hi>, <lo>,<return> diode <hi>, <lo>,<options> diode <hi>, <lo>,<options>, <return>
diode <designator>,<hi>, <lo> diode <designator>,<hi>, <lo>,<return> diode <designator>,<hi>, <lo>,<options> diode <designator>,<hi>, <lo>,<options>,<return> La sentencia zener ejecuta una prueba de zener: zener <value>,<+tol>,<-tol> zener <value>,<+tol>,<-tol>,<return> zener <value>,<+tol>,<-tol>,<options> zener <value>,<+tol>,<-tol>,<options>,<return> zener <designator>,<value>,<+tol>,<-tol> zener <designator>,<value>,<+tol>,<-tol>,<return> zener <designator>,<value>,<+tol>,<-tol>,<options> zener <designator>,<value>,<+tol>,<-tol>,<options>,<return> Ejemplo: clear connect s to D1-A; I to D1-C
diode 800m, ar1, idc1m, co2.0
3.6.3. Opciones de Medicion. HP IPG selecciona las opciones de medicion para las pruebas de diodo y zener basado en su analisis del circuito bajo prueba. Sin embargo, se pueden cambiar sus valores para mejorar la prueba. O, manualmente se puede escribir una prueba In-Circuit. Si no se especifican las opciones, el sistema usara los parametros de default. La siguiente lista muestra las opciones disponibles con las sentencias diode y zener, y las opciones por default: Diode: DISPONIBLE ASRU Range Voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait ar co ed fi id pf sa sb sl wa DEFAULT ar 2.5 co 1.5 fi1 idc10m
wa0
Pag 38 de 86

Zener: DISPONIBLE ASRU Range voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait 3.6.4. Opciones de Programacion. Guarding: Use guardas para eliminar los efectos de impedancias en paralelo con el diodo bajo prueba: No use guardas en prueba de diodos. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba. Zeners mayores de 18 volts: No hay pruebas in-circuit para zeners mayores de 18 volts. Se puede checar que estan presentes en la tarjeta bajo prueba y que esten orientados correctamente. Se puede hacer simplemente probandolo como un diodo. DEFAULT
ar co ed fi id pf sa sb sl wa
ar 10 co 10
fi1 idc10m
wa0
3.7.Prueba de FET Ron.

Las pruebas de FETs, nfetr y pfetr, miden la resistencia de encendido (Ron) de los FETs canal-N o canal-P respectivamente. 3.7.1. Configuracion de la prueba. El FET bajo prueba es conectado en la entrada del MOA, como se muestra ne la Figura 7-1 . La fuente , bus S, y el detector, bus I, son conectados al source y al drain del FET. La orientacion esta determinada por la resistencia de source-ground y detector-ground del circuito. La guarda, bus G, es conectada al gate del FET. En esta configuracion, el gate es conectado a tierra y se aplica un voltaje de 0.1 volt al drain. La corriente que fluye a travez del FET es medida por el MOA. Estos valores de voltaje y corriente son usados para calcular la resistencia de encendido del FET bajo prueba. Los elementos de prueba usados por el HP IPG son: source detector Una fuente de voltaje de DC interna colocada a 0.1 volt. Un voltimetro de DC interno.
Pag 39 de 86
Figura 7-1. Configuracion de Prueba de FET. 3.7.2. Consideraciones de Prueba. La unica diferencia de configuracion entre los dos tipos de FET es la polaridad de la fuente. Los FETs canal-N son probados con una fuente positiva; los FETs canal-P son probados con una fuente negativa. Si no se especifica la opcion fr, el sistema usara una fuente de DC. Si se inlcuye la opcion fr, el sistema usara una fuente de AC de la frecuencia especificada. Una fuente de AC puede ser deseable para reducir los efectos de impedancias en paralelo con el FET bajo prueba. Nota: el rango de la amplitud de la fuente de DC es 10.0 VDC a 10.0 VDC, y el rango de la amplitud de la fuente de AC es de 0.0 Vrms a 7.07 Vrms. 3.7.3. Sintaxis de las sentencias NFET/PFET. La sentencia nfetr ejecuta una prueba de un FET canal-N : nfetr nfetr nfetr nfetr nfetr nfetr nfetr nfetr <hi>, <lo> <hi>, <lo>,<return> <hi>, <lo>,<options> <hi>, <lo>,<options>,<return> <designator>,<hi>, <lo> <designator>,<hi>, <lo>,<return> <designator>,<hi>, <lo>,<options> <designator>,<hi>, <lo>,<options>,<return>
La sentencia pfetr ejecuta una prueba de un FET canal-P: nfetr pfetr pfetr pfetr pfetr pfetr pfetr pfetr <hi>, <lo> <hi>, <lo>,<return> <hi>, <lo>,<options> <hi>, <lo>,<options>,<return> <designator>,<hi>, <lo> <designator>,<hi>, <lo>,<return> <designator>,<hi>, <lo>,<options> <designator>,<hi>, <lo>,<options>,<return>
Pag 40 de 86

Ejemplo: clear connect s to g1-p; I to g1-s; g to g1-g nfetr 10.24k, 4.906k, wb, ed 3.7.4. Opciones de medicion: HP IPG selecciona las opciones de medicion para el FET basado en su analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba. O se pueden escribir manualmente una prueba in-circuit. Si no se especifican las opciones, el sistema usa los parametros de default. A continuacion se listan las opciones disponibles con las sentencias nfetr y pfetr , y las opciones por default:
3.7.5. Opciones de Programacion: Rangos recomendados del elemento de referencia re:
Fuentes de AC: Se puede usar la opcion de fr , una fuente de AC, para reducir los efectos de impedancias paralelas.
Pag 41 de 86
HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 3.8. Prueba de Fusibles.
La prueba de fusibles checa la presencia de fusibles midiendo la resistencia del elemento. El resultado de la medicion es comparada con un threshold para determinar si pasa o falla. 3.8.1.Configuracion de la prueba. El fusible bajo prueba es conectado en la entrada del MOA como se muestra en la figura 8-1. Los elementos que HP IPG usa son: source detector resistor de referencia (fe1) Una fuente de voltaje de DC colocada a 0.1 V. Un voltimetro interno de DC Un resistor de 10 ohms
Figura 8-1. Configuracion de prueba de fusibles. 3.8.2.Consideraciones de Prueba. Un fusible es medido de la misma manera que un resistor. El resultado de la medicion del fusible es comparado contra un threshold, en vez de tolerancias altas y bajas. Si la resistencia medida es menor o igual que el threshold, la prueba pasa. Si la resistencia medida es mayor que el threshold, la prueba falla. 3.8.3. Sintaxis de la sentencia Fuse. La sentencia fuse ejecuta una prueba de fusible: fuse <threshold> fuse <threshold>,<return> fuse <threshold>,<options fuse <threshold>,<options>,<return> fuse <designator>,<threshold> fuse <designator>,<threshold>,<return> fuse <designator>,<threshold>,<options fuse <designator>,<threshold>,<options>,<return> Ejemplo: clear connect s to F1-1; I to F1-2
fuse 10
Pag 42 de 86
3.8.4.Opciones de Medicion.

HP IPG selecciona las opciones de medicion para la prueba de fusible en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
3.8.5.Opciones de Programacion. Opcion Pass/Fail: Si se usa una variable de retorno y no interesa el valor actual de resistencia del fusible, se puede usar la opcion pass/fail pf en la sentencia fuse. Esto dice al programa que regrese solamente un 0 para falla, o un 1 para pasa.El valor actual de la resistencia tambien sera reportado.
3.9. Prueba de Inductores (bobinas).

La prueba de inductores mide inductancias desde 25uH a 100H. Los inductores variables son medidos usando la opcion ajuste ad, en la sentencia inductor. 3.9.1. Configuracion de la prueba. El inductor bajo prueba es conectado a la entrada del MOA como se muestra en la figura 9-1. Los elementos que HP IPG usa son: source detector resistor de referencia (fe4) Un generador de frecuencia interno de 1024 Hz ,0.1 Vrms Voltimetros Internos de AC sincronos. Un resistor de 10 Kohms
Pag 43 de 86
Figura 9-1. Configuracion de Prueba de Inductores. 3.9.2.Consideraciones de Prueba. Hay dos consideraciones que se deben tomar en cuenta cuando se prueban inductores: lo elementos resistivos de los inductores, y la inductancia del fixture y el sistema. El modelo serial sm es el estandar para prueba de inductores. Para inductores de gran valor, se debe usar el modelo paralelo, pm. Para eliminar la inductancia del fixture y el sistema de los resultados de la medicion, se debe usar remote sensing. Sensar con los buses A y B, al dispositivo bajo prueba, eliminara cualquier inductancia del sistema y el fixture de prueba. Debido a que los inductores tienen ambas componentes, real e imaginaria, la prueba de inductores es una prueba de dos mediciones. Primero, se coloca la fuente a 0 para medir la componente real.Despues, se coloca la fuente a 90 para medir la parte imaginaria. El sistema integra estos valores para obtener un solo resultado. 3.9.3. Sintaxis de la sentencia Inductor. La sentencia inductor ejecuta una prueba de inductor: Inductor <value>,<+tol>,<-tol> Inductor <value>,<+tol>,<-tol>,<return> Inductor <value>,<+tol>,<-tol>,<options> Inductor <value>,<+tol>,<-tol>,<options>,<return> Inductor <designator>,<value>,<+tol>,<-tol> Inductor <designator>,<value>,<+tol>,<-tol>,<return> Inductor <designator>,<value>,<+tol>,<-tol>,<options> Inductor <designator>,<value>,<+tol>,<-tol>,<options>,<return>
Ejemplo:
clear connect s to l1-1; I to L1-2

inductor 70m, 10.3,
10.1, fr8192, re3
3.9.4.Opciones de Medicion. HP IPG selecciona las opciones de medicion para la prueba de inductor en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de
Pag 44 de 86

default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
3.9.5. Opciones de Programacion. Opciones de Medicion recomendadas.
Cuando se selecciona fr128 , siempre usar la opcion ed. La opcion ed especifica que la medicion es integrada un ciclo de linea completo, el tiempo de integracion normal es insuficiente para hacer validas mediciones de 128Hz. Modelo paralelo para inductores grandes: Para compensar los elementos resistivos de inductores se puede especificar la opcion modelo paralelo o modelo serial:
Pag 45 de 86

modelo serial --- sm modelo paralelo --- pm El modelo serial es el estandar para la prueba de inductores. Para inductores de valor grande se debe usar el modelo paralelo pm. Seleccionando el resistor de retroalimentacion, re, y la amplitud de la fuente am: Cuando se seleccione el resistor de retroalimentacion, re, y la amplitud de la fuente,am, trate de mantener una ganancia del MOA de 1 a 10, y una salida del MOA de 0.01 a 0.1 Volt. Este es el rango de ganancia y salida del MOA que proveen la medicion mas precisa y mas repetitiva. Frecuencia de la fuente: Use una frecuencia de la fuente fr, que mantenga la salida del MOA entre 0.01 y 0.1 volt. Valores pequeos de inductores requieren frecuencias de prueba altas. Filtro: Cuando pruebe un inductor en un circuito ruidoso, use el filtraje adecuado fr, para obtener una medicion estable. Note que el IPG nunca especifica filtraje. En un circuito ruidoso, HP IPG usa wideband en vez de incrementar el filtraje. Incrementando el filtraje se incrementara el tiempo de prueba.
3.10. Prueba de Jumpers.

La prueba de jumpers checa la presencia o ausencia de un jumper midiendo su resistencia y comparando el resultado con el threshold especificado. 3.10.1.Configuracion de la prueba. El jumper bajo prueba es conectado en la entrada del MOA como se muestra en la figura 10-1. Los elementos que HP IPG usa son: source detector Resistor de referencia(re1) una fuente de voltaje de DC colocada a 0.1 volt. un voltimetro interno de DC. un resistor de 10 ohms
Figura 10-1. Configuracion de Prueba de Jumpers.
Pag 46 de 86
3.10.2. Consideraciones de Prueba.

Un jumper es medido como un resistor. El resultado de la medicion del jumper es comparada contra un threshold, en vez de limites alto y bajo. Si la resistencia medida es menor o igual que el threshold, la prueba pasa. Si la medicion es mayor que el threshold, la prueba falla.
3.10.3. Sintaxis de la sentencia jumper. La sentencia jumper ejecuta una prueba de jumper: Jumper <threshold> Jumper <threshold>,<return> Jumper <threshold>,<options> Jumper <threshold>,<options>,<return> Jumper <designator>,<threshold> Jumper <designator>,<threshold>,<return> Jumper <designator>,<threshold>,<options> Jumper <designator>,<threshold>,<options>,<return> Ejemplo: clear connect s to J1-1; I to J1-2
jumper 5
3.10.4. Opciones de Medicion. HP IPG selecciona las opciones de medicion para la prueba de jumper en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
Pag 47 de 86
3.10.5. Opciones de Programacion. Opcion Pass/Fail:
Si se usa una variable de retorno y no interesa el valor actual de resistencia del fusible, se puede usar la opcion pass/fail pf en la sentencia fuse. Esto dice al programa que regrese solamente un 0 para falla, o un 1 para pasa.El valor actual de la resistencia tambien sera reportado. Opcion opuesto op: La prueba de jumper pasa cuando la resistencia medida es menor o igual que el threshold. De manera que cuando el jumper esta presente, la prueba pasa y cuando le jumper no esta presente, la prueba falla. La prueba para ausencia de jumper usa la opcion op (opuesto)con la sentencia jumper. Este especifica que la prueba pasa cuando la resistencia medida es mayor que el threshold. Esto es usado para verificar la posicion de jumpers como en una seleccion de voltaje.
3.11. Prueba de Potenciometros.

La prueba de potenciometro mide resistencia desde 0.1 ohm a 10Mohms. 3.11.1. Configuracion de la prueba. El potenciometro bajo prueba es conectado en la entrada del MOA, como se muestra en la figura 11-1. Los elementos que HP IPG usa son: Source detector Resistor de referencia(re4) Una fuente de voltaje de DC colocada a 0.1V. un voltimetro interno de DC. un resistor de 10K ohms
Figura 11-1. Configuracion de prueba de potenciometro. 3.11.2.Consideraciones de la prueba. Los potenciometros son probados dos veces. Primero, la sentencia potenciometer es ejecutada con la opcion ad para pedir al operador que centre el potenciometro. Esta medicion checa la resistencia entre el centro y un extremo. Entonces, la prueba es ejecutada otra vez, sin la opcion de ajuste, para medir la resistencia entre el otro extremo y el centro. El resultado de cada prueba es medido y comparado al valor medio del potenciometro. La segunda medicion tiene tolerancias mas anchas para eliminar cualquier imprecision en el ajuste.
Pag 48 de 86
3.11.4. Sintaxis de la sentenica potentiometer.

La sentencia potentiometer ejecuta una prueba de potenciometro: Potentiometer <value>, <+tol>, <-tol> Potentiometer <value>, <+tol>, <-tol>,<return> Potentiometer <value>, <+tol>, <-tol>,<options> Potentiometer <value>, <+tol>, <-tol>,<options>,<return> Potentiometer <designator>,<value>, <+tol>, <-tol> Potentiometer <designator>,<value>, <+tol>, <-tol>,<return> Potentiometer <designator>,<value>, <+tol>, <-tol>,<options> Potentiometer <designator>,<value>, <+tol>, <-tol>,<options>,<return>
Ejemplo: on failure
report Part Num: 1145-0217; Location H2 exit test end on failure clear connect s to R1-1; I to R1-W potentiometer Leg1, 5k, 12, 12, wb,ad, R clear connect s to R1-W; I to R1-2 potentiometer Leg2, 5k, 12, 12, wb,ed
3.11.5.Opciones de Medicion. HP IPG selecciona las opciones de medicion para la prueba de potenciometro en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
Pag 49 de 86
3.11.6.Opciones de Programacion.

Opciones de medicion recomendadas:
Seleccionando el resistor de retoalimentacion, re, y la amplitud de la fuente, am. Cuando se seleccione el resistor de retroalimentacion, re, y la amplitud de la fuente, am, trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.01 a 0.1 volts. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Inductancia en paralelo: Se puede usar una fuente y detector de AC si una inductancia en paralelo es un problema. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba. Wideband: No use wideband con fuentes de DC y una resistencia de referencia menor que re3.
Pag 50 de 86

Wait o filter para resistencias grandes: Mediciones de resistencias grandes pueden requerir un wait (retardo), o mediciones repetidas (filter) , o ambas. Esto es debido a algunas capacitancias en el circuito. Enhancement: Use enhancement ed si Rx es menor que 1k o mayor de 10 k Opcion ad: En la opcion ad existen tres opciones: ad0 ad1 ad2 La prueba no permitira al operador ajustar el dispositivo. la prueba siempre preguntara al operador que ajuste el dispositivo y presione yes o no. La prueba preguntara al operador que ajuste el dispositivo solo si la mediocion no esta dentro de los limites especificados. .
Si se especifica ad sin numero, se usara ad1
3.12. Prueba de Resistores.

La prueba de resistores mide resistencias desde 0.1 ohm a 10Mohm. Los resistores variables son medidos incluyendo la opcion ad, ajuste, con la sentencia resistor. 3.12.1. Configuracion de la prueba. El resistor bajo prueba es conectado a la entrada del MOA, como se muestra en la figura 12-1. Los elementos que HP IPG usa son: source detector Resistor de referencia (re4) Una fuente de voltaje de DC colocada a 0.1 V. Un voltimetro interno de DC. Un resistor de 10k
Figura 12-1. Configuracion de Prueba de resistores.
Pag 51 de 86
3.12.2.Consideraciones de la prueba.

La sentencia resistor puede ser usada tambien para probar resistores variables (como rheostatos). La configuracion de la prueba y sintaxis es la misma, pero la sentencia incluye la oprion ad. Esta opcion permite al operador ajustar el dispositivo bajo prueba. El operador puede tambien hacer pasar o falla el dispositivo en este punto. Esto trabaja igual que la prueba de un potenciometro.
3.12.3. Sintaxis de la sentenica resistor. La sentencia resistor ejecuta una prueba de resistor: Resistor <value>, <+tol>,<-tol> Resistor <value>, <+tol>,<-tol>,<return> Resistor <value>, <+tol>,<-tol>,<options> Resistor <value>, <+tol>,<-tol>,<options>,<return> Resistor <designator>,<value>, <+tol>,<-tol> Resistor <designator>,<value>, <+tol>,<-tol>,<return> Resistor <designator>,<value>, <+tol>,<-tol>,<options> Resistor <designator>,<value>, <+tol>,<-tol>,<options>,<return> Ejemplo:
clear connect s to R1-1; I to R1-2 resistor 10k, 1.4, 1.4, re5, wb, ed, en
3.12.4. Opciones de medicion. HP IPG selecciona las opciones de medicion para la prueba de resistores en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
Pag 52 de 86
3.12.5. Opciones de Programacion.

Opciones de medicion recomendadas:
Seleccionando el resistor de retoalimentacion, re, y la amplitud de la fuente, am. Cuando se seleccione el resistor de retroalimentacion, re, y la amplitud de la fuente, am, trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.01 a 0.1 volts. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Inductancia en paralelo: Se puede usar una fuente y detector de AC si una inductancia en paralelo es un problema. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba.
Pag 53 de 86

Wideband: No use wideband con fuentes de DC y una resistencia de referencia menor que re3. Wait o filter para resistencias grandes: Mediciones de resistencias grandes pueden requerir un wait (retardo), o mediciones repetidas (filter) , o ambas. Esto es debido a algunas capacitancias en el circuito. Enhancement: Use enhancement ed si Rx es menor que 1k o mayor de 10 k Opcion ad: En la opcion ad existen tres opciones: ad0 ad1 ad2 La prueba no permitira al operador ajustar el dispositivo. la prueba siempre preguntara al operador que ajuste el dispositivo y presione yes o no. La prueba preguntara al operador que ajuste el dispositivo solo si la mediocion no esta dentro de los limites especificados. .
Si se especifica ad sin numero, se usara ad1
3.13. Prueba de Transistores.

HP IPG provee dos pruebas para cada transistor. Las dos uniones PN de los transistores son probados como prueba de diodos. Esta es una forma rapida y confiable de checar la presencia del dispositivo. La segunda prueba calcula la ganancia de los transistores npn y pnp midiendo la corriente de base a dos diferentes valores de corriente de emisor. 3.13.1. Configuracion de la prueba. 0 Para probar los transistores como diodos, los transistores son conectados en el MOA como se meustra en la prueba de diodos. Para probar la ganancia de los transistores, se conectan como se muestra en la figura 13-1. La fuente (source) , bus S, es conectado a travez de un resistor al emisor del dispositivo bajo prueba. El detector, bus I, es conectado a la base del transistor. La guarda, bus G, es conectado al colector.
Figura 13-1. Configuracion de prueba de transistores.
Pag 54 de 86
3.13.2. Consideraciones de Prueba.

Una corriente de DC, idc, es aplicada al emisor, y la salida del MOA es medida. Entonces, la corriente aplicada se decrementa por un porcentaje especificado, idelta, y la salida del MOA es medida de nuevo. Los dos valores son usados para calcular la ganancia de DC del dispositivo bajo prueba. Las opciones idc y idelta deben ser especificadas en la sentencia de prueba. El sistema cambia el resistor de la fuente y de referencia correctos. El rango de idc ed 100uA a 150uA. El rango de idelta es 5 a 50%. Si idelta no se especifica, el sistema usa 20%. La unica diferencia en la configuracion entre los tipos de transistores es la polaridad de la corriente de DC. Una corriente positiva es aplicada a un transistor npn, y una corriente negativa a un pnp.Sin embargo, no es necesario especificar la polaridad en la sentencia idc porque las sentencias npn y pnp lo seleccionan auqomaticamente.
3.13.3. Sintaxis de la sentencia Transistor. La sentencia npn ejecuta una prueba de transistor npn: npn <hi>, <lo> npn <hi>, <lo>,<return> npn <hi>, <lo>,<options> npn <hi>, <lo>,<options>,<return> npn <designator>,<hi>, <lo> npn <designator>,<hi>, <lo>,<return> npn <designator>,<hi>, <lo>,<options> npn <designator>,<hi>, <lo>,<options>,<return> La sentencia pnn ejecuta una prueba de transistor pnp: pnp <hi>, <lo> pnp <hi>, <lo>,<return> pnp <hi>, <lo>,<options> pnp <hi>, <lo>,<options>,<return> pnp <designator>,<hi>, <lo> pnp <designator>,<hi>, <lo>,<return> pnp <designator>,<hi>, <lo>,<options> pnp <designator>,<hi>, <lo>,<options>,<return> Ejemplo: clear connect s to Q1-E; I to Q1-B; g to Q1-C
npn 200 , 50 co2.7, idc171u, idelta15
clear connect s to Q1-E; I to Q1-B diode emitter, 805m, 600m, idc1.0m, co3.0, ar805m clear connect s to Q1-C; I to Q1-B diode collector, 805m, 600m, idc1.0m, co3.0, ar805m clear connect s to Q1-E; I to Q1-B; g to Q1-C !npn gain, 200, 50, co2.7, idc171u, idelta15 npn gain
Pag 55 de 86
3.13.4. Opciones de Medicion

HP IPG selecciona las opciones de medicion para la prueba de resistores en base al analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de default:
4. Pruebas Especiales:
Existen algunas pruebas llamadas especiales ya que se realizan en aquellos elementos que no se pueden probar de otra manera o como un complemento a la prueba de los mismos. Estas pruebas son: Testjet Usada para probar conectores, Circuito Integrados, etc. , solo se checa la correcta colocacion (pines bien soldados, no invertidos). Una version de testjet usada para verificar la polaridad en los capacitores. Prueba Realizada a los Circuitos Integrados para verificar su correcta colocacion en el PCB.
Polarity Check Connect Check
4.1.Testjet.
Se puede usar HP testjet para probar defectos de manufactura, tales como conexiones abiertas, dispositivos faltantes o mal colocados. El metodo de prueba de HP testjet no requiere vectores de prueba o que el voltaje sea aplicado al dispositivo bajo prueba, debidoa que las pruebas de HP Testjet son de diseo rapido, se puede liberar el fixture a produccion rapidamente y despues aadirle las pruebas digitales y mixtas. Se puede usar HP testjet para probar dispositivos que tienen terminales o pines metalicos los cuales el sensor de testjet puede acoplar capacitivamente. La siguiente tabla lista los tipos de dispositivos que se pueden probar con HP testjet y cuales deben ser probados con HP Connect Check.
Pag 56 de 86

Dispositivos HP Testjet X X X X X X X X X HP Connect Check Dispositivos con terminales internas (la mayoria de dispositivos digitales e hibridos) Dispositivos con una placa de tierra interna (encpasulados ceramicos) La mayoria de BGAs (excepto encapsulados ceramicos estadio) Algunos BGAs (solo encapsulados ceramicos y estadio) Conectores y sockets Dispositvos con disipador aterrizado Dispositivos flip chip o Chip-on-board (COB) Dip switches pushbuttons Exiten tres tipos de sensores de Testjet disponibles: El sensor estandar esta disponible en tamaos hasta de 2.5 pulgadas cuadradas, esta montado en pines , y puede ser usado en los lados top y bottom del fixture. El conector del sensor es 6.0 x 0.5 pulgadas, esta montado en una esponja, y puede ser usado solo en el lado superior (top) del fixture. El sensor pequeo tiene placas sensoras disponibles para tamaos B, C y D de SMT, esta montados en pines y puede ser usado en ambos lados del fixture (top y bottom).
4.1.1. Metodos de Prueba. HP testjet es una prueba unpowered de la conectividad de cada pin en un dispositivo al circuito impreso. El sistema usa el hardware de HP testjet para medir la capacitancia de un pin del dispositivo al sensor de tesjet. La medicion es repetida para cada pin en el dispositivo, excepto los pines de alimentacion y tierra. Los pines conectados juntos son probados como un solo pin. Las figuras 1-1, 1-2 y 1-3 muestran estos tres tipos de sensores de Testjet. La figura 1-4 muestra el sensor estandar detectando un pin abierto. La medicion de capacitancia es realizada conectando el bus S al pin bajo prueba, el bus I al sensor de testjet, y el bus G a todos los otros pines en el dispositivo. La seal es amplificada y filtrada para mejorar la calidad de la seal. Cada sensor de Testjet esta conectado a un puerto en una tarjeta condicionadora de seal (mux card) o tarjeta condicionadora/Referencia de seal (mux+ref card) que esta montada en el mismo lado del fixture donde el sensor de testjet esta conectado. Debido a que cada mux card tiene 64 puertos, se pueden conectar hasta 64 sensores de testjet en cada mux card. La mux card mejora la calidad de la seal y reduce el numero de recursos de prueba requeridos. Puede haber un maximo de 15 mux cards en un fixture. Cada direccion de la mux card esta colocada por 4 switches en la misma. La direccion de la muz card puede ser numerada de 1 a 15, 0 esta reservado. HP Connect check requiere que una de las mux cards sea una mux+ref card.
Pag 57 de 86
Figura 1-1 Sensor de Testjet estandar.
Figura 1-2 Sensor de testjet de conector
Figura 1-3 Sensor de Testjet pequeo.
Pag 58 de 86

Si una conexion esta abierta, como se muestra en la figura 1-4, el defecto es indicado por un valor de capacitancia pequeo.
Figura 1-4. Detectando una conexion abierta. Los dispositivos con falla y los pines son listados en el dispositivo report is (usualmente la impresora). La lista de dispositivos con falla y pines incluyen valores medidos. Por ejemplo:
--------------------------------Testjet Report for testjet. Wed Dec 23 13:23:20 1998 TestJet RT Board --------------------------------Device: U1 Failed Open #1, Measured 10.7 (22321) U1.12 ---------------------------------
Si fallan mas pines que los especificados en la sentencia report limit, la lista impresa es truncada y el mensaje Too many to print es aadido. La figura 1-5 muestra los sensores de testjet en los lados top y bottom del fixture para probar dispositivos en ambos lados del circuito impreso.
Figura 1-5. Sensores de Testjet en ambos lados del fixture.
Pag 59 de 86
4.1.2. Mux Cards.

Existen dos tipos de Mux Cards: HP signal conditioner board (mux card). HP Signal Conditioner/Reference Board (mux+ref card).
Debido a que cada mux cards tiene 64 puertos, se pueden conectar hasta 64 sensores de testjet a una mux card. Se pueden tener un maximo de 15 mux cards; 15 por modulo para HP PanelTest y HP ThrougHPut multiplier. Para HP Connect Check, una de las mux cards debe ser una Mux+Ref Card. Si la prueba no incluye HP Connect Check, use solamente mux cards; si la prueba incluye connect check, use una mux+ref card. La mux+ref card provee el voltaje de referncia para Connect Check y soporta hasta 64 sensores de testjet . Si la prueba requiere mas de 64 sensores , se debe usar otra mux cards. HP Polarity check requiere mux cards revision B; las mexu cards revision A no trabajan con Polarity Check. 4.1.3. Cableado de la Mux Card. El cableado de la mux_card esta especificado en el reporte testjet_mux. Hay 8 seales de control para las mux cards y 10 seales de control para las mux+ref cards. Las seales de control estan cableadas a cada mux card y a personality pins (brcs) en el lado bottom del fixture. Como se muestra en la figura 1-6 y 1-7, la mux card en el lado top del fixture estan cableadas juntas con un cable plano, y las mux card en el lado bottom del fixture estan cableadas juntas con un cable plano. El cable plano esta conectado a J1 en cada mux card. Para HP connect check, la primera mux card debe ser una mux+ref card.
Pag 60 de 86

Figura 1-6 muestra como estan conectadas la mux card y la mux+ref card con el cable plano.
Figura 1-6. Conexiones de la mux card y la mux+ref card con el cable plano.
Pag 61 de 86

La figura 1-7 muestra un ejemplo del cableado de testhet en lado top del fixture de prueba .
Figura 1-7 Un ejemplo de cableado de testjet. La siguiente tabla muestra las seales de control y sus brcs para las mux cards.
Pag 62 de 86
4.2. Polarity Check.

Polarity check automaticamente prueba la orientacion (polaridad) de capacitores electroliticos en la tarjeta bajo prueba. Esta prueba unpowered detecta capacitores invertidos antes de que puedan fallar y posiblemente daar la terjeta o causar algun otro dao. Se puede usar HP Polarity Check para probar capacitores de tantalio y de aluminio de SMT y axiales. Los capacitores que estan conectados en paralelo son probados individualmente. La siguiente tabla lista los valores de capacitores que se pueden probar con HP Polarity check.
Usando sensores de testjet y mux card revision B, se pueden probar capacitores en ambos lados de la tarjeta. Los sensores pequeos de testjet son dos tipos: Tamao B-C para dispositivos SMT tamao B o C Tamao D para dispositivos SMT tamao D o E 4.2.1.Metodo de Prueba. HP Polarity Check usa un sensor HP testjet y cuatro puntas de seal para probar la polaridad de un capacitor electrolitico. Como se puestra en la figura 2-1, debe haber dos puntos accesibles en cada nodo al cual este conectado el capacitor.
Figura 2-1. Metodo de Prueba de HP polarity check.
Pag 63 de 86
Los dispositivos con falla estan listados en el dispositivo report is (normalmente la impresora). La lista de los dispositivos con falla incluye el valor medido. Por ejemplo:
--------------------------------------Polarity Failure on C1 Measured: 0.15 Threshold: 1.00 ********** WARNING********************* Capacitor Polarity Check is Failed. Replace device prior to Power Up. ---------------------------------------
si fallan mas dispsotivos que los que estan especificados por report limit, la lista impresa es truncada y el mensaje too many to print se aade.
4.3. HP Connect Check.

HP Connect Check es un metodo de prueba de vectores unpowered que detecta defectos de manufactura tales como: Conexiones abiertas entre el dispositivo bajo prueba y la tarjeta. Componentes faltantes. Dispositivos equivocados.
4.3.1. Metodo de Prueba. HP Connect check usa los diodos de proteccion intrinseca de los dispositivos bajo prueba para verificar el contacto entre el dispositivo y la tarjeta. En base a la figura 3-1: 1. 2. 3. 4. 5. Aplica un voltaje negativo en el pin bajo prueba (pin de respuesta) para polarizar su diodo, y mide la corriente resultante Ig Mientras se mantiene el voltaje de polarizacion al pin de respuesta, se aplica un voltaje negativo grande en otro pin (pin de estimulo) para polarizar este diodo, cuasando el flujo de la corriente Is Se mide nuevamente Ig y se calcula la diferencia en las mediciones de corriente. Debido a que Ig e Is fluyen a travez del substrato de resistencia comun, Ig se decrementara si ambos pines estan conectados a la tarjeta; si algun pin no esta conectado, Ig no cambiara. Se compara la diferencia en las mediciones de Ig contra los limites para determinar la conectividad. Se repite la prueba para cada pin de respuesta hasta seis veces usando diferentes pines de estimulo cada vez. El pin de respuesta pasa tan pronto como la conectividad sea determinada.
Figura 3-1 Metodo de Prueba de Connect Check
Pag 64 de 86
Una tarjeta mux+ref (reference board) en el fixture de prueba, provee los voltajes de referencia que polarizan el pin de respuesta. Un driver digital en una tarjeta hibrida en la cabeza de prueba provee el voltaje de estimulo que polariza el pin de estimulo. Se requiere que la cabeza de prueba tenga al menos una tarjeta hibrida por modulo. La tarjeta ASRU mide la corriente. Cuando la prueba se ejecuta, los pines con falla en cada dispositivo son listados en el dispositivo report is (normalmente la impresora) Si un pin con falla solo tiene un pin de estimulo en la prueba (como U3 en el ejemplo), el pin de estimulo tambien es listado.
Si fallan mas pines de los que estan especificados por la sentencia report limit, la lista impresa es truncada y el mensaje too many to print es aadido. Para el debug, se puede decir al sistema que envie un reporte al dispositivo printer is ejecutando connectcheck print level is all. Este reporte incluye la siguiente informacion para todos los pines. cada pin de estimulo y brc. La corriente medida en uA antes del estimulo (I1) La corriente medida en uA despues del estimulo (I2) La diferencia en las corrientes medidas. El limite de la prueba.( valor aprendido en el archivo fuente * test limit multiplier) El resultado de la prueba (passed, failed, o was being learned).
Ejemplo:
Pag 65 de 86
HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 4.4. Fuentes de alimentacion.
. Cada modulo puede manejar 6 fuentes de alimentacion, estas fuentes son usadas para aplicar voltaje a la tarjeta bajo prueba para la realizacion de las pruebas powered. Se encuentran dadas de alta en el archivo config de la cabeza de prueba, estan distribuidas de la siguiente manera: Modulo 3 Modulo 2 Modulo 1 Modulo 0 Fuentes Fuentes Fuentes Fuentes 1 a 4 y 17,18 5 a 8 y 19,20 9 a 12 y 21,22 13 a 16 y 23,24
Las fuentes estan conectadas a la ASRU de cada modulo, en caso de no tener fuente en un modulo, simplemente no se conecta a la ASRU . Las fuentes son activadas en el testplan mediante la sentencia sps( set power supply). Al voltaje y corrientes deseados.
5. Pruebas Powered (Digitales, Analogicas y Mixtas).

Los sistemas HP3070 prueba un componente digital aplicando un set de patrones conocido a las entradas de los circuitos y monitoreando la respuesta de sus salidas. El sistema compara las respuestas actuales que recibe, con el set de respuestas esperadas, si son iguales, el circuito pasa la prueba; si son diferentes, el circuito falla. La prueba Funcional es basicamente la misma que la prueba digital, excepto que la prueba funcional prueba un circuito, tambien referido como cluster, el cual consiste de mas de un dispositivo. Los clusters pueden consistir de grupos de dispositivos en la tarejat o de todos los dispositivos en la tarjeta. El testplan controla la prueba para la tarjeta.La parte digital del testplan consiste de una serie de sentencias test, cada una de las cuales prueba un dispositivo o cluster. 5.1. Vision general de Prueba digital. Cada dispositivo (y cluster) en la tarjeta requiere su propia prueba, la cual es almacenada en los archivos de pruebas de esa tarjeta y ejecutada cuando el testplan esta corriendo. La prueba describe el dispositivo para el sistema de prueba y define los patrones de prueba usados para ese dispositivo. 5.1.1.Como se prueba un dispositivo. El diagrama de la figura 5-1 muestra como un dispositivo esta conectado al sistema de prueba para probarse, esto aplica a clusters, debido a que ellos son probados de la misma forma. La cabeza de prueba contiene drivers y receivers los cuales conectan al dispositivo bajo prueba a travez del fixture. Para simplificar la figura, los drivers son mostrados como amplificadores, D1 a D4, y los receivers son mostrados como compuertas OR exclusivas, R1 y R2. Los drivers manejan la seal al dispositivo bajo prueba, y los receivers reciben la seal desde el DUT. Los receivers son comparadores los cuales reciben cada estado actual y lo comparan con un estado esperado para determinar si el dispositivo ha pasado o fallado la prueba. Los estados a ser enviados al dispositivo y los estados que se espera recibir son combinados en la prueba en patrones de bits los cuales se denotan como vectores. Cada vez, un vector es aplicado, el sistema coloca los drivers para manejar los estados requeridos y los receivers para recibir los reusltados. El sistema entonces aplica el vector activando los drivers , y un corto tiempo despues, activando los receivers.
Pag 66 de 86
Figura 5-1 Los circuitos del sistema accesan al dispositivo a travez del fixture. 5.1.2. Timing en vectores. La figura 5-2 muestra el timing de cada vector. El primer vector comienza al tiempo t0; los drivers son activados y los bits son enviados, en paralelo, a las entradas del dispositivo. Despues de un corto delay para permitir que el dispositivo se estabilice, los receivers son activados, al tiempo t1, para recibir las respuestas actuales del dispositivo bajo prueba y compararlas entonces con las respuestas esperadas contenidas en el vector del dispositivo bajo prueba. El siguiente vector empieza al tiempo t2. Como se muestra en la figura 5-2, el delay entre manejo y recepcion esta sealado como receive delay. La logitud del vector, esto es el tiempo entre el manejo de un vetor y el siguiente vector , se conoce como el vector cycle time. Al final del vector, el siguiente vector empieza. Ambos tiempos, el vector cycle time y el receive delay son programables. Una vez que los drivers son activados, ellos mantienen sus estados hasta que el siguiente vector comience. Despues del receive delay, los receivers regresan la informacion de PASS/FAIL a la controladora. Si ocurre una falla, lo que pase depende de la siguiente sentencia en el testplan.
Pag 67 de 86
Figura 5-2. Timing en un vector. 5.1.3. Cyclic Redundancy Checks (CRCs). Si hay un dispositivo el cual es muy complejo, y no es posible predecir el patron de bits, entonces se puede usar CRCs (Cyclic redundancy check). Para generar CRCs, el patron de bits es enviado al dispositivo en una KGB y las respuestas son recogidas y comprimidas algoritmicamente. Cuando una tarjeta es probada, los mismos vectores son aplicados y el dispositivo debe generar el mismo CRCs. Si no son iguales, el dispositivo falla. 5.1.5 Pruebas digitales funcionales y pruebas digitales in-circuit. Una prueba digital puede ser una prueba in-circuit o una prueba funcional. Normalmente una prueba in-circuit es escrita para probar un solo dispositivo, y una prueba funcional es escrita para probar un cluster, esto es, un circuito que tiene mas de un dispositivo. 5.1.6 Sentencias de BT-Basic usadas en pruebas digitales Estas sentencias de BT-Basic son usadas para generar una prueba digital en dispositivos digitales y clusters. Las sentencias son usadas tambien en el testplan para correr y tener control de las pruebas y para establecer el ambiente en el cual operan. Estas sentencias estan agrupadas en tres categorias: Edicion digital, Setup de la Prueba y Control de la prueba. Edicion Digital: compile Compila el programa de VCL si se especifica la opcion "library", el codigo objeto (compilado) es colocado en un archivo en una libreria digital. Si no se especifica "library", entonces el codigo objeto ejecutable es producido y colocado en un archivo en el directorio de la tarjeta bajo prueba. Tambien las opciones de "debug" y "map" son requeridos para propositos de debug. Selecciona el modo "digital", el cual limpia el espacio de trabajo de la estacion y lo coloca en chequeo de sintaxis de VCL. Este modo es usado solo para escritura y edicion de pruebas de dispositivos digitales y clusters. Despues de ser compilados, las pruebas son ejecutadas por la sentencia "test" de BT-Basic. load board use esta sentencia para cargar los datos de la tarjeta de los archivos de prueba de la tarjeta en la memoria del sistema antes de correr cualquier prueba. Selecciona el modo "safeguard". Limpia el area de trabajo y lo coloca en el odo de chequeo de sintaxis de SAFEGUARD. Usado para editar los archivos de SAFEGUARD.
digital
safeguard
Setup de Pruebas Digitales.
Pag 68 de 86

Estas sentencias son usadas por el testplan para establecer el ambiente de prueba antes de ejecutar las pruebas digitales. Una vez que las condiciones de setup son establecidas, mantienen su efecto hasta que sean cambiadas, o hasta que el testplan termina. Antes de ejecutar cada prueba digital, es necesario cambiar solo las condiciones que no son apropiadas para esa prueba en particular y aadir las nuevas condiciones. Estas sentencias son incluidas en "testmain" y de ahi son incluidas automaticamente en el testplan. acknowledge all failures Esta sentencia especifica que , si la prueba de un dispositivo falla, las fallas seran reportadas. "acknowledge all failures" aplica a todos los tipos de pruebas; "acknowledge digital failures" aplica solamente a pruebas digitales (VCL). En cualquier caso,si una prueba digital falla, la prueba se detiene y el control del programa regresa al testplan. cps, sps, dps Estas tres sentencias respectivamente conectan las fuentes DUT , colocan los voltajes requeridos y apagan las fuentes y las desconectan. ignore all failures ignore digital failures Estas sentencias , respectivamente, deshabilitan "acknowledge all failures" y "acknowledge digital failures" (si esta habilitados), si una falla existe, el reporte de error no existe. Como en la anterior, si una falla ocurre durante una prueba digital, la prueba se detiene y el control el programa regresa al testplan. Prepara el sistema para probar dispositivos y circuitos con voltaje aplicado a la tarjeta bajo prueba. La sentencia "unpowered" es usada para la prueba de componentes analogicos pasivos Establece el nivel de proteccion de SAFEGUARD ("none", "cool" , "digital" o "all") a ser usado durante una prueba digital.
powered
safeguard <type>
Control de Pruebas digitales. Estas sentencias controlan la ejecucion actual de las pruebas digitales. learn on/off Activa una "learn flag" antes de ejecutar una prueba. El programa aprende los CRCs para cualquier prueba digital que contenga sentencias de VCL "compress", y almacena los resultados (para futuras pruebas) con el codigo objeto para la prueba. (tambien usado para aprender algunas pruebas analogicas). Carga el codigo objeto para una prueba VCL en memoria e inicia la prueba. Continua ejecutando una prueba digital que fue detenida o pausada. No se puede continuar una prueba que fue detenida por un error.
Test test cont 5.1.7. Proteccion de Safeguard.
Si la prueba no esta controlada correctamente, puede causar stress en los dispositivos que son manejados (upstream) por el dispositivo bajo prueba. , esto es, los cuales estan conectados a las entradas del DUT y seran overdriven (sus salidas seran conectadas a niveles de voltaje). Los dispositivos que son "overdriven" estan sujetos a dao potencial por calentamiento. HP SAFEGUARD proteje los circuitos de este tipo de dao. Que es Safeguard?
Pag 69 de 86

La proteccion de safeguard es una opcion automatica de las pruebas digitales en HP3070.Establece los limites de tiempo para las pruebas, esto es para proteger los circuitos integrados contra daos causados por estress de overdriven de dispositivos. El limite de tiempo esta referido como "timeout"; este automaticamente detiene la prueba si el limite de tiempo es alcanzado.
5.1.8. Introduccion a VCL (Vector Control Languaje). El lenguaje de control de vectores (VCL) es un lenguaje estructurado y versatil diseado para simplificar la construccion de pruebas. Las pruebas de VCL pueden ser hechas para probar un solo dispositivo In circuit o Funcionalmente un grupo de dispositivos. En las pruebas VCL, el compilador genera diferentes archivos objeto dependiendo de si una prueba de libreria (library) o un objeto estan siendo compilados.. Para una libreria, solo el archivo "<test name>.o" es producido, el archivo list ".l" es opcional.. El archivo ".o" contiene informacion la cual sera usada despues por el generador del programa para producir una prueba ejecutable. Para una prueba ejecutable, muchos archivos pueden ser producidos. Estos son colocados en el directorio "digital" para una prueba In circuit o bajo el directorio "functional/<test name>" para una prueba funcional de un cluster .Estos archivos son: "<test name>.o" "<test name>.r" Archivo objeto conteniendo informacion requerida por el sistema para ejecutar las pruebas. Archivo objeto temporal conteniendo la informacion sobre los recursos del sistema requeridos para la asignacion de pines. El archivo es borrado cuando el archivo ".o" es generado. Archivo de listado opcional conteniendo el listado de la prueba y mensajes generados por el compilador. El archivo es producido si se especifica el parametro "list" al compilador. Archivo opcional que relaciona los vectores en el orden que son ejecutados, con el orden en que son definidos en la prueba. Este archivo es usado solo por el software de debug. Especifique la opcion "debug" o use la sentencia "generate debug" en la prueba de VCL para obtener este archivo.
"<test name>.l"
"<test name>.d"
Se pueden editar los archivos fuente y los archivos "list" creados por el compilador usando cualquier editor del sistema. Los archivos objeto contienen codigos que no pueden ser editados. Para cambiar una archivo objeto, debe editar el archivo fuente y compilarlo para generar un nuevo archivo objeto. El nuevo codigo reemplazara al codigo existente en el archivo objeto. 5.1.9 Estructura de una prueba de vectores (VCL test). Una prueba de VCL consiste de cuatro secciones: Declaracion Timing Definicion de vectores Ejecucion de vectores. Las secciones deben estar en ese orden, y cada seccion tiene sus propias sentencias.
Pag 70 de 86
Secciones de una prueba de vectores

Seccion de declaracion. Declara el tipo de prueba , los recursos del sistema requeridos, el tipo de dispositivo y sus atributos. Todas las librerias deben contener al menos esta primera seccion de manera que el generado del programa pueda colocar los recursos del sistema y hacer las asignaciones de pines para el fixture. Seccion de Timing Define cualquier timing especial.
Seccion de Definicion de Define los vectores a ser usados para probar el dispositivo Vectores El uso de una seccion de definicion especial permite generar vectores complejos eficientemente. Si se estan bajando vectores de una archivo CAD, por ejemplo, se debe usar vectores PCF (Pattern Capture Format). Los vectores PCF (los cuales se explican mas adelante), combinan la definicion de vectores y las funciones de ejecucion y deben ser localizadas en la seccion de ejecucion de vectores de la prueba. Si todos los vectores en la prueba son vectores PCF , entonces la seccion de definicion no es requerida. Seccion de ejecucion de Contiene vectores PCF y/o las intrucciones para ejecutar vectores los vectores definidos en la seccion precedente. Esta seccion consiste de una o mas unidades digitales y (opcionalmente) subrutinas digitales; las subrutinas deben ser colocadas antes de las unidades digitales. Una unidad digital prueba una parte especifica de un dispositivo. En pruebas para dispostivos secuenciales, (memorias), el generador de programa descarta una unidad completa de la prueba si esa unidad ejecuta un vector que crea conflictos con el dispostivo. En pruebas para dispositivos combinacionales, las sentencias individuales pueden ser deshabilitadas si su ejecucion crea confllicto en el dispositivo. Lista de Sentencias en Digital. la prueba. A continuacion se encuentra una lista de las sentencias de VCL asociados con cada seccion de Standard Test Statements format (all sections). include (all sections) warning (all sections) Declaration section combinatorial sequential processor test digital enable loop counter generate debug default device assign to inputs outputs bidirectional capture -- pack Estableciendo el ambiente Estableciendo el ambiente Estableciendo el ambiente Captura de datos Habilita Homingloop dato de Debug Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Asignacion de Recursos Captura de datos Formato de los estados de los pines Archivos "include"
Pag 71 de 86

fixed power nondigital wait line family vector cylce receive delay wait terminated when use cards on set load set ref set slew rate set terminators outputs limited to disable with disabled device condition with conditioned device on failure report drive vector at event receive vector at event end timing set Salidas fijas en Homing loops Asignacion de Recursos Asignacion de Recursos Retardos y Disparos de Hardware Parametros de Prueba Parametros de Prueba Parametros de Prueba Retardos y Disparos de Hardware Asignacion de Recursos Parametros de Prueba Parametros de Prueba Parametros de Prueba Parametros de Prueba Requerimentos Varios Precondicion (deshabilitando y condicionando). Precondicion (deshabilitando y condicionando). Precondicion (deshabilitando y condicionando). Precondicion (deshabilitando y condicionando). Requerimentos Varios
Vector Definition Section vector initialize to set to receive drive upcounter downcounter graycounter end vector Bloque de vectores Definicion de vectores Definicion de vectores Definicion de vectores Definicion de vectores Vectores con contadores Vectores con contadores Vectores con contadores Bloque de vectores Vector Execution Section sub subend (or end sub) unit execute preset counter count call tied homingloop end homingloop generate nested repeat warning repeat times end repeat controllerloop end controllerloop compress capture Subrutinas digitales Subrutinas digitales Unidad Digital Ejecucion de vectores Vectores con contadores Vectores con contadores Subrutinas digitales Conflictos con unidades Homing loop Homing loop Ciclos de repeticion Ciclos de repeticion Ciclos de repeticion control de Ciclos control de Ciclos Compresion y Cyclic Redundancy Checks (CRC). Captura de datos
Pag 72 de 86

end capture fetch halt pause message continue analog delay for cooling end unit unit disable method unit disable test end compress Captura de datos Captura de datos sentencia de Control de prueba. sentencia de Control de prueba. Mensaje para vectore que fallan. sentencia de Control de prueba. sentencia de Control de prueba. Unidad Digital Precondicion de mutlivectores Deshabilitando dispositivos con buses. Compresion y Cyclic Redundancy Checks (CRC).
Declaracion de las sentencias de VCL. Esta seccion contiene una breve descripcion de las sentencias de VCL, ordenadas en orden alfabetico. ! (commentario) assign to bidireccional Capture Todas las secciones igual que el comentario de BT-Basic (Declaracion) asigna nombres (identificadores) a grupos de pines de los dispositivos. (Declaracion) declara cuales grupos de pines son bidireccionales. (Ejecucion de vectores) Comienza la captura de un bloque. Los datos capturados son almacenados en la RAM de captura. "capture" es tambien una palabra secundaria a sentencias de ejecucion de vector ("count" "execute"y "preset counter") (Declaracion) especifica los nodos a ser capturados, el tipo de datos (serial o paralelos) y el formato de los datos. (Ejecucion de vectores) llama una subrutina digital y pasa los vectores a la misma. (Declaration) declara que el dispositivo a ser probado tiene solamente circuitos combinacionales, el default es "sequential" (Ejecucion de vectores) inicia un bloque de compresion, las respuestas actuales del DUT en todos los vectores del bloque son aadidos al CRC. (Declaracion) provee al generador de programa la informacion necesaria para condicionar un dispositivo. (Declaracion) especifica cuales dispositivos , ademas del DUT han sido condicionados durante la duracion de la prueba. (Ejecucion de vectores) usado en una prueba mezclada (mixed test) para detener (pausar) la prueba digital y ejecutar la prueba analogica. (Ejecucion de vectores) marca el inicio de un ciclo controlado en una prueba mezclada. (Ejecucion de vectores) incrementa o decrementa un contador y ejecuta el vector que lo contiene. (Decalaracion) usado en pruebas ejecutables para especificar el identificador de dispositivo a ser probado. (Ejecucion de vectores) detiene la prueba digital para un periodo normal de retardo. (Decalaracion) provee al generador del programa la informacion necesaria para deshabilitar dispositivos con bus. (declaracion) especifica cuales dispositivos ademas del DUT han sido deshabilitados durante la prueba. (definicion de vectores) asigna un contador descendente a un vector.
capture ---pack call combinatorial compress condition with conditioned device continue analog controller loop count default device delay for cooling disable with disabled device downcounter
Pag 73 de 86

drive
(definicion de vectores) declara cuales pines bidireccionales son entradas en el dispositivo (drivers del sistema) para el vector en el cual aparece la sentencia. enable loop counter (Declaracion) habilita los contadores homing loops. end capture (Ejecucion de vectores) marca el fin de un bloque de captura. end compress (Ejecucion de vectores) marca el fin de un bloque de compresion. end controllerloop (ejecucion de vectores) marca el fin de un ciclo controlado en una prueba mezclada. end homingloop (Ejecucion de vectores) marca el fin de un homing loop end pcf (ejecucion de vectores) marca el fin de un bloque de vectores PCF end repeat (Ejecucion de vectores) marca el fin de un ciclo repeat. end sub (ejecucion de vectores) marac el fin de una subrutina digital. end unit (ejecucion de vectores) marca el final de una unidad digital end vector (definicion de vectores) marca el fin de un bloque de vector. execute (ejecucion de vectores) ejecuta un vector (el cual no puede tener contadores family (declaracion) declara los niveles logicos a ser usados en la prueba de l dispositivo (TTL, CMOS, etc) fetch (ejecucion de vectores) fetches captura datos de la RAM de captura a las variables especificadas. fixed (declaracion) indica los pines de salida que no seran multiplexados a los pines internos del circuito. En una prueba funcional , las salidas en un "exit if pass" en un hooming loop deben ser fijas.(fixed) format (todas las secciones) declara la base (binario, octal, decimal, etc) de los numeros a ser usados por la sentencia"set to" en la seccion de ejecucion de vectores. generate debug (declaracion) especifica que el archivo de debug (<test>.d)sera producido cuando el archivo VCL sea compilado. generate nested repeat warning (ejecucion de vectores) especifica que los warnings seran un problema si los ciclos repeat no son optimizados. graycounter (definicion de vectores) asigna un contador de codigo gray a un vector. halt (ejecucion de vectores) temporalmente detiene la prueba digital, coloca en tercer estado los drivers y regresa el control al testplan. homingloop (ejecucion de vectores) marca el inicio de un homingloop include (todas las secciones) especifica el archivo que contiene las sentencias de VCL las cuales seran usadas en la prueba cuando sea compi lada. initialize to (definicion de vectores) copia la signacion de pines de un vector definido previamente. Inputs (declaracion) declara cuales grupos de pines del dispositivo son entradas al dispositivo (drivers). message (ejecucion de los vectores) especifica un mensaje a ser enviado al reporte de falla cada vez que falle un vector. nondigital (declaracion) declara cualquier pin del dispositivo que no sea digital Estos pines son ignorados durante el analisis de seguridad. on failure report (declaracion) especifica un mensaje de falla a ser enviado al reporte de falla en caso de que la prueba falle. outputs (declaracion) declara cuales grupos de pines son salidas del dispositivo (receivers) outputs limited to (declaracion) especifica el maximo numero de salidas las cuales pueden ser alto (o bajo) al mismo tiempo (usado para analisis de SAFEGUARD). pause (ejecucion de vectores) temporalmente detiene la prueba digital, mantiene los estados actuales de los drivers y regresa el control al testplan pcf (ejecucion de vectores) marca el inicio de un bloque de PCF.
Pag 74 de 86

pcf order is power preset counter processor receive receive delay repeat times (declaracion) especifica el grupo de nodos a los cuales los vectores de PCF seran aplicados. (declaracion) declara cuales grupos de pines de un dispositivo estan conectados a nodos de alimentacion en la tarjeta (+5V, +3.3V, etc) (ejecucion de vectores) coloca el contador a su estado inicial y ejecuta el vector que contiene el contador. (declaracion) Selecciona el modo del procesador para la prueba. (definicion de vectores) declara cuales pines bidireccionales son salidas del dispositivo (receivers) para el vector en el cual la sentencia aparece. (declaracion) establece el tiempo de espera en los vectores entre la aplicacion de los drivers y la de los receivers. (ejecucion de los vectores) inicia un ciclo "repeat" y especifica el numero de veces que sera ejecutado.
sequential set load set ref set slew rate set terminators set to sub subend test digital test time tied unit unit disable method unit disable test upcounter use cards on vector vector cycle wait line wait terminated when warning
(declaracion) declara que el dispositivo sera probado como un circuito secuencial (ej. Una memoria) , este es el default. (declaracion) coloca una carga (pull-up o pull-down) a ser colocada en receivers individuales (salidas del dispositivo). (declaracion) coloca los niveles logicos en drivers y receivers individuales. (declaracion) coloca el "slew rate" a ser usados en drivers individuales. (declaracion) conecta un terminador de diodo-clamp a un receiver, para mejorar la calidad de la seal a alta velocidad. (ejecucion de vectores) especifica los estados asignados a un grupo de pines. (ejecucion de vectores) marca el inicio de una subrutina y declara los nombres de sus vectores. (ejecucion de vectores) marca el fin de una subrutina y regresa la ejecucion del programa al punto llamado "call" (declaracion) especifica el identificador local de las variables provenientes del testplan a la prueba. (declaracion) especifica un estimado del tiempo tipico de ejecucion de la prueba. (declaracion) identifica el grupo de pines los cuales estan conectados juntos para una unidad individual. (ejecucion de vectores) inicia una unidad digital. (ejecucion de vectores) inicia una unidad digital la cual contiene sentencias de precondicionamiento para dispositivos que requieren precondicionamiento de multi-vector (ejecucion de vectores) inicia una uniadad digital que asegura que el dispositivo puede ser deshabilitado mientras otros dispositivos estan siendo probados. (definicion de vectores) asigna un contador ascendente a un vector (declaracion) especifica el tipo de pin card a ser usada para proveer los recursos a un grupo de pines. (definidion de vectores) inicia un bloque de vector y nombra el vector (declaracion) establecee el tiempo de vector cycle , esto es , el tiempo entre el inicio de un vector y el inicio del proximo. (declaracion) especifica las salidas de la tarjetas las cuales seran usadas como disparos (trigger) para terminar los retardos de hardware. (declaracion) especifica las condiciones en las wait lines que terminaran los retardos del hardware. (all sections) aade mensajes de precaucion al reporte de la prueba en el archivo "ipg/details" generado por el generador del programa.
Pag 75 de 86

Vectores ordinarios y vectores PCF. Los vectores ordinarios son definidos en la seccion de definicion de la prueba, estos vectores son ejecutados por las sentencias de ejecucion en la seccion de ejecucion de la prueba. Cada vector es definido por una serie de sentencias , las cuales , desde un punto de vista de diseo de pruebas, es mas eficiente que simplemente entrar caracteres de estados. PCF (Pattern capture format- formato de captura de patrones) consiste de 1s y 0s . Es usado con vectores generados en otros sistemas. Debido a que estos vectores pueden tener cualquier formato, deben ser transladados a un formato predefinido, PCF antes de que puedan ser usados en los sistemas HP3070. Los vectores PCF contienen las instrucciones de definicion y ejecucion de vectores asi que deben ir colocados directamente en la seccion de ejecucion de una prueba VCL. Como se menciono, los vectores ordinarios, estan construidos de bloques de sentencias , pero los vectores PCF consiste de cadenas de 1s y 0s. Debido a esto, los vectores PCF son mas faciles de leer y entender que los vectores ordinarios, los vectores PCF son mas cortos ya que representan un patron simple , como un grupo de vectores representando un "walking-ones" usado para probar una RAM. Vectores: Que son? Los vectores usan los pines de entrada-salida del DUT. Un vector representa un set de bits (1s y 0s) a ser enviados en paralelo a las entradas del dispositivo y un set de bits esperado en respuesta de las salidas del dispositivo. El dispositivo es probado aplicando una serie de vectores al mismo, a travez de los drivers y receivers en las pin cards de la cabeza de prueba. Para cada vector, los drivers envian un patron de bits en paralelo a las entradas del DUT. Despues de algun tiempo de espera, los receivers leen las respuestas del dispositivo y comparan los datos recibidos contra los datos esperados. Si los datos actuales y los esperados son siguales, el proximo vector es enviado, si no son iguales, una falla es registrada y la correspondiente accion es tomada. Ejemplos de vectores. A continuacion un ejemplo de una seccion de definicion de un vector.
vector All_ones drive Bus1 set Data_in to "1111" set Results to "F" set Bus1 to"7" set I_O_bar to "1" end vector vector Mixed initialize to All_ones set Data_in to "0010" set Results to "9" end vector format binary Results vector Change receive Bus1
!Bidirectional group of pins declared as inputs ! Binary format (the default) - assigns "1" to each pin ! Hexadecimal format - same as binary "1111" ! Octal format - same as binary "111"
!copies all pin-states from vector All_ones ! Overrides the existing states ! Same as binary "1001" !change format on this group from hexadecimal to binary !bidirectional pins declared as outputs
Pag 76 de 86

set Bus1 to "5" set Results to "1001 set I_O_bar to "0" end vector ! Same as binary "0101"
Tal como se puede ver en el ejemplo, el formato en el cual los estados son asignados a los grupos de pines estan determinados por la sentencia "format". Asignando estados a vectores. A continuacion una lista de los estados que pueden ser asignados a los drivers y receivers en los vectores. Estos estados pueden tambien ser usados en las sentencias "assign to " en la seccion de Declaracion. 1 0 T or t K or k Z or z X or x >>>>> >>>>> >>>>> >>>>> >>>>> >>>>> high low toggle keep off for drivers off for receivers alto bajo complementa el estado anterior mantiene el estado anterior mantiene el tercer estado no importa
5.2. Pruebas Analogicas Funcionales

Una prueba analogica funcional aplica estimulos al dispositivo o circuito bajo prueba y mide su respuesta (ver figura 5-3). . Las sentencias hacen posible: * Conectar los buses de medicion. * Preparar sources y detectores. * Establecer el disparo adecuado. * iniciar la medicion.
Figura 5-3 Ejemplo de una prueba funcional analogica. 5.2.1. Sentencias para pruebas analogicas funcionales. A continuacion un listado y una breve explicacion de las sentencias de programacion asociadas con pruebas analogicas funcionales. = arm assigna valores a variables : valores numericos a variables numericas, y palabras a variables string. arma la frecuencia, pulso y los detectores de intervalo, tambien arma el subsistema de trigger,auxiliary coloca la fuente auxiliar de voltaje.
Pag 77 de 86
clear connect -powered Desconecta todos los buses de medicion, excepto aquellos previamente conectados con "clear connect keep" o "connect keep"), entonces conecta los buses especificados. clear connect keep conecta los especificados buses de medicion. connect - powered conecta los especificados buses de medicion. connect keep conecta los puertos Acces plus especificados a los nodos especificados. Las conexiones son mantenidas despues de la prueba. continue digital Pasa el control de la porcion analogica de una prueba mixta a la porcion digital. La sentencia equivalente es "continue analog". data/end data Marca el inicio y final de un bloque de datos analogicos. default device Especifica el default device de una prueba analogica funcional o mizta detector Activa un detector dim dimensiona un arreglo disconnect -- powered Desconecta los buses de medicion especificados. end on failure marca el fin de un ciclo " on failure". end subtest marca el find de una subtest end test marca el fin de una test. exit test sale del bloque de prueba y pasa el control a BT-Basic. fetch Obtiene el resultado de un detector. global Usada en bloques de subtest para declara variables como globales para la prueba y la sub-prueba. Cada subtest que use la variable debe declararla como global. gpconnect Cierra el GPrelay especificado. Esta sentencia coincide con la sentencia "gpconnect" de BT-Basic. gpdisconnect Abre el Gprelay especificado. Esta sentencia coincide con la sentencia "gpdisconnect" de BT-Basic initiate Enciende la fuente (source), el detector o envia un pulso de trigger. measure Activa el detector, obtiene el resultado y lo compara contra los limites. nonanalog Declara los pines que no son analogicos (sin conectar o digitales) en una libreria de pruebas analogicas off failure Desactiva un bloque "on failure" activo. on failure Marca el inicio de un bloque "on failure" pause pausa el programa y pasa el control a BT-Basic, donde la prueba puede continuar con la sentencia de BT-Basic "test cont". power pins Declara cuales pines estan conectador a nodos de alimentacion en la tarjeta. print Envia un mensaje al dispositivo "printer is" report Envia un mensaje al dispositivo "report is " report analog Compara el resultado de una medicion contra los limites especificados y produce datos para datalogging source Activa una fuente subtest Marca el inicio de una sub-prueba. test marca el inicio de una prueba test powered analog Marca el inicio de un bloque de prueba analogico. test powered mixed Marca el inicio de un bloque de prueba mixta trigger Activa las entradas y salidas de la capacidad de triggering values Marca el inicio de una lista de valores en un bloque de datos analogos. wait Espera el tiempo especificado antes de ejecutar la proxima sentencia.
5.2.2. Fuentes para prueba funcional analogica. La tarjeta ASRU provee una fuente primaria y una fuente auxiliar para la prueba funcional analogica. La fuente primaria es activada con la sentencia "source" y la fuente auxiliar con la sentencia "auxiliary".
Pag 78 de 86

La fuente primaria es un generador de onda que puede ser usado como: * Una fuente de DC de precision (dcv) * Una fuente de AC de precision (acv) * Una fuente de onda cuadrada de precision.(square) * Una fuente de onda triangular de precision.( triangle) * Un generador de ondas arbitrarias.(arb) Las fuentes auxiliares proveen una fuente adicional de precision para cualquier aplicacion. En adicion a las fuentes provistas por el sistema, pueden ser conectadas fuentes externas a travez de los puertos funcionales.
A continuacion se listan los nombres y caracteristicas de las fuentes del sistema que son disponibles para prueba analogica funcional. Source dcv sinc square triangle arb auxiliary Range -10.0 to +10.0 0 to 7.0 0 to 10.0 0 to 10.0 -10.0 to +10.0 -10.0 to +10.0 Units VDC Vrms Vpk Vpk Vpk VDC
5.2.3. Detectores para Prueba Funcional Analogica La tarjeta ASRU provee los detectores listados en la siguiente tabla. Estos detectores son activados con la sentencia "detector". En adicion a los detectores estandar provistos por el sistema, pueden ser conectados instrumentos externos a travez de los puertos funcionales.
Detector Range dcv - DC Voltmeter -160 to +160 acv -- AC Voltmeter 0 to 112 frequency- Frequency counter 1 to 60M pulse rising--Pulse Width Detector 25n to 1 pulse falling--Pulse Width Detector 25n to 1 interval -- Dual Channel Time Interval Counter 100n to digitizer -160 to 160 5.2.4. Estructura de los buses de medicion.
Units DCV Vrms Hertz seconds seconds seconds DCV
Los buses internos S, I , L, A, rcva, rcvb y rcvc son usados para la prueba funcional analogica. Tambien dos puertos funcionales pr ASRU (modulo) estan disponibles para la conextion de instrumentos externos. Un sistema completo (4 modulos) tiene 8 puertos funcionales, los cuales estan sealados como "ext1" a "ext8". El bus S conecta la fuente primaria "high" al dispositivo bajo prueba. La fuente primaria "low" es conectada automaticamente a la tierra digital y conectada a la tierra analogica. El bus A conecta la fuente auxiliar "high" al DUT su conexion "low" es conectada automaticamente a las tierras digital y analogicas como en la fuente primaria.
Pag 79 de 86

Los buses I, L, rcva, rcvb y rcvc conecta los detectores del sistema al DUT. Los buses rcva y rcvb hacen su conexion a travez de una tarjeta hybrida, y el bus rcvc a travez de la tarjeta de control. 5.2.5. Buses de las fuentes del sistema (system source) Las conexiones para las fuentes son: Source High dcv - dc source sinc - ac source square - ac source triangle- ac source arb-- waveform generator auxiliary -- dc source Ejemplo de una Prueba analogica Funcional. test powered analog clear connect s to "In" test "part_1" test "part_2" end test !connect the source bus for the entire test !call the subtest "part_1" !call the subtes "part_2" S bus S bus S bus S bus S bus A bus Low
subtest "part_1" connect I to "Node_1",; l to "GND" !connect the detector source dcv, amplitude 5 , on ! Set up the source detector dcv , axpect 5 ! Set up the detector measure 5, 4 !Execute the measurement end subtest subtest "part_2" connect I to "Node_2",; l to "GND" !connect the detector source dcv, amplitude .2 , on ! Set up the source detector dcv , axpect .7 ! Set up the detector measure .7, -.5 !Execute the measurement End subtest En este ejemplo, la fuente es conectada al mismo nodo en ambas sub-pruebas. La conexion de la fuente es hecha en el nivel de prueba , pero la fuente es activada en cada sub-prueba. Debido a que el detector (bus I) debe ser conectado a diferentes nodos, este es conectado y activado en cada sub-test
5.3. Pruebas Mixtas (analog & digital).

El sistema puede probar dispositivos mixtos, los cuales son dispositivos que tienen entradas y salidas analogicas y digitales. Un convertidor Analogico-Digital es un ejemplo de un dispositivo mixto. Una prueba mixta consiste de un directorio el cual contiene un archivo fuente analogico llamado "analog" y un archivo fuente digital llamado "digital". Los dos archivos fuentes son compilados en un archivo objeto llamdo "test.o". El archivo fuente digital de una prueba mixta, opera las entradas y salidas digitales del DUT, y el archivo fuente analogico opera las entradas y salidas analogicas del dispositivo.
Pag 80 de 86
Una prueba mixta siempre inicia en un archivo fuente digital, del cual es pasado el control al archivo analogico con la sentencia "continue analog"; observe que la prueba digital debe ejecutar al menos un vector antes de pasar el control a la prueba analogica. Una vez que la parte analogica tiene el control, este puede ser regresado a la parte digital con la sentencia "continue digital". El control puede ser pasado y regresado cualquier numero de veces. El archivo fuente analogico de una prueba mixta, como otras pruebas analogicas , esta escrita en bloques. Esta comienza con la sentencia "test powered mixed" y termina con la sentencia "end test". La parte digital es escrita como cualquiEr otra prueba de VCL.
Figura 5-4. Estructura de archivos de una prueba mixta.
Pag 81 de 86
6. Debug en HP3070
A continuacion se presenta una pequea explicacion de como se usa el debug en el HP3070.Para mas informacion, consultar la seccion de debug al final de cada seccion en los manuales de HP3070.(analog, digital,testjet, etc). 6.1.Debug en pruebas analogicas. En una ventana de BT-BASIC con el testplan cargado y la informacion de la tarjeta (se realiza mediante el comando load board). El debug es llamado mediante la sentencia debug board ejecutada en la ventana BT-BASIC. Al ejecutarse este comando, aparecera una ventana (llamada debug), en la cual se podran hacer las modificaciones necesarias a cada prueba para mejorar su realizacion. En la prueba de componentes analogicos, cualquier cambio realizado en el debug no se guardara en disco, se mantendra en memoria, solo cuando se guarde en disco y se compile , se mantendran los cambios en el archivo fuente y objeto. Cualquier modificacion que se haga en memoria no afectara el archivo fuente del programa. Existen dos tipos de pantallas de debug, el debug board y el debug test. (ver figura 6-1).
Pag 82 de 86

Figura 6-1. Pantalla de debug board En esta pantalla se pueden realizar pruebas de secciones completas de la tarjeta, tales como , cortos, componentes analogicos, testjet, poarity, etc. Para hacerlo , basta seleccionar macros > testplan macros > prueba, donde prueba es la seccion a la que se desea realizar la prueba. De esta manera, se inicializan las variables necesarias para realizar la prueba seleccionada, se realiza la prueba y se mandan en la pantalla de debug los resultados de las mismas. Para realizar la prueba del componente que fallo, basta seleccionarlo con el mouse y seleccionar en el menu Debug > debug selected tests y se abrira la pantalla de prueba (debug test), ver figura 6-2. En esta pantalla se pueden hacer cambios a la prueba de la tarjeta para arreglarla. Todos los cambios que se hagan a la prueba se ejecutan en memoria, mientras no se guarde en disco, el archivo fuente y objeto de la prueba no se modifican. Una vez que se esta seguro que la prueba esta estable, es necesario guardar el archivo y compilarlo para que la nueva informacion quede guardada en disco.
Figura 6-2. Pantalla de debug test 6.2. Debug de componentes digitales. La pantalla de debug para componentes digitales es diferente a la pantalla de debug de componentes analogicos, esta pantalla se muestra en la figura 6-3. Al debuguear un componente digital, se tiene acceso a diferentes herramientas para la modificacion de la prueba y/o busqueda de falla de un componente digital. Estas herramientas son: Un display para mostrar los estados aplicados al componente (lo esperado y la falla) util para detectar la falla del componente. Para habilitarlo, es necesario, seleccionar un pin del componente (normalmente el pin que falla), se usa la opcion Display para abrir el display y observar los estados.
Pag 83 de 86
Se pueden modificar los tiempos de vector cycle time y receive delay en el debug para modificarlos despues en el programa fuente de la prueba.
Figura 6-3. Pantalla de debug de componentes digitales.
7. Mantenimiento Preventivo y Correctivo .

El Mantenimiento preventivo del ICT HP3070 es necesario realizarlo de forma periodica para mantener en buen estado el equipo, y asegurar la correcta prueba de las tarjetas. El Mantenimiento preventivo consta de: Limpieza del equipo. (limpieza general y aspirado para remover polvo). Limpieza del sistema de vacio Diagnostico del sistema.
7.1. Limpieza del HP3070. En lo que respecta a la limpieza del equipo, se debe hacer usando un trapo mojado con agua o jabon, tratar de no usar alcohol salvo en casos donde exista alguna mancha. Limpiar el chasis, el monitor, la impresora, la bahia y tratar de limpiar el teclado (las teclas) y el mouse.
Pag 84 de 86
El polvo tiende a acumularse en ciertas areas del equipo, es necesario retirarlo mediante una pistola de aire comprimido la cual debe tener un ionizador (de ser posible). Limpiar el polvo de los filtros, los ventiladores, en los modulos y especialmente en las fuentes MPU que alimentan las tarjetas de los modulos. Si existe exceso de polvo en estas fuentes, el equipo se apagara sin motivo alguno, indicando que no hay suficiente ventilacion en la fuente para seguir funcionando.. Otra parte critica es el sistema de vacio, ya que las valvulas tienden a llenarse de polvo , en esta caso es necesario abrirlas para limpiarlas internamente con el fin de remover el polvo que pueda existir dentro de las mismas.
7.2. Diagnostico del sistema. La finalidad del diagnostico al sistema es la de verificar el correcto funcionamiento del mismo. Se realiza mediante un programa el cual se ejecuta automaticamente cuando se ingresa con el login service1.una vez que se inicializa el login y entra, aparece la pantalla mostrada en la figura 7-1. En esta pantalla se puede seleccionar diferentes tipos de pruebas a la maquina. Para realizar el diagnostico del equipo es necesario contar con el fixture de diagnostico. Para un diagnostico completo seleccione con el mouse System Diagnostics y a continuacion Full Diagnostics.
Figura 7-1. Pantalla de diagnostico. Esto realizara la prueba (diagnostico) completa al equipo. El diagnostico durara aproximadamente 1 hora, el tiempo puede variar de acuerdo a la configuracion del equipo. En pantalla se mostraran las fallas conforme se vayan encontrando , si no se encuentran, no apareceran mensajes. En la parte superior de la pantalla aparece el status del diagnostico, en que modulo y que prueba se esta ejecutando. Para realizar pruebas individuales o a una parte del equipo es necesario usar las otras opciones (support bay, module cards, test number entry, etc). Todas las pruebas estan identificadas por un numero, en base a este numero se puede saber que parte del equipo esta fallando. Para mas informacion consultar los manuales de servicio del equipo.
Pag 85 de 86
Tambien se pueden hay otras opciones , tales como, verificar la configuracion, apagar o encender la cabeza de prueba, fijar o soltar el fixture de prueba, etc. Tambien se puede ver el historial de diagnosticos hechos al equipo. (todo esto en las softkeys que se encuentran abajo de la pantalla de diagnostico). Los tipos de diagnostico que se pueden realizar son: Diagnostico del sistema. Verifica el estado de todos los componentes (tarjetas) del sistema contra limites pre-establecidos. Autoajuste. Esta prueba es realizada en forma automatica por la maquina cada vez que la temperatura del equipo varie +/- 5 . Esto se realiza con la finalidad de minimizar los efectos de la temperatura en las mediciones hechas por la ASRU.
Antes de realizar el diagnostico del sistema, es necesario que pase el autoajuste para evitar mediciones erroneas durante el mismo. La primera prueba realziada por la maquina es la verificacion de la temperatura, si encuentra una diferencia mayor de +/- 5, el diagnostico falla y las mediciones que siguen pueden ser erroneas.
Pag 86 de 86

Entrenamiento HP3070

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Entrenamiento HP3070

Cargado por

Copyright:

Formatos disponibles

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.

Equipos de Prueba In Circuit Test HP3070

Sistemas de Prueba In-Circuit Test.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 1- 1 Familia de Prueba HP3070. 1.1.3.Sistemas

de Prueba Funcional Serial.

de sistemas de un solo modulo.

Actualizaciones del sistema HP3070.

sistemas Quad- , Dual- y Single-Module ?

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Probe (Punta de Prueba).

Fuentes de alimentacion DUT.

de fuentes) en sistemas quad-module.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Module Power Unit

Controlador de la cabeza de prueba

2.Ambiente de Trabajo HP-Unix.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

La figura 2-1 muestra un ejemplo de una ventana de trabajo BT-basic.

Figura 2-1 Ventana BT-Basic

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

pwd mkdir rm basic more vi ls ll HPterm

3. Pruebas realizadas en In-Circuit-Test HP3070.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.2.Prueba de Cortos y Abiertos.(shorts & opens).

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.3.Tecnicas de Prueba de Cortos y Abiertos.

3.3.1. El proceso de prueba de cortos y abiertos.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

! Prueba primer par de nodos ! Segundo par de nodos contiene B.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 3-4 El corto es detectado.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 3-10. Division durante el aislamiento

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.4. Prueba de componentes analogicos sin alimentacion (Analog Unpowered).

Figura 4-1 Diagrama a bloques de la configuracion basica de una Prueba IN-Circuit

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

subend Bloque de Prueba Analogica.

! Fin de la subrutina de pruebas analogicas.

clear connect s to R1-1 ; i resistor 10k, 10, 10, re5, wb

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Usadas cuando se prueban diodos, zeners, y transistores npn o pnp.

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 4-7. Enhancement

3.4.6. Resumen de Sentencias de prueba In-Circuit

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

printer is pause report is test test cont tolerance margin

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Extra Digit (ed) Enhancement(en) Filter (fi)

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************