Está en la página 1de 108

Sistemas Digitales

Principios y Aplicaciones

Una introduccin al anlisis y al diseo basada en prcticas de laboratorio.


Ing. Jorge A. Sifuentes Lpez
Universidad Continental de Ciencias e Ingeniera

Tabla de Contenido
I UNIDAD: SISTEMAS DE NUMERACIN ..................................................................................... 5
1.1. SISTEMA DE NUMERACIN BINARIO (Base 2) ............................................................... 5
1.2. SISTEMA DE NUMERACIN OCTAL (Base 8) .................................................................. 6
1.3. SISTEMA DE NUMERACIN HEXADECIMAL (Base 16) ................................................... 7
1.4. CDIGO BCD (Codificacin Binaria Directa) .................................................................. 9
1.5. COMO INTEGRAR LOS DISTINTOS ELEMENTOS ............................................................. 9
1.6. CDIGO GRAY .............................................................................................................. 10
1.7. CDIGOS ALFANUMRICOS ......................................................................................... 11
1.8. MTODOS DE PARIDAD PARA LA DETECCIN DE ERRORES ........................................ 12
1.9. ADICIN BINARIA ......................................................................................................... 12
1.10. REPRESENTACIN DE NMEROS CON SIGNO ............................................................. 13
1.11. CONTROL DE LECTURA 01: ........................................................................................... 18
II UNIDAD: LGEBRA DE BOOLE ............................................................................................... 20
2.1. CONSTANTES Y VARIABLES BOOLEANAS ..................................................................... 20
2.2. TABLAS DE VERDAD ..................................................................................................... 21
2.3. OPERACIN OR ............................................................................................................ 22
2.4. OPERACIN AND .......................................................................................................... 23
2.5. OPERACIN NOT .......................................................................................................... 24
2.6. DESCRIPCIN ALGEBRAICA DE CIRCUITOS LGICOS ................................................... 25
2.7. EVALUACIN DE LAS SALIDAS DE LOS CIRCUITOS LGICOS ........................................ 27
2.8. IMPLANTACIN DE CIRCUITOS A PARTIR DE EXPRESIONES BOOLENAS ..................... 28
2.9. COMPUERTAS NOR Y NAND ........................................................................................ 29
2.10. TEOREMAS DE BOOLE .................................................................................................. 32
2.11. TEOREMAS DE MORGAN ............................................................................................. 35
2.12. UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR ................................................. 37
2.13. TAREA ACADMICA 01 ................................................................................................. 40
III UNIDAD: LGICA COMBINACIONAL ..................................................................................... 42
3.1. FORMA DE SUMA DE PRODUCTOS .............................................................................. 42
3.2. FORMA DE PRODUCTO DE SUMAS .............................................................................. 43
3.3. SIMPLIFICACIN DE CIRCUITOS LGICOS .................................................................... 43
3.4. SIMPLIFICACIN ALGEBRAICA ..................................................................................... 44
3.5. DISEO DE CIRCUITOS LGICOS COMBINATORIOS..................................................... 45
3.6. MTODO DEL MAPA DE KARNAUGH ........................................................................... 49
3.7. ALGORITMO DE QUINE MCCLUSKEY ......................................................................... 57
3.8. CIRCUITOS OR Y NOR EXCLUSIVOS .............................................................................. 63
3.9. CONTROL DE LECTURA 02 ............................................................................................ 66
IV UNIDAD: LGICA SECUENCIAL ............................................................................................. 69
4.1. REGISTRO BSICO CON COMPUERTAS NAND ............................................................. 69
4.2. REGISTRO BSICO CON COMPUERTAS NOR ................................................................ 71
4.3. SEALES DE RELOJ Y FLIP FLOPS SINCRONIZADOS POR RELOJ .................................... 72
4.4. FLIP-FLOP J-K SINCRONIZADO POR RELOJ ................................................................... 72
4.5. FLIP-FLOP D SINCRONIZADO POR RELOJ ..................................................................... 73
4.6. MULTIVIBRADOR MONOESTABLE................................................................................ 77
4.7. MULTIVIBRADOR ASTABLE .......................................................................................... 78
4.8. TAREA ACADEMICA 02 ................................................................................................. 80
V UNIDAD: CONTADORES Y REGISTROS ................................................................................... 81
5.1. CONTADORES SNCRONOS (PARALELOS) .................................................................... 81
5.2. REGISTROS EN CIRCUITOS INTEGRADOS ..................................................................... 85
5.3. ENTRADA PARALELO / SALIDA SERIAL ......................................................................... 88
5.4. ENTRADA SERIAL / SALIDA PARALELO ......................................................................... 88
VI UNIDAD: CIRCUITOS LGICOS MSI ...................................................................................... 89
6.1. DECODIFICADORES ...................................................................................................... 89
6.2. DECODIFICADORES DE BCD A SIETE SEGMENTOS ....................................................... 94
6.3. CODIFICADORES ........................................................................................................... 96
6.4. MULTIPLEXORES (SELECTORES DE DATOS) .................................................................. 98
6.5. DEMULTIPLEXORES (DISTRIBUIDORES DE DATOS) .................................................... 100
6.6. COMPARADORES DE MAGNITUD .............................................................................. 101
6.7. CONVERTIDORES DE CDIGO .................................................................................... 101
6.8. REGISTROS DE TRES ESTADOS ................................................................................... 104
CIRCUITOS INTEGRADOS TTL ................................................................................................. 106












I UNIDAD:
SISTEMAS DE NUMERACIN
El sistema de numeracin binario es el ms importante en los sistemas digitales, pero
hay otros que tambin lo son. La importancia del sistema decimal radica en que se utiliza
universalmente para representar cantidades fuera de un sistema digital. Ello significa que
habr situaciones en las cuales los valores decimales tengan que convertirse en valores
binarios antes de que se introduzcan en el sistema digital. Por ejemplo, cuando se presiona un
nmero decimal en una calculadora porttil (o una computadora), los circuitos que estn
dentro del dispositivo convierten en nmero decimal en un valor binario.
De igual manera habr situaciones en que los valores binarios de las salidas de un
circuito digital tengan que convertirse a valores decimales para presentarse al mundo exterior.
Por ejemplo, una calculadora (o computadora) utiliza nmeros binarios para calcular
respuestas a un problema, luego los convierte a un valor decimal antes de mostrarlos en la
pantalla.
1.1. SISTEMA DE NUMERACIN BINARIO (Base 2)
1.1.1. CONVERSIONES DE BINARIO A DECIMAL:
MSB LSB
1 1 0 1 1
2

2
4
+ 2
3
+ 0 + 2
1
+ 2
0

16 + 8 + 0 + 2 + 1

=27
10
(decimal)

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 6



MSB (MOST SIGNIFICANT BIT): bit ms significativo.
LSB (LEAST SIGNIFICANT BIT): bit menos significativo.

Ejercicio:
a) Convierta 10110101
2
a decimal.
b) Cul es el valor del MSB de un nmero de 16 bits?
1.1.2. CONVERSIONES DE DECIMAL A BINARIO:
Primer mtodo:
45
10
= 32 16 8 4 2 1
2
5
+ 0 + 2
3
+ 2
2
+ 0 + 2
0

1 0 1 1 0 1

=101101
2
(binario)

Segundo mtodo: (Divisin repetida)

25
10
2
=11001
2

1 12 2
0 6 2
0 3 2
1 1
1
MSB

Ejercicio:
a) Convierta 83
10
a binario empleando ambos mtodos.
b) Comprobar la respuesta del ejercicio anterior convirtiendo de nuevo a decimal.
1.2. SISTEMA DE NUMERACIN OCTAL (Base 8)
Tiene 8 posibles dgitos: 0, 1, 2, 3, 4, 5, 6 y 7.
1.2.1. CONVERSIN DE OCTAL A DECIMAL:
372
8

= 3x8
2
+ 7x8
1
+ 2x8
0

= 3x64 + 7x8 + 2x1
= 250
10


24.6
8

= 2x8
1
+ 4x8
0
+ 6x8
-1

= 16 + 4 + 0.75
= 20.75
10

Ejercicio:
a) Convierta 614
8
a decimal.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 7


b) Convierta 30.4
8
a decimal.
1.2.2. CONVERSIN DE DECIMAL A OCTAL:
266
10
8
=412
8

2 33 8
1 4
1
MSB
Ejercicio:
a) Convierta 146
10
a octal.
b) Convierta 265
10
a octal.
1.2.3. CONVERSIN DE OCTAL A BINARIO:
4 7 2
8

= 100111010
2

1
100
1
111
1
010

Dgito Octal Binario
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1

1.2.4. CONVERSIN DE BINARIO A OCTAL:
0 1 1 0 1 0 1 1 0
2
= 326
8


3 2 6

Ejercicio:
a) Convierta 10011101
2
a octal.
b) Escriba los 3 nmeros siguientes de esta secuencia de conteo octal:
624, 625, 626, ____, ____, ____.
1.3. SISTEMA DE NUMERACIN HEXADECIMAL (Base 16)
Tiene 16 posibles smbolos digitales: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E y F.
1.3.1. CONVERSIN DE HEXADECIMAL A DECIMAL:
356
16
= 3x16
2
+ 5x16
1
+ 6x16
0


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 8


= 768 + 80 + 6
= 854
10


2AF
16
= 2x16
2
+ 10x16
1
+ 15x16
0

= 512 + 160 + 15
= 687
10

Ejercicio:
a) Convierta 24CE
16
a decimal.
1.3.2. CONVERSIN DE DECIMAL A HEXADECIMAL:
423
10
16
= 1A7
16

7 26 16
10 1
1
MSB
Ejercicio:
b) Convierta 214
10
a hexadecimal.
1.3.3. CONVERSIN DE HEXADECIMAL A BINARIO:
9 F 2
16

= 100111110010
2
1 1 1
1001 1111 0010

Hexadecimal Decimal Binario
0 0 0 0 0 0
1 1 0 0 0 1
2 2 0 0 1 0
3 3 0 0 1 1
4 4 0 1 0 0
5 5 0 1 0 1
6 6 0 1 1 0
7 7 0 1 1 1
8 8 1 0 0 0
9 9 1 0 0 1
A 10 1 0 1 0
B 11 1 0 1 1
C 12 1 1 0 0
D 13 1 1 0 1
E 14 1 1 1 0
F 15 1 1 1 1

1.3.4. CONVERSIN DE BINARIO A HEXADECIMAL:
0 0 1 1 1 0 1 0 0 1 1 0
2

= 3A6
16



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 9


3 A 6
Ejercicio:
a) Convierta 101011111
2
a hexadecimal.
b) Escriba los 3 nmeros siguientes de esta secuencia de conteo hexadecimal:
6F8, 6F9, ____, ____, ____.
c) Convierta B2F
16
en octal.
d) Convierta 3117
8
a hexadecimal y luego de hexadecimal a binario.
1.4. CDIGO BCD (Codificacin Binaria Directa)
1.4.1. CDIGO DECIMAL CODIFICADO EN BINARIO:
8 7 4
10

= 100001110100
(BCD)
1 1 1
1000 0111 0100

9 4 3
10

= 100101000011
(BCD)
1 1 1
1001 0100 0011

El cdigo BCD no usa los nmeros: 1010, 1011, 1100, 1101, 1110, 1111. (por lo
general aparecen cuando se ha producido un error.
Ejercicio:
a) Convierta 0110100000111001
(BCD)
a su equivalente decimal.
b) Convierta el nmero 011111000001
(BCD)
a su equivalente decimal.
1.4.2. COMPARACIN DE BCD Y BINARIO:
137
10
= 10001001
2
(binario)
137
10
= 000100110111
(BCD)
(Codificacin binaria directa)
1.5. COMO INTEGRAR LOS DISTINTOS ELEMENTOS

Decimal Binario Octal Hexadecimal BCD
0 0 0 0 0000
1 1 1 1 0001
2 10 2 2 0010
3 11 3 3 0011
4 100 4 4 0100
5 101 5 5 0101
6 110 6 6 0110
7 111 7 7 0111
8 1000 10 8 1000

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 10


9 1001 11 9 1001
10 1010 12 A 0001 0000
11 1011 13 B 0001 0001
12 1100 14 C 0001 0010
13 1101 15 D 0001 0011
14 1110 16 E 0001 0100
15 1111 17 F 0001 0101

1.6. CDIGO GRAY

Decimal Binario Cdigo Gray
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 1010 1111
11 1011 1110
12 1100 1010
13 1101 1011
14 1110 1001
15 1111 1000

1.6.1. CONVERSIN DE BINARIO A GRAY:
DEC
=
0 0 1 1
=0010
GRAY

3 1


0 0 1 0

DEC
=
0 1 1 1
=0100
GRAY

7 1


0 1 0 0

1.6.2. CONVERSIN DE GRAY A BINARIO:
0 0 1 0
= 0011
2

=3
10

0 0 1
1
0 0 1 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 11




0 1 1 0
= 0100
2

=4
10

0 1 0
1
0 1 0 0


1.7. CDIGOS ALFANUMRICOS
Cdigo ASCII (American Standard CodeforInformationInterchange). Usa 7 bits, por
tanto tiene 2
7
=128 grupos de posibles cdigos.

Carcter 7 bit ASCII Octal Hex Carcter 7 bit ASCII Octal Hex
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
100 0001
100 0010
100 0011
100 0100
100 0101
100 0110
100 0111
100 1000
100 1001
100 1010
100 1011
100 1100
100 1101
100 1110
100 1111
101 0000
101 0001
101 0010
101 0011
101 0100
101 0101
101 0110
101 0111
101 1000
101
102
103
104
105
106
107
110
111
112
113
114
115
116
117
120
121
122
123
124
125
126
127
130
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
Y
Z
0
1
2
3
4
5
6
7
8
9
Blank
.
(
+
$
*
)
-
/
,
=
<RETURN>
<LINEFEED>
101 1001
101 1010
011 0000
011 0001
011 0010
011 0011
011 0100
011 0101
011 0110
011 0111
011 1000
011 1001
010 0000
010 1110
010 1000
010 1011
010 0100
010 1010
010 1001
010 1101
010 1111
010 1100
011 1101
000 1101
000 1010
131
132
060
061
062
063
064
065
066
067
070
071
040
056
050
053
044
052
051
055
057
054
075
015
012
59
5A
30
31
32
33
34
35
36
37
38
39
20
2E
28
2B
24
2A
29
2D
2F
2C
3D
0D
0A

El siguiente es un mensaje codificado en ASCII. Cul es el mensaje?


100 1000 100 0101 100 1100 101 0000

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 12




HEX
48 45 4C 50
1 1 1 1

H E L P

Un operador est escribiendo un programa en BASIC en el teclado de cierta
microcomputadora. Esta convierte la pulsacin de cada tecla en su cdigo ASCII y lo
guarda en la memoria. Determinar los cdigos que sern colocados en la memoria
cuando el operador teclee la siguiente instruccin en BASIC.
GOTO 25

G 100 0111
O 100 1111
T 101 0100
O 100 1111
(blank) 010 0000
2 011 0010
5 011 0101

Ejercicio:
a) Codifique el siguiente mensaje en ASCII utilizando la representacin hexadecimal
COSTO = $72.
b) El siguiente mensaje, codificado en ASCII, se guarda en localidades consecutivas de
la memoria de una computadora:
1010011(S) 1010100(T) 1001111(O)1010000(P)
Cul es el mensaje?
1.8. MTODOS DE PARIDAD PARA LA DETECCIN DE ERRORES
C =
11000011
(par)
bit de paridad

A =
11000001
(impar)
bit de paridad impar
Ejercicio:
a) Un transmisor enva a un receptor datos codificados en ASCII con un bit de paridad
par. Muestre los cdigos que el transmisor enviar cuando transmita el mensaje
HELLO.
1.9. ADICIN BINARIA
La adicin o suma de dos nmeros binarios se efecta exactamente en la misma forma
que la suma de nmeros decimales. De hecho, la adicin binaria es ms simple, ya que existen
menos casos de que deben aprenderse. Primero repasaremos brevemente la adicin decimal.



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 13


3 7 6 + LSD
4 6 1
8 3 7

6+1 = 7
7+6 = 13-10
(BASE)
= 3
1+3+4 = 8

El dgito menos significativo se opera primer, produciendo una suma de 7. Luego se
suman los dgitos que se encuentran en la segunda posicin, para producir una suma de 13. Lo
que produce un acarreo de 1 en la tercera posicin. Esto produce un resultado de 8 en la
tercera posicin.
En la adicin binaria se siguen los mismos pasos generales.
0 1 1
(2)
(3)
+ 1 1 0
(2)
(6)
1 0 0 1
(2)
(9)

No es necesario considerar la adicin de ms de dos nmeros binarios al mismo
tiempo, ya que en todos los sistemas digitales la circuitera que en realidad efecta la suma
slo puede manejar dos nmeros a la vez. Cundo van a sumarse ms de dos nmeros, se
suman los dos primeros y el resultado se agrega al tercer nmero; y as sucesivamente. Esto no
constituye una desventaja grave, ya que las mquinas digitales modernas pueden realizar
comnmente una operacin de adicin en microsegundos o menos.
Ejercicio:
a) Sume los siguientes pares de nmeros:
10110
2
+ 00111
2

011.101
2
+010.010
2

1.10. REPRESENTACIN DE NMEROS CON SIGNO
En las computadoras digitales, los nmeros binarios se representan por medio de un
conjunto de dispositivos de almacenamiento binario (por lo general flip-flops). Cada dispositivo
representa un bit. Por ejemplo, un registro de flip-flops de 6 bits podra almacenar nmeros
binarios que van desde 000000 hasta 111111 (de 0 hasta 63 en decimal). Esto representa la
magnitud del nmero. Como la mayora de las computadoras y calculadoras digitales manejan
nmeros negativos y positivos, se necesita algn medio de representacin para el signo del
nmero (+ o -). Esto se lleva a cabo agregando otro bit al nmero denominado bit de signo. En
trminos generales, la convencin comn que se ha adoptado es que un 0 en el bit de signo
representa un nmero positivo y un 1 representa un nmero negativo.
A
6
A
5
A
4
A
3
A
2
A
1
A
0

0 1 1 0 1 0 0 =+52
10

1



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 14


Bit del signo Magnitud = 52
10

A
6
A
5
A
4
A
3
A
2
A
1
A
0

1 1 1 0 1 0 0 = -52
10

1


Bit del signo Magnitud = 52
10
Figura. Representacin de nmeros con signo en
forma de signo magnitud.
Aunque el sistema signo magnitud es bastante sencillo, por lo general las
computadoras y calculadoras no lo utilizan, porque la implementacin del circuito es mucho
ms compleja que la de otros sistemas. El sistema ms empleado para representar nmeros
binarios con signo es el sistema de complemento a 2. Antes de estudiarlo, primero veremos
como formar el complemento a 1 y el complemento a 2 de un nmero binario.
1.10.1. FORMA COMPLEMENTO A 1:
El complemento a 1 de un nmero binario se obtiene cambiando cada 0 por un 1 y
viceversa. En otras palabras, se cambia cada bit del nmero por su complemento. A
continuacin se ilustra este proceso.
1 0 1 1 0 1
2
Nmero binario original.
1 1 1 1 1 1
0 1 0 0 1 0
2
Se complementa cada bit para formar el complemento a 1.

De este modo, se afirma que el complemento a 1 de 101101
2
es 010010
2
.
1.10.2. FORMA COMPLEMENTO A 2:
El complemento a 2 de un nmero binario se obtiene tomando el complemento a 1 y
sumndole 1 al bit menos significativo. A continuacin se ilustra este proceso para el nmero
101101
2
= 45
10
.
1 0 1 1 0 1
2
Equivalente binario de 45.
0 1 0 0 1 0
2
Se complementa cada bit para formar el complemento a 1.
+ 1
2
Se suma 1 para obtener el complemento a 2.
0 1 0 0 1 1
2
Complemento a 2 del nmero binario original.

1.10.3. REPRESENTACIN DE NMEROS CON SIGNOS MEDIANTE EL COMPLEMENTO A 2:
El sistema complemento a 2 para representar nmeros con signo, trabaja de la
siguiente manera:
Si el nmero es positivo, la magnitud est representada por su equivalente
binario verdadero y se agrega un cero antes del bit ms significativo.
S el nmero es negativo, la magnitud est representada por su equivalente en
complemento a 2 y se agrega un 1 antes del bit ms significativo.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 15


El sistema complemento a 2 se emplea para representar nmeros con signo porque,
como se ver ms adelante, permite efectuar la operacin de sustraccin mediante una
adicin. Esto es importante ya que significa que la computadora digital puede usar la misma
circuitera tanto para sumar como para restar, ahorrando as en hardware.
A
6
A
5
A
4
A
3
A
2
A
1
A
0

0 1 0 1 1 0 1 =+45
10

1


Bit del signo Nmero binario verdadero

A
6
A
5
A
4
A
3
A
2
A
1
A
0

1 0 1 0 0 1 1 = -45
10

1


Bit del signo Complemento a 2
Figura. Representacin de nmeros con signo en el
sistema complemento a 2.
Ejercicio:
a) Represente cada uno de los siguientes nmeros decimales con signo como nmeros
binarios con signo en el sistema complemento a 2. Utilice un total de 5 bits, incluido el bit
de signo:
(1) +13
(2) -9
(3) +3
(4) -2
(5) -8

Solucin:
(1) Como el nmero es positivo, la magnitud 13 se representar en su forma de magnitud
verdadera, es decir 13 = 1101
2
. Si se agrega el bit de signo 0 se tiene:
+13= 01101
2
1
Bit de signo
(2) Puesto que el nmero es negativo, la magnitud 9 tiene que ser representada por su
forma de complemento a 2:
1 0 0 1
2
=9
10
0 1 1 0
2
Complemento a 1
+ 1
2
Se suma 1 al LSB
0 1 1 1
2
Complemento a 2

Cuando se agrega el bit de signo, el nmero complemento con signo se convierte en:
-9 = 10111
2
1
Bit de signo

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 16


b) Cada uno de los siguientes nmeros es un nmero binario con signo en el sistema
complemento a 2. Determine el valor decimal en cada caso:
(1) 01100
2

(2) 11010
2

(3) 10001
2

c) Cul es el intervalo de nmeros decimales con signo que se puede representar con 8 bits?
Solucin:
El nmero negativo ms grande es
10000000
2
=-2
7
=-128
10

El nmero positivo ms grande es
01111111
2
=+2
7
-1=127
10
Por tanto el intervalo abarca de -128 a +127; existe un total de 256 valores diferentes,
incluido el cero. En forma alterna, dado que hay 7 bits de magnitud (N=7), entonces hay
2
N+1
= 2
8
= 256 valores diferentes.
1.10.4. ADICIN EN EL SISTEMA COMPLEMENTO A 2:
Caso I: Dos nmeros positivos. La adicin de dos nmeros positivos es bastante sencilla.
Considere la suma de +9 y +4.
+9 0 1 0 0 1 Cosumando
+4 0 0 1 0 0 Sumando
0 1 1 0 1 Suma = +13
l bits del signo

Caso II: Nmero positivo y nmero negativo menor. Considere la adicin de +9 y -4. Recuerde
que el nmero -4 estar en su forma complemento a 2. De este modo, +4 (00100) debe
convertirse a -4 (11100).
+9 0 1 0 0 1 Cosumando
-4 1 1 1 0 0 Sumando
1 0 0 1 0 1 Suma = +5
l bits del signo

Caso III: Nmero positivo y nmero negativo mayor. Considere la adicin de -9 y +4.
-9 1 0 1 1 1 Cosumando
+4 0 0 1 0 0 Sumando
1 1 0 1 1 Suma = -5
l bits del signo

Caso IV: Dos nmeros negativos.
-9 1 0 1 1 1 Cosumando
-4 1 1 1 0 0 Sumando
1 0 0 1 1 Suma = -13
l bits del signo

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 17


Ejercicio:
a) Sume los siguientes pares de nmeros con signo, Exprese la suma como un nmero binario
con signo y como un nmero decimal:
(1) 100111
2
+ 111011
2

(2) 100111
2
+ 011001
2





Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 18


1.11. CONTROL DE LECTURA 01:
1. Convertir 135
10
a binario.
a) 10000101
2

b) 10000110
2

c) 10001111
2

d) 10000111
2

e) 10011111
2

2. Convertir 76
10
a octal.
a) 115
8

b) 116
8

c) 117
8

d) 114
8

e) 113
8

3. Convertir 541
10
a hexadecimal.
a) 21A
16

b) 21E
16

c) 11D
16

d) 21D
16

e) 31D
16

4. Convertir 479
10
a BCD.
a) 010001111011
BCD

b) 010001110001
BCD

c) 010001111111
BCD

d) 010001111001
BCD

e) 011001111001
BCD

5. Convertir 101101
2
a decimal.
a) 45
10

b) 46
10

c) 44
10

d) 35
10

e) 55
10

6. Convertir 6254
8
a decimal.
a) 3233
10

b) 3244
10

c) 4444
10

d) 3234
10

e) 3254
10

7. Convertir 1A3F
16
a decimal.
a) 6719
8

b) 6719
2

c) 6719
10

d) 6719
16

e) 671A
10


8. Convertir 010010010110
(BCD)
a decimal.
a) 596
(BCD)

b) 597
10

c) 597
(BCD)

d) 496
10

e) 696
10

9. Convertir 10110111
2
a octal y
hexadecimal.
a) 267
8
B7
16

b) 266
8
A7
16

c) 267
8
A7
16

d) 237
8
B7
16

e) 567
8
B7
16

10. Convertir E61
16
a binario.
a) 111001101001
2

b) 111101100001
2

c) 111000000001
2

d) 111001100001
(BCD)

e) 111001100001
2

11. Convertir 724
8
a binario.
a) 111110100
2

b) 111010100
2

c) 111011100
2

d) 111010110
2

e) 101010100
2

12. Agregue un bit de paridad impar al cdigo
ASCII para la Z = 1011010.
a) 11011110
2

b) 11011110
2

c) 11011010
2

d) 11111010
2

e) 11000010
2

13. La conversin de decimal a ________
requiere la divisin repetida entre ocho.
a) Binario
b) Hexadecimal
c) BCD
d) Gray
e) Octal



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 19



14. La conversin de decimal a hexadecimal
requiere la divisin repetida entre ____.
a) 16
b) 8
c) 2
d) A
e) F
15. En el cdigo BCD, cada _______ se
convierte a su representacin binaria
equivalente de 4 bits.
a) grupo
b) bit 0
c) bit 1
d) cdigo
e) dgito
16. El cdigo _______ tiene la caracterstica
de que solo cambia un bit de una etapa a
la siguiente.
a) BCD
b) binario
c) hexadecimal
d) ASCII
e) gray
17. el cdigo _______ es el cdigo
alfanumrico de uso ms comn en los
sistemas de cmputo.
a) ASCII
b) gray
c) binario
d) octal
e) hexadecimal
18. Escriba el nmero resultante cuando se
incrementa cada uno de los siguientes
nmeros:
7777
8
7777
16
9FF
16
a) 10000
8
7778
16
A00
16

b) 7778
8
7778
16
10FF
16

c) 7770
8
7770
16
9F0
16

d) 7000
8
7777
16
9FF
16

e) 7777
8
7777
16
A00
16

19. Realice las conversiones siguientes entre
base 5 y decimal:
3421
5
=
726
10
=
a) 486
10
- 10401
5

b) 487
10
- 10402
5

c) 486
10
- 10301
5

d) 476
10
- 10401
5

e) 386
10
- 10401
5

20. Convertir 1010011
2
a su equivalente en
cdigo gray.
a) 1111110
GRAY

b) 1111010
GRAY

c) 1011010
GRAY

d) 1101010
GRAY

e) 1100010
GRAY



















II UNIDAD:
LGEBRA DE BOOLE
Como se indic anteriormente, los circuitos digitales (lgicos) operan en modo binario
donde cada voltaje de entrada y salida es un 0 o un 1; las designaciones 0 y 1 representan
intervalos predefinidos de voltaje. Esta caracterstica de los circuitos lgicos nos permite
utilizar el lgebra booleana como herramienta para el anlisis y diseo de sistemas digitales.
En este captulo estudiaremos las compuertas lgicas, que son los circuitos lgicos ms
fundamentales, y observaremos cmo puede describirse su operacin mediante el uso del
lgebra booleana. Tambin veremos cmo pueden combinarse las compuertas lgicas para
producir circuitos lgicos y cmo pueden describirse y analizarse estos circuitos por medio del
lgebra booleana.
2.1. CONSTANTES Y VARIABLES BOOLEANAS
El lgebra booleana difiere de manera importante del lgebra ordinaria en que las
constantes y variables booleanas slo pueden tener dos valores posibles, 0 1. Las variables
booleanas se emplean con frecuencia para representar el nivel de voltaje presente en un
alambre o en las terminales de entrada y salida de un circuito. Por ejemplo, en cierto sistema
digital el valor booleano de 0 podra asignarse a cualquier voltaje en el intervalo de 0 a 0.8V, en
tanto que el valor booleano de 1 podra ser asignado a cualquier voltaje en el mbito de 2 a
5V.
Ya que slo puede haber dos valores, el lgebra booleana es relativamente fcil de
manejar en comparacin con la ordinaria. En el lgebra booleana no hay fracciones, decimales,

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 21


nmeros negativos, races cuadradas, races cbicas, logaritmos, nmeros imaginarios, etc. De
hecho en el lgebra booleana slo existen tres operaciones bsicas: OR, AND y NOT.
0 LGICO 1 LGICO
Falso Verdadero
Desactivado Activado
Bajo Alto
No S
Interruptor abierto Interruptor cerrado

2.2. TABLAS DE VERDAD
Una tabla de verdad es un medio para describir la manera en que la salida de un
circuito lgico depende de los niveles lgicos que haya en la entrada del circuito. La tabla
enumera todas las combinaciones posibles de niveles lgicos que se encuentran en las
entradas con su nivel de salida correspondiente x. En forma anloga, en la tabla se muestra
qu ocurre al estado de salida con cualquier grupo de condiciones de entrada.
Ntese que hay cuatro valores en la tabla de verdad de dos entradas, 8 en la tabla de
tres entradas y 16 en la de cuatro. El nmero de combinaciones de entradaser igual a 2
N
para
una tabla de verdad con N entradas. Obsrvese tambin que la lista de todas las
combinaciones posibles de entrada sigue la secuencia de conteo binario, as que resulta
sencillo expresar todas las combinaciones sin omitir una sola.

Salida
Entradas |
1 1 1
A B x
0 0 1
0 1 0
1 0 1
1 1 0



(a)



A B C x
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

(b)
A B C D x
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

(c)
Ejercicio:
a) Cul es el estado de salida del circuito de cuatro entradas que se muestra en la figura (c)
cuando totas las entradas son 1?
?
A
B
x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 22


b) Repita la pregunta 1 para las siguientes condiciones de entrada: A=1, B=0, C=1 y D=0.
2.3. OPERACIN OR
Suponga que A y B representan dos variables lgicas independientes. Cuando A y B se
combinan con la operacin OR, el resultado, x, se puede expresar como:

En esta operacin el signo + no representa la adicin ordinaria, en su lugar denota la
operacin OR cuyas reglas se dan en la tabla de verdad de la siguiente figura:
A B

0 0 0
0 1 1
1 0 1
1 1 1

(a) Tabla de Verdad

(b) Compuerta OR

Al observar la tabla de verdad se advertir que, excepto en el caso donde A=B=1 la
operacin OR es la misma que la suma ordinaria. Sin embargo, A=B=1 la suma OR es 1 (no 2
como en la adicin ordinaria). Esto resulta fcil de recordar si observamos que slo 0 y 1 son
valores posibles en el lgebra booleana, de modo que el valor mayor que se puede obtener es
1. Este mismo resultado se obtiene si tenemos x=A+B+C, en el caso donde A=B=C=1. Es decir:

Por tanto, podemos decir que en la operacin OR el resultado ser 1 si una o ms
variables es un 1.
La expresin x=A+B se lee como x es igual a A o B. Lo ms importante que debe
recordarse es que el signo + representa la operacin OR y no la adicin ordinaria.
Ejercicio:
a) Determine la salida de la compuerta OR de la siguiente figura. Las entradas A y B varan de
acuerdo con los diagramas de tiempos que se muestran en la figura. Por ejemplo, A
comienza en BAJO en t
0
va hacia ALTO en t
1
, regresa a bajo en t
2
y as sucesivamente.


A

B

A
B
x
A
B
x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 23


x

t
0
t
1
t
2
t
3
t
4
t
5
t
6



2.4. OPERACIN AND
Si dos variables lgicas A y B se combinan mediante la expresin AND, el resultado x,
se puede expresar como:

En esta expresin el signo representa la operacin booleana de AND, cuyas reglas se
dan en la siguiente tabla de verdad:
A B

0 0 0
0 1 0
1 0 0
1 1 1

(a) Tabla de Verdad

(b) Compuerta AND

Al observar la tabla, se advierte que la operacin AND es exactamente igual que la
multiplicacin ordinaria. Siempre que A o B sean cero, su producto ser cero; cuando A y B
sean uno, su producto ser 1. Por tanto podemos decir que en la operacin AND el resultado
ser 1 slo si todas las entradas son 1; en los dems casos el resultado ser 0.
La expresin se lee x es igual a A y B. El signo de multiplicacin por lo
general se omite como en el lgebra ordinaria, de modo que la expresin se transforma en
. Lo ms importante que debe recordarse es que la operacin AND es igual que la
operacin ordinaria de multiplicacin, donde las variables pueden ser 0 1.
Ejercicio:
a) Para las formas de onda de entrada en la siguiente figura, determine la salida x de la
compuerta AND.


A

B

x
A
B
x
A
B
x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 24



t
0
t
1
t
2
t
3
t
4
t
5
t
6
t
7



b) Determine la tabla de verdad para una compuerta AND de tres entradas.

A B C x

NTE7411
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

2.5. OPERACIN NOT
La operacin NOT difiere de la las operaciones OR y AND en que esta puede efectuarse
con una sola variable de entrada. Por ejemplo, si la variable A se somete a la operacin NOT, el
resultado x se puede expresar como:


Donde la barra sobrepuesta representa la operacin NOT. Esta expresin se lee x es igual a
NO A o x es igual a la inversa de A, o tambin x es igual al complemento de A. Cada una
de estas se utiliza frecuentemente y todas indican que el valor lgico de

es opuesto al
valor lgico de A. La tabla de verdad de la siguiente figura aclara esto en los dos casos, cuando
A=0 y A=1. Esto es:
A x

La presencia de un pequeo crculo
siempre denota inversin.
(b)
0 1
1 0

(a)
(a) Tabla de verdad.
(b) Smbolo para el inversor.

Ejercicio:

a) La salida del INVERSOR de la figura anterior se conecta a la entrada de un segundo
INVERSOR. Determine el nivel de salida del segundo INVERSOR en cada nivel de la entrada
A.

A
B
C
x
A x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 25


b) La salida de la compuerta AND se conecta a la entrada de un INVERSOR. Elabora la tabla de
verdad que muestre la salida del INVERSOR, y, para cada una de las combinaciones de las
entradas A y B.
A B



0 0
0 1
1 0
1 1

c) Comprobar en protoboard la tabla de verdad de las tres compuertas bsicas vistas
anteriormente:



2.6. DESCRIPCIN ALGEBRAICA DE CIRCUITOS LGICOS
Cualquier circuito lgico, sin importar que tan complejo sea, puede describirse
completamente mediante las operaciones que se definieron anteriormente, ya que los
circuitos de las compuertas OR, AND y NOT son los elementos bsicos de los sistemas digitales.
Por ejemplo, considere el circuito de la siguiente figura:


Este circuito tiene tres entradas A, B y C y una sola salida, x. Al utilizar la expresin
booleana para cada compuerta, podemos determinar con facilidad la expresin para la salida.
La expresin para la salida de la compuerta AND se escribe . Esta salida AND se
conecta como entrada a la compuerta OR junto con C, otra entrada. La compuerta OR opera
con sus entradas de forma tal que su salida sea la suma OR de las entradas. As, podemos
A
B
x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 26


expresar la salida OR como (esta expresin final podra escribirse mejor como
, ya que no importa qu termino de la suma OR se escriba primero).
En ocasiones puede existir confusin con respecto de cul operacin se efecta
primero. Para evitar esta confusin, se entender que si una expresin contienen las
compuertas AND y OR, la operaciones AND se efectan primero, a menos que hayan
parntesis en la expresin, en cuyo caso, la operacin dentro del parntesis se realizar
primero. Esta es la misma regla que se emplea en el lgebra ordinaria para determinar el
orden de las operaciones.
Ejemplo:

( )
Circuitos que contienen INVERSOR. Siempre que un INVERSOR se encuentra presente en un
diagrama de circuitos lgicos, su expresin de salida es simplemente igual a la expresin de
entrada con una barra sobre ella.


Ejercicio:
a) Determine la expresin algebraica de los siguientes circuitos lgicos.



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 27




b) En el ejercicio (a.1) cambie cada compuerta AND por una compuerta OR y cambie la
compuerta OR por una AND. Luego escriba la expresin para la salida x.

2.7. EVALUACIN DE LAS SALIDAS DE LOS CIRCUITOS LGICOS
Una vez que se obtiene la expresin booleana para la salida de un circuito, el nivel
lgico de la salida se puede determinar para cualquier valor de las entradas del circuito. Por
ejemplo, suponga que deseamos conocer el nivel lgico de la salida x para el siguiente circuito:

)
En el caso donde . Como sucede en el lgebra ordinaria, el valor
de x se puede determinar sustituyendo los valores de las variables en la expresin y efectuado
las operaciones que se indican de la siguiente manera:

)
(

)
(

)


Ejercicio:
a) Evaluar la salida del circuito [ ( )

] , para









Determinacin del nivel de salida a partir de un diagrama. Tambin se puede determinar en
forma directa el nivel lgico de salida para los niveles de entrada dados, a partir de un
diagrama de circuito, sin usar la expresin booleana. Los tcnicos lo hacen frecuentemente
durante la deteccin de fallas o el anlisis de un sistema lgico, ya que tambin les indica cul

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 28


de todas las salidas de la compuerta supuestamente es la salida final. Para ilustrar esto,
veamos el siguiente circuito:




2.8. IMPLANTACIN DE CIRCUITOS A PARTIR DE EXPRESIONES BOOLENAS
Si la operacin de un circuito se define por medio de una expresin booleana, se
puede implantar directamente un diagrama de circuito lgico a partir de esa expresin. Por
ejemplo, si necesitramos un circuito que se definiera por , inmediatamente
sabramos que todo lo que se requera era una compuerta AND de tres entradas. Si
necesitramos un circuito que se definiera por

emplearamos una compuerta OR de


dos entradas con un INVERSOR en una de las entradas.
Suponga que deseamos construir un circuito cuya salida es

. Esta
expresin booleana contiene tres trminos (

), los cuales se operan todos con OR.


Esto nos indica que se requiere una compuerta OR de tres entradas.
Cada entrada de la compuerta OR es un trmino del producto AND, lo que significa que
se puede usar una compuerta AND con entradas adecuadas para generar cada trmino.
Este mismo enfoque general se puede seguir, aunque veremos que existen algunas
tcnicas ms eficientes. Sin embargo, por ahora se utilizar este mtodo directo para
minimizar los aspectos nuevos que tengan que aprenderse.




Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 29


Ejercicio:
a) Dibuje el diagrama del circuito que implementa la expresin

.











b) Implemente el circuito anterior en protoboard y comprobar la salida x en la tabla de
verdad:

A B C x P
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

2.9. COMPUERTAS NOR Y NAND
Otros dos tipos de compuertas lgicas, NOR y NAND, se utilizan extensamente en los
circuitos digitales. Estas compuertas combinan las operaciones bsicas AND, OR y NOT, las
cuales facilitan su descripcin mediante las operaciones del lgebra booleana que se
aprendieron anteriormente.
2.9.1. COMPUERTA NOR

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 30


En la Figura 2.9-1(a) se muestra el smbolo de una compuerta NOR de dos entradas. Es
igual al smbolo de la compuerta OR excepto que tiene un crculo pequeo en la salida, que
representa la operacin de inversin. De este modo, la compuerta NOR opera como una
compuerta OR seguida de un inversor, de manera de los circuitos de la Figura 2.9-1 (a) y (b)
son equivalentes y la expresin de salida para la compuerta NOR es

.
La tabla de verdad de la Figura 2.9-1 (c) muestra que la salida de la compuerta NOR es
el inverso de la salida de la compuerta OR en todas las posibles condiciones de entrada.

(a)

(b)
A B


0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
(c)
Figura 2.9-1 (a) Smbolo NOR; (b) Smbolo equivalente; (c) Tabla de Verdad
Ejercicio:
a) Determine la expresin booleana para una compuerta NOR de tres entradas seguida de un
inversor.
2.9.2. COMPUERTA NAND
En la Figura 2.9-2 se muestra el smbolo correspondiente a una compuerta NAND de
dos entradas. Es el mismo que de la compuerta AND, excepto por el pequeo crculo en su
salida. Una vez ms, este crculo denota la operacin de inversin. De este modo, la compuerta
NAND opera igual que la AND seguida de un INVERSOR de manera que los circuitos de la Figura
2.9-2(a) y (b) son equivalentes y la expresin de salida de la compuerta NAND es

.
La tabla de verdad de la Figura 2.9-2(c) muestra que la salida de la compuerta NAND es
la inversa exacta de la compuerta AND.

(a)

(b)

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 31


A B


0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
(c)
Figura 2.9-2 (a) Smbolo NAND; (b) Circuito equivalente; (c) Tabla de Verdad


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 32


2.10. TEOREMAS DE BOOLE
Hasta aqu hemos visto cmo se puede utilizar el lgebra booleana como auxiliar en el
anlisis de un circuito lgico y expresar su operacin matemticamente. Continuaremos
nuestro estudio del lgebra booleana investigando los diversos teoremas booleanas (reglas)
que nos pueden servir para simplificar las expresiones y los circuitos lgicos.
2.10.1. TEOREMAS CON UNA VARIABLE
Teorema (01) enuncia que, si cualquier variable se opera con un 0 en una compuerta AND, el
resultado tiene que ser cero. Esto es fcil de recordar porque la operacin AND es como la
multiplicacin ordinaria.



Teorema (02) tambin evidente por su comparacin con la multiplicacin ordinaria.



Teorema (03) se puede demostrar ensayando cada caso. Si , entonces ; si
, entonces . As .



Teorema (04) se puede probar en la misma forma. Sin embargo, tambin puede razonarse que
en cualquier momento, o su inversa , tiene que estar en el nivel , de modo que su
producto AND siempre tiene que ser .



Teorema (05) es directo ya que 0, sumado a cualquier nmero, no altera su valor en la suma
comn o en la adicin OR.



Teorema (06) afirma qu, si cualquier variable se opera con OR con 1, el resultado siempre
ser 1. Verificamos esto con ambos valores de x: y .
0
x 0
1
x x
x x
x
0
0
x x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 33




Teorema (07) puede demostrarse verificando los dos valores de x: y .



Teorema (08) se puede probar en forma similar, o simplemente se puede razonar que en
cualquier instante o tiene que estar en el nivel 1, de manera que siempre operemos con
OR un 0 y un 1, que siempre da como resultado 1.



Antes de presentar ms teoremas, debemos indicar que al aplicar los teoremas del (01)
al (08), la variable en realidad puede representar una expresin que contiene ms de una
variable.
Por ejemplo, si tenemos

). Podemos invocar al teorema (04) haciendo que


.
As, podemos decir que

) . La misma idea tambin puede aplicarse al uso


de cualquiera de estos teoremas.
2.10.2. TEOREMAS CON MLTIPLES VARIABLES
Los teoremas que se presentan a continuacin implican ms de una variable.
(09)
(10)
(11) ( ) ( )
(12) () ()
(13a) ( )
(13b) ( )( )
(14)
(15)
Los teoremas (09) y (10) se denominan leyes conmutativas. Estas leyes indican que no
importa el orden en que operamos dos variables con OR y AND; el resultado es el mismo.
1
1 x
x x
1
x

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 34


Los teoremas (11) y (12) son leyes asociativas, las cuales afirman que podemos agrupas
las variables en una expresin AND o en una OR en la forma que se desee.
El teorema (13) es la ley distributiva, la cual afirma que una expresin pueda
desarrollarse multiplicando trmino a trmino, como el lgebra ordinaria. Este teorema indica
asimismo que podemos factorizar una expresin. Es decir, si tenemos una suma de dos (o ms)
trminos, y cada uno contiene una variable comn, sta se puede factorizar como el lgebra
ordinaria.
Los teoremas (09) a (13) se pueden recordar fcilmente y son de uso sencillo, ya que
son idnticos a los del lgebra ordinaria. Cada uno se puede demostrar ensayando todos los
casos posibles para y .
El teorema (14) tambin se puede demostrar factorizando y usando los teoremas (06)
y (02).
Todos estos teoremas pueden ser de utilidad para simplificar una expresin lgica; es
decir, para reducir el nmero de trminos de la expresin. Cuando se hace esto, la expresin
reducida producir un circuito menos complejo que el que la expresin original habra
generado. Una buena parte del siguiente captulo se dedica al proceso de simplificacin de un
circuito. Por ahora, los siguientes ejemplos servirn para ilustrar la forma en que se pueden
aplicar los teoremas booleanos.
Ejemplos:
a) Simplifique la expresin

.

Solucin:

Factorice las variables comunes

utilizando el teorema (13)



)

Usando el teorema (08), el trmino entre parntesis es equivalente a 1. De este modo,

[Usando el teorema (02)]



b) Simplifique (

)( )

Solucin:

La expresin se puede desarrollar multiplicando los trminos [teorema (13)]




Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 35


Al invocar el teorema (04), el trmino

, asimismo [teorema (03)]





Al factorizar la variable B [teorema (13)], tenemos

(

)

Finalmente al usar los teoremas (02) y (06), tenemos



c) Simplifique



Solucin:

Al factorizar las variables comunes , tenemos

(

)

Al utilizar el teorema (15), podemos sustituir

por , as

( )

Ejercicio:

a) Use los teoremas (13) y (14) para simplificar


b) Use los teoremas (13) y (08) para simplificar


2.11. TEOREMAS DE MORGAN
Dos de los teoremas ms importantes del lgebra booleana fueron enunciados por el
eminente matemtico DeMorgan. Los teoremas de DeMorgan son de extrema utilidad en la
simplificacin de expresiones en las cuales se invierte un producto o suma de variables. Los
dos teoremas son:
(16) (
)
(17) ( )
El teorema (16) afirma que invertir la suma OR de dos variables es lo mismo que
invertir cada variable por separado y luego operarlas con AND. El teorema (17) expresa que
invertir el producto AND de dos variables es lo mismo que invertir cada variable por separado
y luego operarlas con OR.
Aunque estos teoremas se han enunciado en trminos de variables sencillas y , son
igualmente vlidos en situaciones donde y/o son expresiones que contienen ms de una
variable. Por ejemplo, apliqumoslo a la expresin (

) como se muestra a continuacin:



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 36


(

) (


Note que tratamos

como y a C como . El resultado se puede simplificar todava


ms ya que tenemos un producto

que se invierte. Al utilizar el teorema (17) la expresin se


transforma en:
(


Note que podemos reemplazar

por y as finalmente tenemos:


(


El resultado final contiene nicamente signos INVERSORES que invierten una sola
variable.
Ejemplos:
a) Simplifique la expresin (

) (

a una que solo tenga variables invertidas.



Solucin:

Utilizando el teorema (17) se puede reescribir

(

) (

)
(



Al cancelar las inversiones dobles tenemos por ltimo



b) Determine la expresin de salida para el circuito mostrado en la figura y simplifquela
usando los teoremas de DeMorgan.



Solucin:

La expresin para es

. Usando el teorema de DeMorgan para separar el signo de


inversin mayor:



Cancelando el doble signo de inversin en C, se obtiene.



Ejercicio:

B
z
C
A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 37


a) Use los teoremas de DeMorgan para convertir la expresin ( )

en una que
tenga solamente inversiones de variable sencilla.
b) Repita la pregunta (a) para la expresin


c) Realice un circuito que tenga la expresin de salida

usando solamente una


compuerta NOR y un INVERSOR.
2.12. UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NOR
Todas las expresiones booleanas constan de algunas combinaciones de las operaciones
bsicas OR, AND y NOT. As que cualquier expresin puede implantarse con las compuertas
OR, AND y los INVERSORES. Sin embargo, tambin es posible hacerlo nicamente con
compuertas NAND. Esto se debe a que dichas compuertas en combinaciones adecuadas
realizan las tres operaciones booleanas, OR, AND y NOT, como se muestra a continuacin:


-

INVERSOR



-

AND



-

OR

Ya que cualquier operacin booleana se puede ejecutar utilizando exclusivamente
compuertas NAND, se puede construir cualquier circuito lgico nicamente con compuertas
NAND. Lo mismo es cierto para las compuertas NOR. Esta caracterstica de las compuertas
NAND y NOR puede ser de mucha utilidad en el diseo de circuitos lgicos.


-

INVERSOR




-

OR

A
A
A
B
A
B
A
B
A
B
A
A
B
A
A
B

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 38




-

AND

Ejemplo:
Un diseador de circuitos lgicos tiene que implementar un circuito que satisfaga la expresin
utilizando el mnimo nmero de CI (circuitos integrados). l dispone de CI TTL
como 7400 (NAND), 7408 (AND) y 7432(OR).
Posibles implantaciones para el circuito:

(a)

(b)

(c)
El circuito final es ms eficiente debido a que emplean tres compuertas NAND de dos entradas
y se puede implantar con un solo circuito integrado, el 7400.
A
B
A
B
D
7408
1
2
3
7432
1
2
3
B
7408
4
5
6
A
C
C
A
D
B
C
7400
1
2
3
A
7400
9
10
8
D
B
7400
4
5
6

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 39


Ejercicio:

a) Realice la expresin ( )( ) utilizando las compuertas OR y AND. Luego lleve
a cabo la expresin utilizando solo compuertas NOR y convirtiendo cada compuerta OR y
AND en su implantacin NOR. Cul es el circuito ms eficiente?


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 40


2.13. TAREA ACADMICA 01
1) Escriba una expresin booleana para la salida . Determine el valor de en todas las
posibles condiciones de entrada y enlstelas en una tabla de verdad. (2 Puntos)

___

____
A B C x
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

2) Cambie la compuerta OR por una AND y la NAND por un NOR del ejercicio anterior. Luego
escriba la expresin para la salida x. (2 Puntos)
_____

____
3) Construya el circuito lgico correspondiente utilizando compuertas AND y OR, adems de
INVERSORES (2 Puntos).

(

)










4) Complete cada expresin: (2.5 Puntos)

a) =_____
b) =_____
c)

=_____
d) =_____
e) =_____
f) =_____
g) =_____
h)

=_____
i) =_____
j) =_____

5) Simplifique cada una de las siguientes expresiones: (5 Puntos)
a) ()(

)(

) =____________________
b)

=____________________
c) (

=____________________
d) (

)(

=____________________
e)

=____________________
x
C
B
A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 41


6) Implementar en protoboard el siguiente circuito que simula un interruptor de dos tiros,
similar a los empleados en los hogares para encender o apagar la luz con dos interruptores
diferentes. (4 Puntos)




7) Muestre como

puede implantarse con una compuerta NOR de dos entradas y


una compuerta NAND de dos entradas. (2.5 Puntos)








2
3
1
GND
1
2
3
SW2
2
3
1
SW1
5 VDC
R1
330
GND













III UNIDAD:
LGICA COMBINACIONAL
En el captulo anterior estudiamos la operacin de todas las compuertas lgicas bsicas
y utilizamos el lgebra booleana para describir y analizar circuitos construidos con
combinaciones de compuertas lgicas. Estos circuitos se pueden clasificar como circuitos
lgicos combinatorios puesto que, en cualquier instante, el nivel lgico en la salida depende de
la combinacin de niveles lgicos presentes en las entradas. Un circuito combinatorio no posee
la caracterstica de la memoria y as, su salida depende slo del valor regular de sus entradas.
En este captulo continuaremos nuestro estudio de los circuitos lgicos combinatorios.
Para comenzar, estudiaremos ms a fondo la aplicacin de circuitos lgicos. Se utilizarn dos
mtodos: uno usa los teoremas del lgebra booleana y el otro consiste en una tcnica de
mapeo. Adems estudiaremos tcnicas simples para disear circuitos lgicos que satisfagan un
conjunto determinado de requerimientos. Un estudio completo del diseo de circuitos lgicos
no es uno de nuestros objetivos; sin embargo, los mtodos que presentamos son ms que
suficientes para el tipo de situaciones de diseo que un tcnico encontrar.
3.1. FORMA DE SUMA DE PRODUCTOS
Los mtodos de diseo y simplificacin de circuitos lgicos que estudiaremos
requieren que la expresin lgica est en forma de suma de productos. Algunos ejemplos de
esta forma son:
1)


2)



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 43


Cada una de estas expresiones de suma de productos consta de dos o ms trminos
AND (Productos) que se operan con OR. Cada termino AND consta de uno o ms variables que
aparecen en forma complementada o no complementada.
3.2. FORMA DE PRODUCTO DE SUMAS
Existe otra forma general de expresiones lgicas que a veces se usa en el diseo de
circuitos lgicos. Se conoce como la forma de productos de suma y consiste en dos o ms
trminos OR (sumas) que se operan con AND en conjunto. Cada trmino OR contiene una o
ms variables en forma complementada o no complementada. He aqu algunas expresiones de
productos de suma:
1) (

)( )
2) (

)(

)
Los mtodos de simplificacin y diseo de circuito que se emplearn en esta obra
estn basados en la forma de suma de productos, por lo cual no se trabajar mucho con la
forma de productos de suma. Pero de vez en cuando, ocurrir en algunos circuitos lgicos que
tiene una estructura particular.
3.3. SIMPLIFICACIN DE CIRCUITOS LGICOS
Una vez que se ha obtenido la expresin para un circuito lgico, podemos reducirla a
una forma ms simple que contenga menos trminos o variables en uno o ms trminos. La
nueva expresin puede utilizarse para implantar un circuito que sea equivalente al original
pero que contenga menos compuertas y conexiones.
Para ilustrar esto, se puede simplificar el circuito de la figura (a) y generar el circuito de
la figura (b). Ya que ambos circuitos ejecutan la misma lgica, debe ser evidente que el circuito
ms simple resultar ms viable debido a que contiene menos compuertas y, por tanto, ser
ms pequeo y menos costoso que el original. Adems, la confiabilidad del circuito mejorar
porque hay menos interconexiones que pueden llevar a fallas potenciales del circuito.

(a) (

)

A
x
B
C
x
C
B
A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 44


(b)


3.4. SIMPLIFICACIN ALGEBRAICA
Los teoremas del lgebra booleana que estudiamos en el captulo anterior se puede
utilizar para ayudarnos a simplificar la expresin para un circuito lgico. Desafortunadamente,
no siempre es obvio qu teoremas deben aplicarse para producir el resultado ms simple.
Adems, no existe una manera sencilla de indicar si la expresin simplificada se encuentra en
su forma ms simple o si se pudiera simplificar an ms. As, la simplificacin algebraica con
frecuencia se convierte en un proceso de ensayo y error. Sin embargo, con experiencia uno
puede llegar a obtener resultados razonablemente buenos.
Ejemplo 01:
Simplifique el circuito lgico que se muestra a continuacin:

Solucin:
El primer paso consiste en determinar la expresin de salida. El resultado es:

)
Una vez que se determina la expresin, por lo general conviene eliminar todos los signos
inversores de mayor tamao por medio de los teoremas de DeMorgan y luego multiplicar
todos los trminos.

) Teorema (17)

( ) Cancelar inversiones dobles


Multiplicar

AA=A
Con la expresin en forma de suma de productos, debemos buscar variables comunes entre
los diversos trminos para su factorizacin. El primer y tercer trmino anteriores tienen a
en comn, que se puede factorizar como sigue:
(

]
z
B
C
A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 45


()

) Ahora podemos factorizar A


Este resultado ya no se puede simplificar ms. Su implementacin en circuito se muestra a
continuacin.

(

)
3.5. DISEO DE CIRCUITOS LGICOS COMBINATORIOS
Cuando se da el nivel de salida deseado de un circuito lgico en todas las posibles
condiciones de entrada, los resultados se pueden mostrar adecuadamente en una tabla de
verdad. La expresin booleana para el circuito requerido se puede determinar a partir de la
tabla de verdad. Por ejemplo, consideremos la figura (a), donde se muestra una tabla de
verdad para un circuito con dos entradas, A y B, y la salida x. la tabla muestra que la salida x
estar en el nivel 1 slo en el caso donde A=0 y B=1. Ahora slo falta determinar qu circuito
lgico producir la operacin que se desea efectuar. Debe estar claro que una posible solucin
es la que se muestra en la figura (b). Aqu se utiliza una compuerta AND con entradas

y , de
manera que

.
A B

0 0 0
0 1 1
1 0 0
1 1 0


(a)



(b)

Consideremos ahora el caso que se muestra en la siguiente figura, donde tenemos una
tabla de verdad que indica que la salida ser 1 en dos casos distintos: A=0, B=1 y A=1, B=0.
Cmo puede implantar esto?
A B

0 0 0
0 1 1
1 0 1
1 1 0
C
A
B
z
A
x
B
x
A
B

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 46





(a)



(b)

Este mismo procedimiento puede aplicarse a ejemplos con ms de dos entradas.
Considere una tabla de verdad para un circuito con tres entradas. Aqu hay tres casos donde la
salida ser . Se muestra el trmino AND que se requiere en cada uno de estos casos. Una
vez ms, note que en cada caso donde una variable es 0 aparece complementada en el
trmino AND. La expresin final para se obtiene operando con OR los tres trminos AND.
A B C x
0 0 0 0
0 0 1 0
0 1 0 1


0 1 1 1


1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1


Una vez que se ha determinado la expresin de salida a partir de la tabla de verdad en
forma de suma de productos, sta se puede construir fcilmente utilizando compuertas AND,
OR e INVERSORES, con lo que se obtiene un circuito ms eficiente.
Ejemplo 01:
Disee un circuito lgico que tenga tres entradas A, B y C y cuya salida sea alta slo
cuando la mayor parte de las entradas sean ALTAS.
Solucin:
Paso 1: Establecer la tabla de verdad.
Sobre la base del enunciado del problema, la salida debe ser 1 siempre que dos o
ms entradas sean 1; para el resto de los casos, la salida debe ser 0.
A B C x
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1


1 0 0 0
1 0 1 1



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 47


1 1 0 1


1 1 1 1

Paso 2: Escribir el trmino AND para cada caso donde la salida sea 1.
Hay cuatro de dichos casos, los trminos AND se muestran cercanos a la tabla de
verdad. Otra vez note cmo cada trmino AND contiene cada variable de entrada ya sea
invertida o en forma no invertida.
Paso 3: Escribir la expresin de suma de productos para la salida.


Paso 4: Simplificar la expresin de salida.
Esta expresin puede simplificarse de varias maneras. Quiz la forma ms rpida sea la
de darse cuenta que el ltimo trmino ABC tiene dos variables en comn con cada uno de los
otros trminos. Entonces podemos utilizar el trmino ABC apareciendo tres veces (recuerde
que esto es vlida en el lgebra booleana.


Al factorizar los pares de trminos apropiados, tenemos
(

) (

) (

)
Como cada trmino en el parntesis es igual a 1, tenemos

Paso 5: Implantar el circuito para la expresin final.
Ya que esta expresin est en forma de suma de productos, el circuito consiste en un
grupo de compuertas AND trabajando en una compuerta OR.


Ejemplo 02:
En el siguiente ejemplo, se utilizan cuatro lneas de seales A, B, C y D para representar
un nmero binario de 4 bits con A como el MSB y D como el LSB. Las entradas binarias se
x
C
A
B

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 48


alimentan a un circuito lgico que produce una salida ALTA slo cuando el nmero binario es
mayor que 0110
2
= 6
10
. Disee este circuito.
MSB

Circuito
lgico





LSB

Solucin:
A continuacin se muestra la tabla de verdad. Para cada caso en la tabla de verdad
hemos indicado el equivalente decimal del nmero binario representado con la combinacin
ABCD.
La salida z se pone en 1 en todos los casos donde el nmero binario es mayor que
0110. En todos los dems casos z es igual a cero. La tabla de verdad da la siguiente expresin
en suma de productos.
A B C D x
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1


1 0 0 0 1


1 0 0 1 1


1 0 1 0 1


1 0 1 1 1


1 1 0 0 1


1 1 0 1 1


1 1 1 0 1


1 1 1 1 1


La simplificacin de esta expresin ser una tarea formidable, pero se puede realizar
con un poco de cuidado. El proceso paso por paso implica la factorizacin y eliminacin de
trminos de la forma

) (

)

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 49


) (


Esto se puede reducir todava ms invocando al teorema (15), que indica que
. En este caso, e . As,



Como lo demuestra este ejemplo, el mtodo de simplificacin algebraica puede ser
muy largo cuando la expresin original contiene un nmero considerable de trminos. Esta es
una limitacin que no comparte el mtodo de mapas de Karnaugh, como veremos ms
adelante.
Ejercicios:
a) Escriba la expresin de suma de productos para un circuito con cuatro entradas y una
salida que ser ALTA slo cuando la entrada A es BAJA al mismo tiempo que otras dos
entradas son bajas.
b) Implante la expresin de la pregunta (a) utilizando solo compuertas NAND. Cuntas se
necesitan?
3.6. MTODO DEL MAPA DE KARNAUGH
El mapa de Karnaugh es un mtodo grfico que se utiliza para simplificar una ecuacin
lgica para convertir una tabla de verdad a su circuito lgico correspondiente en un proceso
simple y ordenado. Aunque un mapa de Karnaugh (que de aqu en adelante se abreviar como
mapa K) se puede utilizar para resolver problemas con cualquier nmero de variables de
entrada, su utilidad prctica se limita a seis variables. El siguiente anlisis se limitar a
problemas de hasta cuatro entradas, ya que los problemas con cinco y seis entradas son
demasiado complicados y se resuelven mejor con un programa de computadora.
3.6.1. FORMATO DEL MAPA DE KARNAUGH
El mapa K, al igual que una tabla de verdad, es un medio para demostrar la relacin entra las
entradas lgicas y la salida que se busca, a continuacin, se muestra tres ejemplos de mapas
D
B
z A
C

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 50


de k para dos, tres y cuatro variables, junto con las tablas de verdad correspondientes. Estos
ejemplos ilustran varios puntos importantes:
1) La tabla de verdad da el valor de salida X para cada combinacin de valores de
entrada. El mapa K proporciona la misma informacin en un formato diferente. Cada
caso en la tabla de verdad corresponde a un cuadrado en el mapa.

Por ejemplo en la figura (a) la condicin A=0, B=0 en la tabla de verdad
corresponde al cuadrado

en el mapa K. Ya que la tabla de verdad muestra X=1 para


este caso, se coloca un 1 en el cuadrado

en el mapa K. En forma similar, condicin


A=1, B=1 en la tabla de verdad corresponde al cuadrado del mapa K, ya que X=1
para este caso, se coloca un 1 en el cuadrado . Los dems cuadrados se llenan con
ceros. Esta misma idea se utiliza en los mapas de tres y cuatro variables que se
muestran en la figura.
2) Los cuadrados del mapa K se marcan de modo que los cuadrados horizontalmente
adyacentes slo difieran en una variable. Por ejemplo, el cuadrado superior de la
izquierda del mapa de cuatro variables es

, en tanto el cuadrado que se


encuentra a la derecha es

(slo la variable D es diferente). De la misma manera,


los cuadrados verticalmente adyacentes difieren solo en una variable.

Note que cada cuadrado del rengln superior se considera adyacente al
correspondiente cuadrado del rengln inferior. Asimismo, los cuadrados del extremo
izquierdo de la columna son adyacentes a los del extremo derecho de la columna.
A B
0 0 1


0 1 0
1 0 0
1 1 1

1 0
0 1


(a)
A B C x
0 0 0 1


0 0 1 1


0 1 0 1


0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1


1 1 1 0

1 1

1 0
1 0

0 0

(b)

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 51


A B C D x
0 0 0 0 0
0 0 0 1 1


0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1


0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1


1 1 1 0 0
1 1 1 1 1

0 1 0 0

0 1 0 0
0 1 1 0

0 0 0 0




(c)
3) A fin de que los cuadrados que son adyacentes tanto vertical como horizontalmente
difieran en una sola variable, el marcado de arriba hacia abajo debe hacerse en el
orden indicado

. Lo anterior tambin es vlido para el marcado de


izquierda a derecha.
4) Una vez que el mapa K se ha llenado con ceros y unos, la expresin de suma de
productos para la salida x se puede obtener operando con OR aquellos que contienen
un 1. En el mapa con tres variables de la figura (b), los cuadrados

contienen un 1, de modo que

.
3.6.2. AGRUPAMIENTO
La expresin de salida x se puede simplificar adecuadamente combinando los cuadros
en el mapa K que contengan 1. El proceso para combinar estos unos se denomina
agrupamiento.
Agrupamiento de grupos de dos (pares)
La figura (a) es el mapa K de una tabla de verdad con tres variables. Este mapa
contiene un par de unos que son verticalmente adyacentes entre s, el primero representa

y, el segundo

. Note que en estos dos trminos slo la variable A aparece en forma


normal y complementada (

permanecen sin cambio). Estos dos trminos se pueden


agrupar (combinar) para dar un resultado que elimine la variable A, ya que esta aparece en
forma normal y complementada. Esto se demuestra fcilmente como sigue:

0 0

1 0

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 52


1 0

0 0
(a)
Este mismo principio es vlido para cualquier par de unos vertical u horizontalmente
adyacentes. La figura (b) muestra un ejemplo de dos unos horizontalmente adyacentes. Estos
se pueden agrupar y luego eliminar la variable C, ya que aparecen en forma no
complementada y complementada para dar el resultado

0 0

1 1
0 0

0 0
(b)
Otro ejemplo se da en la figura (c). En un mapa K los cuadrados de los renglones
superior e inferior se consideran adyacentes. As, los dos unos en este mapa se pueden repetir
para dar una resultante de

1 0

0 0
0 0

1 0
(c)
La figura (d) muestra un mapa K que tiene dos pares de unos que se pueden agrupar.
Los dos unos en el rengln superior son horizontalmente adyacentes. Los dos unos en el
rengln inferior son, asimismo, adyacentes puesto que en un mapa K los cuadrados de las
columnas de los extremos izquierdo y derecho se consideran adyacentes. Cuando se agrupa el
par superior de unos la variable D se elimina (ya que aparece como

) para dar el trmino

. El agrupamiento del par inferior elimina la variable C para dar el trmino

. Estos dos
trminos se operan con OR a fin de obtener el resultado final para x.

0 0 1 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 53

0 0 0 0
0 0 0 0

1 0 0 1


Agrupamiento de grupos de cuatro (cudruples)
Un mapa K puede contener un grupo de cuatro unos que sean adyacentes entre s.
Este grupo se denomina cudruple.
En la parte (a) los cuatro unos son verticalmente adyacentes y en la parte (b) son
horizontalmente adyacentes. El mapa K de la figura (c) contiene cuatro unos en un cuadrado y
se consideran adyacentes entre s. Los cuatro unos en la figura (d) tambin son adyacentes
igual que los de la figura (e) ya que, como mencionamos anteriormente, los renglones superior
e inferior y las columnas de los extremos izquierdo y derecho se consideran adyacentes entre
s.
Cuando se repite un cudruple, el trmino resultante contiene slo las variables que
no cambian de forma para todos los cuadrados del cudruple. Por ejemplo, en la figura (a) los
cuatro cuadrados que contienen un uno son

. El anlisis de estos
trminos revela que solamente la variable C permanece sin alterarse (A y B aparecen en forma
complementada y no complementada). De este modo, la expresin resultante para x es
simplemente x = C.

0 1

0 1
0 1

0 1

0 0 0 0

0 0 0 0
1 1 1 1

0 0 0 0


(a) (b)

0 0 0 0

0 1 1 0
0 1 1 0

0 0 0 0

0 0 0 0
1 0 0 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 54

0 0 0 0

1 0 0 1


(c) (d)

1 0 0 1

0 0 0 0
0 0 0 0

1 0 0 1


(e)

Agrupamiento de grupos de ocho (octetos)
Un grupo de ocho unos que son adyacentes entre s se denomina octeto. El anlisis de los ocho
cuadrados agrupados en la figura (a) muestra que solo la variable B est en la misma forma
para los ocho cuadrados; las otras variables aparecen en forma complementada y no
complementada. As, para este mapa x=B.

0 0 0 0

1 1 1 1
1 1 1 1

0 0 0 0

1 1 0 0

1 1 0 0
1 1 0 0

1 1 0 0


(a) (b)

1 1 1 1

0 0 0 0
0 0 0 0

1 1 1 1

1 0 0 1

1 0 0 1
1 0 0 1

1 0 0 1



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 55


(c) (d)

3.6.3. PROCESO COMPLETO DE SIMPLIFICACIN
Hemos visto la forma en que se puede utilizar el agrupamiento de pares, cudruples y
octetos en un mapa K para obtener una expresin simplificada. Podemos resumir la regla para
agrupamiento de cualquier tamao: cuando una variable aparece en forma complementada y
no complementada dentro de un agrupamiento, esa variable se elimina de la expresin. Las
variables que son iguales en todos los cuadrados del agrupamiento deben aparecer en la
expresin final.
Recuerde que un agrupamiento mayor de unos elimina ms variables. Para ser
exactos, una agrupamiento de dos elimina una variable, uno de cuatro elimina dos variables y
uno de ocho elimina tres. Este principio se usar ahora para obtener una expresin lgica
simplificada a partir de un mapa K que contenga cualquier combinacin de unos y ceros.
Primero se delinear el procedimiento y luego se aplicar a varios ejemplos. Las etapas
que en seguida se muestran se lleva a cabo al utilizar el mtodo del mapa K para simplificar
una expresin booleana:
1) Construya el mapa K y coloque unos en aquellos cuadrados correspondientes a los
unos en la tabla de verdad. Coloque ceros en los otros cuadrados.
2) Examine el cuadrado para ver si hay unos adyacentes y repita aquellos unos que no
sean adyacentes a ningn otro uno. A stos se les llama unos aislados.
3) A continuacin, busque aquellos unos que sean adyacentes slo a otro uno.
4) Agrupe cualquier octeto aunque algunos delos unos ya fueron repetidos.
5) Agrupe cualquier cudruple que contenga uno ms unos que se hayan repetido,
asegurndose de utilizar el nmero mnimo de agrupamientos.
6) Agrupe cualquier par que sea necesario para incluir los unos que no se hayan repetido
an, asegurndose de utilizar el nmero mnimo de agrupamientos.
7) Forme la suma OR de todos los trminos generados por cada agrupamiento.
Estos pasos se seguirn al pie de la letra y se mencionarn en los siguientes ejemplos. En
cada caso, la expresin lgica resultante estar en su forma simple de suma de productos.
Ejemplo 01:
En la figura se muestra el mapa K para un problema de cuatro variables. Se supondr que el
mapa se obtuvo de la tabla de verdad del problema (paso 1). Los cuadrados estn numerados
por conveniencia, para identificar cada agrupamiento.

0 0 0 1

0 1 1 0

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 56


0 1 1 0

0 0 1 0

Paso 2. El cuadrado 4 es el nico que contiene un uno que no es adyacente a ningn otro.
Paso 3. El cuadrado 15 es adyacente slo al cuadrado 11.
Paso 4. No hay octetos.
Paso 5. Los cuadrados 6, 7, 10 y 11 forman un cudruple. Note que el cuadrado 11 se vuelve a
utilizar aunque era parte de otro agrupamiento.
Paso 6. Todos los unos ya se han repetido.
Paso 7. Cada agrupamiento genera un trmino en la expresin para x.


Ejemplo 02:
Considere el mapa K de la figura. Una vez ms podemos suponer que el paso 1 ya ha sido
ejecutado.
Paso 2. No hay unos aislados.
Paso 3. El 1 en el cuadro 3 es adyacente solamente al 1 del cuadrado 7.
Paso 4. No hay octetos.
Paso 5. Hay dos cudruples.
Paso 6. Todos los unos ya se han repetido.
Paso 7. Los trminos generados por los tres agrupamientos se operan con OR para obtener la
expresin para x.

0 0 1 0

1 1 1 1
1 1 0 0

0 0 0 0



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 57


Ejemplo 03:
Considere el mapa de la figura:

0 1 0 0

0 1 1 1
1 1 1 0

0 0 1 0


Ejercicios:
a) Utilice el mapeo K para simplificar la siguiente expresin.


b) Use el mapeo K para simplificar la siguiente expresin.





3.7. ALGORITMO DE QUINE MCCLUSKEY
El empleo del mapa de Karnaugh es conveniente cuando la funcin a minimizar no
contiene ms de cinco o seis variables. En estos casos, empleamos un procedimiento
sistemtico, llamado el algoritmo de QuineMcCluskey, el cual produce una expresin
normalizada y simplificada. El algoritmo debe obedecer a un conjunto de pasos que se vern a
travs de un ejemplo.
Ejemplo 01:
Simplificar la funcin de Boole usando el algoritmo de Quine-McCluskey.
()


Dec A B C D Z
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 58


4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1

1) Enumerar en una tabla todos los mintrminos en forma binaria, organizados segn el
nmero de unos que contenga. La aplicacin de este paso se muestra en la siguiente tabla:
Dec A B C D
Grupo 1 0 0 0 0 0
Grupo 2
1 0 0 0 1
2 0 0 1 0
4 0 1 0 0
8 1 0 0 0
Grupo 3
5 0 1 0 1
9 1 0 0 1
10 1 0 1 0
12 1 1 0 0
Grupo 4
7 0 1 1 1
13 1 1 0 1
Grupo 5 15 1 1 1 1
2) Entre los grupos adyacentes buscar los mintrminos que slo difieren en un bit en la misma
posicin, para hallar los primeros implicantes primos.
La metodologa consiste en comparar el primer mintrmino con el resto de los
trminos del segundo grupo. De la forma anterior, se procede con los dems mintrminos
de los dems grupos. Los mintrminos utilizados se les pone una marca ( ) con el fin de ir
diferenciando los trminos utilizados y la variable apareada en el proceso se reemplaza con
un guin para denotar la eliminacin de la variable. Los trminos no marcados en la tabla
son los primeros implicantes primos (PI
X
).
Dec A B C D PI
x

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
4 0 1 0 0
8 1 0 0 0
5 0 1 0 1
9 1 0 0 1
10 1 0 1 0
Min A B C D
0,1 0 0 0 _
0,2 0 0 _ 0
0,4 0 _ 0 0
0,8 _ 0 0 0
1,5 0 _ 0 1
1,9 _ 0 0 1
2,10 _ 0 1 0
4,5 0 1 0 _

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 59


12 1 1 0 0
7 0 1 1 1
13 1 1 0 1
15 1 1 1 1
4,12 _ 1 0 0
8,9 1 0 0 _
8,10 1 0 _ 0
8,12 1 _ 0 0
5,7 0 1 _ 1
5,13 _ 1 0 1
9,13 1 _ 0 1
12,13 1 1 0 _
7,15 _ 1 1 1
13,15 1 1 _ 1

Min A B C D PI
x

0,1 0 0 0 _
0,2 0 0 _ 0
0,4 0 _ 0 0
0,8 _ 0 0 0
1,5 0 _ 0 1
1,9 _ 0 0 1
2,10 _ 0 1 0
4,5 0 1 0 _
4,12 _ 1 0 0
8,9 1 0 0 _
8,10 1 0 _ 0
8,12 1 _ 0 0
5,7 0 1 _ 1
5,13 _ 1 0 1
9,13 1 _ 0 1
12,13 1 1 0 _
7,15 _ 1 1 1
13,15 1 1 _ 1
Min A B C D
0,1,4,5 0 _ 0 _
0,1,8,9 _ 0 0 _
0,2,8,10 _ 0 _ 0
0,4,1,5 0 _ 0 _
0,4,8,12 _ _ 0 0
0,8,1,9 _ 0 0 _
0,8,2,10 _ 0 _ 0
0,8,4,12 _ _ 0 0
1,5,9,13 _ _ 0 1
1,9,5,13 _ _ 0 1
4,5,12,13 _ 1 0 _
4,12,5,13 _ 1 0 _
8,9,12,13 1 _ 0 _
8,12,9,13 1 _ 0 _
5,7,13,15 _ 1 _ 1
5,13,7,15 _ 1 _ 1
3) Luego se eliminan los trminos que contienen las mismas variables de A, B, C y D.
Min A B C D
0,1,4,5 0 _ 0 _
0,1,8,9 _ 0 0 _
0,2,8,10 _ 0 _ 0
0,4,1,5 0 _ 0 _
0,4,8,12 _ _ 0 0
0,8,1,9 _ 0 0 _
0,8,2,10 _ 0 _ 0
0,8,4,12 _ _ 0 0
1,5,9,13 _ _ 0 1
1,9,5,13 _ _ 0 1
4,5,12,13 _ 1 0 _
4,12,5,13 _ 1 0 _
8,9,12,13 1 _ 0 _
8,12,9,13 1 _ 0 _
Min A B C D
0,1,4,5 0 _ 0 _
0,1,8,9 _ 0 0 _
0,2,8,10 _ 0 _ 0
0,4,8,12 _ _ 0 0
1,5,9,13 _ _ 0 1
4,5,12,13 _ 1 0 _
8,9,12,13 1 _ 0 _
5,7,13,15 _ 1 _ 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 60


5,7,13,15 _ 1 _ 1
5,13,7,15 _ 1 _ 1
4) Continuamos con la combinacin de los grupos.
Min A B C D PIx
0,1,4,5 0 _ 0 _
0,1,8,9 _ 0 0 _
0,2,8,10 _ 0 _ 0 PI
1

0,4,8,12 _ _ 0 0
1,5,9,13 _ _ 0 1
4,5,12,13 _ 1 0 _
8,9,12,13 1 _ 0 _
5,7,13,15 _ 1 _ 1 PI
2

Min A B C D PIx
0,1,4,5,8,9,12,13 _ _ 0 _ PI
3

0,1,8,9,4,5,12,13 _ _ 0 _
0,4,8,12,1,5,9,13 _ _ 0 _
5) Construir una tabla que enumere los implicantes primos y los mintrminos contenidos por
cada implicante primo. La letra X en la tabla indica el mintrmino contenido en cada
implicado por fila. Por ejemplo, en la tabla se observa en el primer rengln los min-
trminos 0, 2, 8 y 10 para el primer implicante primo. El resto de la tabla se construye de
forma similar.
Implicante Primo 0 1 2 4 5 7 8 9 10 12 13 15
* (PI
1
)0,2,8,10 X X X X
* (PI
2
)5,7,13,15 X X X X
* (PI
3
) 0,1,4,5,8,9,12,13 X X X X X X X X
6) En la tabla se seleccionan las columnas de los mintrminos que contengan solamente una
cruz. En este ejemplo, hay tresmintrminos cuyas columnas tienen una sola cruz: 1, 2 y 7. Es
decir, la seleccin del primer implicado PI
1
garantiza que el trmino mnimo 2 est incluido
en la funcin. De la misma forma, el trmino mnimo 7 est cu-bierto por el primer
implicado PI
2
y PI
3
cubre el trmino 1. Los primeros implicados que cubren los mintrminos
con una sola cruz, se llaman primeros implicados esenciales (en la tabla se encuentran
marcados con un asterisco) y son indispensables en la construccin de la funcin.
7) Seleccionar en cada columna los mintrminos que estn cubiertos por los primeros
implicados esenciales. Por ejemplo, el primer implicado esencial * PI
1
cubre los
mintrminos0, 2, 8 y 10. De la misma forma, el primer implicado esencial *PI
2
cubre los
mintrminos5, 7,13 y 15, y el primer implicado esencial *PI3 cubre los mintrminos 0, 1, 4,
5, 8, 9, 12 y 13. Hasta el momento la seleccin de primeros implicados cubre los
mintrminos0,1,2,4,5,7,8,10, 12, 13 y 15. Si hubiera trminos que no fueran cubiertos por
estos trminos esenciales, entonces debemos seleccionar aquellos implicantes que
selecciones dichos trminos.

8) La funcin simplificada se obtiene de la suma de los primeros implicados hallados.
A B C D ECUACIN
0,1,4,5,8,9,12,13 _ _ 0 _


0,2,8,10 _ 0 _ 0


5,7,13,15 _ 1 _ 1


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 61


Ecuacin Final


Ejercicio:

Simplificar la funcin de Boole usando el algoritmo de Quine-McCluskey.

Dec A B C D Z
()


0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 1



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 62



(Desarrollo)

D A B C D Z
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 1
()



Dec A B C D
1 0 0 0 1
2 0 0 1 0
8 1 0 0 0
3 0 0 1 1
6 0 1 1 0
9 1 0 0 1
10 1 0 1 0
7 0 1 1 1
15 1 1 1 1

Dec A B C D
1 0 0 0 1
2 0 0 1 0
8 1 0 0 0
3 0 0 1 1
6 0 1 1 0
9 1 0 0 1
10 1 0 1 0
7 0 1 1 1
15 1 1 1 1
Dec A B C D
1,3 0 0 _ 1
1,9 _ 0 0 1
2,3 0 0 1 _
2,6 0 _ 1 0
2,10 _ 0 1 0
8,9 1 0 0 _
8,10 1 0 _ 0
3,7 0 _ 1 1
6,7 0 1 1 _
7,15 _ 1 1 1

Dec A B C D
1,3 0 0 _ 1 PI
1

1,9 _ 0 0 1 PI
2

2,3 0 0 1 _
2,6 0 _ 1 0
2,10 _ 0 1 0 PI
3

8,9 1 0 0 _ PI
4

8,10 1 0 _ 0 PI
5

3,7 0 _ 1 1
6,7 0 1 1 _
7,15 _ 1 1 1 PI
6

Dec A B C D
2,3,6,7 0 _ 1 _ PI
7

2,6,3,7 0 _ 1 _


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 63



Implicante Primo 1 2 3 6 7 8 9 10 15
* (PI
1
)1,3 X X
* (PI
2
)1,9 X X
* (PI
3
)2,10 X X
* (PI
4
)8,9 X X
* (PI
5
)8,10 X X
* (PI
6
)7,15 X X
* (PI
7
)2,3,6,7 X X X X

A B C D ECUACIN
1,9 _ 0 0 1


8,10 1 0 _ 0


7,15 _ 1 1 1
3,3,6,7 0 _ 1 _



Ecuacin Final =_____________________
3.8. CIRCUITOS OR Y NOR EXCLUSIVOS
Dos circuitos lgicos especiales que se presentan con frecuencia en los sistemas
digitales son los circuitos OR-exclusivo y NOR-exclusivo.
3.8.1. OR EXCLUSIVO
Considere el circuito lgico de la figura (a). La expresin de salida de este circuito es:




A B
0 0 0
0 1 1


1 0 1


1 1 0

(a) (b)


(c)
x
A
B
A x
B

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 64


La tabla de verdad respectiva muestra que en dos casos: (el
trmino

) y (el trmino

). En otras palabras, este circuito produce una


salida ALTA siempre que las dos entradas estn en niveles opuestos. Este es el circuito OR-
exclusivo, que de aqu en adelante se abreviar X-OR.
Esta combinacin especfica de compuertas lgicas ocurre con mucha frecuencia y es
de mucha utilidad en ciertas aplicaciones. De hecho, el circuito X-OR se le ha dado un smbolo
propio que se muestra en la figura (b). Se supone que este smbolo comprende toda la lgica
contenida en el circuito X-OR y, por tanto, tiene la misma expresin lgica y la misma tabla de
verdad. En la figura (c) se muestra el nuevo smbolo tradicional para una compuerta X-OR.
Una compuerta X-OR slo tiene dos entradas; no hay compuerta X-OR de tres o cuatro
entradas. Las dos entradas se combinan de manera que

. Una manera abreviada


que se utiliza algunas veces para indicar la salida X-OR es:

Donde el smbolo representa la operacin de la compuerta X-OR.
3.8.2. NOR EXCLUSIVO
El circuito NOR-exclusivo (abreviado X-NOR) opera completamente al contrario que el
X-OR. La figura (a) muestra un circuito X-NOR y su respectiva tabla de verdad. La expresin de
salida es:


Lo que indica, junto con la tabla de verdad, que x ser 1 en dos casos A=B=1 (el trmino
) y A=B=0 (el trmino

). En otras palabras, este circuito produce una salida ALTA siempre


que las dos entradas estn al mismo nivel.
Debe estar claro que la salida del circuito X-OR es la inversa exacta de la salida del circuito
X-NOR. El smbolo tradicional para una compuerta X-NOR se obtiene agregando un pequeo
crculo en la salida del smbolo X-OR [figura (b)] .
La compuerta X-NOR tambin solo tiene dos entradas y las combina de manera que su
salida sea:


Una forma corta de indicar la expresin de salida para X-NOR es:



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 65



A B
0 0 1


0 1 0
1 0 0
1 1 1

(a) (b)


(c)


x B
A
x
B
A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 66


3.9. CONTROL DE LECTURA 02
1) Simplifique las siguientes expresiones utilizando el lgebra booleana (a) y mapa de
Karnaugh (b) (4 Puntos).
a)

( )

=______________________.
b)

=______________________.
2) Diseo el circuito lgico correspondiente utilizando mapa K (4 Puntos):
A B C x
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

3) Diseo un circuito lgico cuya salida es ALTA slo cuando la mayora de las entradas A, B y
C son BAJAS (4 Puntos).
A B C x
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

4) En la siguiente figura se muestra el diagrama de una alarma para automvil empleada para
detectar ciertas condiciones no deseables. Los tres interruptores se emplean para indicar
el estado en el que se encuentra la puerta del lado del conductor, el encendido y los faros
respectivamente. Disee un circuito lgico con estos tres interruptores como entradas, de
manera que la alarma se active cuando se presente cualquiera de las siguientes
condiciones (4 Puntos):
Los faros estn prendidos mientras el encendido est apagado.
La puerta est abierta mientras el encendido est prendido.
Implante en Breadboardel circuito utilizando solo compuertas NAND.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 67



5) Utilizando el mtodo de Quine McCluskey simplificar la siguiente expresin (4 Puntos):
D A B C D Z
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
( )












































Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 68









Ecuacin Final =_____________________











IV UNIDAD:
LGICA SECUENCIAL
Los circuitos lgicos que se han considerado hasta ahora son circuitos combinatorios
cuyos niveles de salida, en cualquier instante, dependen de los niveles presentes en las
entradas, en ese momento. Cualquier condicin anterior al nivel de entrada no afecta a las
salidas, porque los circuitos lgicos combinatorios no tienen memoria. La mayora de los
sistemas digitales estn constituidos por circuitos combinatorios y elementos de la memoria.
El elemento ms importante de la memoria es el Flip Flop, que est formado por un
ensamble de compuertas lgicas. Aunque una compuerta lgica, por s misma, no tiene la
capacidad de almacenamiento, pueden conectarse varias de ellas de manera que permitan
almacenar informacin. Existen varias configuraciones de compuertas que se utilizan para
producir estos flip-flops.
4.1. REGISTRO BSICO CON COMPUERTAS NAND
Se puede construir el circuito FF ms elemental con dos compuertas NAND o con dos
compuertas NOR. En la figura (a) se muestra la versin con compuertas NAND, que recibe el
nombre de registro bsico de compuertas NAND, o simplemente registro bsico. Las dos
compuertas NAND estn conectadas de tal forma que la salida de la NAND1 sea la entrada de
la NAND2 y viceversa. Las salidas de las compuertas, marcadas como

, respectivamente
son las salidas del registro bsico. Bajo condiciones normales, estas salidas siempre sern
inversas una de la otra. Hay dos registros bsicos o cierres de entradas: la entrada INICIO que
establece a al estado 1; la entrada RESTABLECER es la que borra o manda a al estado 0.
Las estradas RESTABLECER y ESTABLECER normalmente estn en estado ALTO y una de
ellas ser pulsado a BAJO cuando se quiere cambiar el estado de la salida del registro bsico.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 70



ESTABLECER RESTABLECER Salida
1 1 No hay cambio
0 1 Q=1
1 0 Q=0
0 0 Invlido
(a)
ESTABLECER = RESTABLECER = 1. Esta condicin es el estado normal y no tiene efecto
alguno sobre el estado de la salida. Las salidas

permanecern en el estado en el que


se encontraban antes de presentarse esta condicin de entrada.
ESTABLECER = 0, RESTABLECER = 1. Este estado siempre ocasionar que la salida pase al
estado , donde permanecer an despus de que establecer retorne a ALTO. A esto
se le denomina establecimiento del registro bsico.
ESTABLECER = 1, RESTABLECER = 0. Esto siempre producir el estado , donde la
salida permanecer an despus de que BORRAR retorne a ALTO. A esto se le llama
establecimiento o reinicio del registro bsico.
ESTABLECER = RESTABLECER = 0. Esta condicin intenta iniciar y borrar el registro bsico
en forma simultnea y puede producir resultados ambiguos.


Q'
Q ESTABLECER
RESTABLECER
1
2
3
U1:A
7400
4
5
6
U1:B
7400
R1
330R
R2
330R
/Q
LED-RED
Q
LED-RED
O
F
F
O
N
1 2
4 3
SWITCH
R3
4k7
R4
4k7
SET
RESET

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 71


4.2. REGISTRO BSICO CON COMPUERTAS NOR
Dos compuertas NOR acopladas transversales se pueden utilizar como un
registro bsico con compuertas NOR. El arreglo que se muestra en la siguiente figura es
similar al registro bsico, excepto que las salidas

tienen posiciones invertidas.


El anlisis de la operacin del registro bsico NOR se puede efectuar
exactamente como el registro bsico NAND. Los resultados se dan en la tabla de
verdad de la siguiente figura y se resume como sigue:
8
9
10
U2:C
7402
11
12
13
U2:D
7402
R1
330R
R2
330R
/Q
LED-RED
Q
LED-RED
O
F
F
O
N
1 2
4 3
SWITCH
R3
4k7
R4
4k7
SET
RESET

ESTABLECER RESTABLECER Salida
0 0 No hay cambio
1 0 Q=1
0 1 Q=0
1 1 Invlido


ESTABLECER = RESTABLECER = 0. Esta es la condicin normal del registro bsico NOR y no
tiene efecto alguno sobre el estado de salida.

Permanecern en cualquier estado en


que se encontraran antes de esta condicin de entrada.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 72


ESTABLECER = 1, RESTABLECER = 0. Este estado siempre ocasionar que la salida pase al
estado , donde permanecer an despus de que establecer retorne a ALTO. A esto
se le denomina establecimiento del registro bsico.
ESTABLECER = 0, RESTABLECER = 1. Esto siempre producir el estado , donde la
salida permanecer an despus de que BORRAR retorne a ALTO. A esto se le llama
establecimiento o reinicio del registro bsico.
ESTABLECER = RESTABLECER = 1. Esta condicin intenta iniciar y borrar el registro bsico
en forma simultnea y puede producir resultados ambiguos.
El registro bsico de compuertas NOR opera exactamente igual que el registro
bsico NAND, excepto que las entradas ESTABLECER Y RESTABLECER son activos en
ALTO en vez de activas en BAJO y el estado normal de reposo es ESTABLECR =
RESTABLECER = 0. se fijar en ALTO por medio de un pulso ALTO en la entrada
ESTABLECER y se har BAJO por medio de un pulso ALTO en la entrada RESTABLECER.
4.3. SEALES DE RELOJ Y FLIP FLOPS SINCRONIZADOS POR RELOJ
Este dispositivo es similar al cerrojo S-R de la leccin anterior, la diferencia
radica en la inclusin de una seal de reloj, que acta como seal de confirmacin del
paso de los datos hacia el circuito principal, el cul se encarga de memorizar los datos.
Su representacin en los sistemas digitales es la que se muestra en la figura. Este tipo
de flip-flop no es muy comercial.

Flip-flop S-R
4.4. FLIP-FLOP J-K SINCRONIZADO POR RELOJ
Este flip-flop es una versin modificada del flip-flop D, y su aplicacin es muy
difundida en el Anlisis y Diseo de Circuitos Secuenciales. El funcionamiento de este
dispositivo es similar al flip-flop S-R, excepto que en este no se presentan
indeterminaciones cuando sus dos entradas se encuentran en 1 lgico, si no que el flip-
flop entra en un modo de funcionamiento llamado modo complemento, en el cual, la
salida Q cambia a su estado complementario despus de cada pulso de reloj. La
configuracin de este flip-flop y su representacin abreviada se muestran en la figura y
en la tabla se indican los estados de entrada y salida de este flip-flop.


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 73


Representacin del flip-flop J-K

Note que las entradas J y K controlan el estado de este flip-flop de la misma
manera que en el flip-flop D. Cuando las entradas son J=1 y K=1 no generan un estado
indeterminado a la salida, sino que hace que la salida del flip-flop cambie a su estado
complementario.
J K CLK Q
i+1

0 0 Q
i

1 0 1
0 1 0
1 1 Q
i
'
Estados del flip-flop J-K


4.5. FLIP-FLOP D SINCRONIZADO POR RELOJ
El flip-flop D es muy similar al cerrojo D, y su diferencia radica en que la seal
habilitadora (enable) es reemplazada por el mecanismo del flip-flop maestro/esclavo,
el cual actualiza los datos cada vez que la seal de reloj tiene una transicin de 0 a 1 o
R
4
DC
7
Q
3
G
N
D
1
V
C
C
8
TR
2
TH
6
CV
5
U1
555
R1
330R
D1
LED-RED
R2
68k
R3
1k
+
-
C1
10u
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U2:A
7476
R4
330R
D2
LED-RED
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U2:B
7476
R5
330R
D3
LED-RED

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 74


1 a 0 dependiendo del tipo de flip-flop. La estructura del flip-flop D y su representacin
simplificada se muestran en la siguiente figura

Flip-flop D
La tabla que se muestra a continuacin es la tabla de verdad de este flip-flop,
la cual indica que el dato se transfiere cuando ocurre un pulso de reloj.
D CLK Q
i+1

0 0
1 1
Estados del flip-flop D

La forma de operacin de este flip-flop es muy sencilla:
Cuando D=0 y se presenta un cambio de 0 a1 lgico en la entrada de reloj
del flip-flop la salida Q=0.
Cuando D=1 y se presenta un cambio de 0 a1 lgico en la entrada de reloj
del flip-flop la salida Q=1.
En otras palabras, el dato en D se transfiere y memoriza en Q cada vez que se
presenta una transicin de 0 a 1 lgico en la seal de reloj (CLK); esta condicin se
conoce con el nombre de transicin por flanco positivo.
La condicin complementaria a la anterior es cuando la transicin es de 1 a 0
lgico, en este caso se dice que la transicin se da por flanco negativo.
Este flip-flop se puede utilizar para que la transicin se de por flanco negativo,
simplemente basta con poner a la entrada del reloj (CLK) un inversor como en la figura

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 75



Flip-flop D con inversor en la entrada de reloj

4.6. FLIP-FLOP 74LS74

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 76






Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 77


4.7. MULTIVIBRADOR MONOESTABLE
Un circuito digital que se relaciona en cierta forma con el FF es el multivibrador monoestable.
Al igual que el FF y MV monoestable tiene dos salidas

, que son inversas entre s. A


diferencia del FF, el MV monoestable tiene un solo estado de salida estable (normalmente

, donde permanecer hasta que es disparado por una seal de entrada. Una vez
disparada las salidas el MV monoestable se cambian al estado opuesto

.
Permanece en este estado casi estable por un periodo fijo,

, que por lo general est


determinado por una constante de tiempo RC que resulta de los valores de los componentes
externos que se conectan al MV monoestable. Despus de transcurrido el tiempo

, las
salidas del MV monoestable regresan a su estado estable hasta que vuelven a ser disparadas.



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 78



4.8. MULTIVIBRADOR ASTABLE


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 79






Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 80


4.9. TAREA ACADEMICA 02
1) Obtener el circuito de la siguiente tabla de verdad, utilizando mapa de karnaugh (5Ptos).
A B C x
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

2) Obtener el circuito equivalente de la pregunta anterior utilizando solamente compuertas
NAND (5Ptos).






3) Implementar en protoboard los siguientes circuitos (10Ptos):
a. Circuito astable utilizando el CI555.
b. Circuito contador de tres bits utilizando Flip Flips JK.
c. Circuito detector de nmeros pares obtenido en la pregunta 2.












V UNIDAD:
CONTADORES Y REGISTROS

5.1. CONTADORES SNCRONOS (PARALELOS)
El inconveniente que se presenta con los contadores de propagacin, consiste
bsicamente en que no todos los flip-flops cambian simultneamente con la seal del
reloj. Los contadores asincrnicos deben esperar que la seal se propague desde el
primer flip-flop que representa el bit menos significativo hasta el flip-flop del bit ms
significativo.
En los contadores sincrnicos a diferencia de los contadores de propagacin o
asncronos, la seal de reloj se aplica simultneamente a todos los flip-flops. Estos
contadores por lo general tienen ms circuitera que los contadores de propagacin y
estn conformados por flip-flops J-K. Para entender el funcionamiento de este tipo de
contadores es necesario observar con atencin la secuencia para determinar los
componentes que se deben agregar (generalmente flip-flops y compuertas).
Analicemos el funcionamiento del contador de 3 bits que se muestra en la
figura, y cuyos estados se resumen en la tabla. Asumamos que inicialmente el contador
se encuentra en el estado 000. Note que el estado de la salida Q0 debe cambiar
despus de cada transicin positiva del reloj (CLK), as que el flip-flop F0 debe tener sus
entradas J y K en 1 lgico para que cumpla esta funcin, tal como se muestra en la
siguiente figura:

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 82



Contador ascendente sincrnico de 3 bits

Nmero de
pulsos
Q
2
Q
1
Q
0

0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
Estados del contador sincrnico ascendente de 3 bits

Ejemplos de Contadores en Circuito Integrado
En el comercio existen varios contadores en circuito integrado que aparte de
realizar la funcin de generar secuencias binarias, tiene otras funciones adicionales
que generalmente tienen que ver con la configuracin y modo de funcionamiento.
Entre las funciones que se pueden encontrar en estos circuitos integrados se
encuentran opciones de seleccin de secuencia ascendente o descendente, borrado
as como inicializacin entre otras.
A continuacin se presenta una lista de algunos contadores en circuito
integrado de uso difundido en Electrnica Digital, con una descripcin detallada de sus
pines.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 83


Nombre Imagen Terminales Descripcin
Contador Binario
Decadal Up/Down

PE (Preset Enable): Esta entrada se utiliza
para cargar los datos Pi en las salidas
Qi
P0...P3 (Presets): Entradas de fijacin. Se
utilizan en forma conjunta con PE
Q0...Q3 (Quits): Salidas binarias
C.I' (Carry In). Entrada para detener la
secuencia. En 0 Cuenta, en 1 se detiene
C.O' (Carry Out). Salida para indicar
rebasamiento. 0 sin acarreo, 1 con
acarreo
B/D (Bin/Dec): Seleccin del tipo de
funcionamiento. 1 Binario, 0 decadal
U/D (Up/Down): Entrada de seleccin de
secuencia. 1 Ascendente, 0
descendente
Vdd, Gnd Alimentacin
Contador Binario (14
bits)

Q1 ... Q13 (Quits): Salidas Binarias
RES (Reset): Entrada de Borrado
INP (Input): Entrada Asincrnica para
incremento del contador
Vdd, Gnd Alimentacin
Contador Binario (12
bits)

Q0 ... Q11 (Quits): Salidas binarias
CLK (Clock): Entrada de reloj
RES (Reset): Entrada de Borrado
Vdd, Gnd (Voltaje, Ground): Alimentacin






Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 84


Contador
Decadal (4
bits)

CLR' (Clear): Entrada de borrado, en cero inicializa
todas las salidas a cero
CLK (Clock): Entrada de Reloj
A, B, C,
D
Entradas de Datos Paralelo
ENP,
ENT
Entradas de Sostenimiento
LD' (Load'): Entrada de habilitacin de carga de
datos. Se usa de forma conjunta con las entradas
A, B, C, D
QA, QB,
QC, QD
(Quits): Salidas
RCO Salida de Rebasamiento. Cuando el contador llega
al ltimo dgito se genera un acarreo (1)
Contador
Binario (4 bits)

CLR' (Clear): Entrada de borrado, en cero inicializa
todas las salidas a cero
CLK (Clock): Entrada de Reloj
A, B, C,
D
Entradas de Datos Paralelo
ENP,
ENT
Entradas de Sostenimiento
LD' (load): Entrada de habilitacin de carga de datos.
Se usa de forma conjunta con las entradas A, B,
C, D
QA, QB,
QC, QD
(Quits): Salidas
RCO Salida de Rebasamiento. Cuando el contador llega
al ltimo dgito se genera un acarreo (1)
Contador
Decadal
Up/Down (4
bits)

D0, D1,
D2, D3
Entradas Paralelo
CTEN' (Count Enable'): Entrada de habilitacin para el contador
D/U' (Down/Up'): entrada de seleccin de la secuencia,
ascendente o descendente
Q0, Q1,
Q2, Q3
(Quits): salidas binarias
LD' (load): entrada de carga de los datos presentes
en D0...D3
M/m (Max/\): salida de sealizacin de rebasamiento
del contador. En 1 indica que hay carry al rebasar
el nmero 1001 en modo ascendente o cuando
alcanza el 0000 en modo descendente.
RCO Salida de propagacin para conexin en cascada
con otros contadores
CLK (Clock): entrada de reloj
VDD,
GND
Alimentacin

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 85


Contadores en Circuito Integrado
5.2. REGISTROS EN CIRCUITOS INTEGRADOS
En el procesamiento digital de datos se necesita con frecuencia retener los
datos en ciertas ubicaciones intermedias del almacenamiento temporal, con el objeto
de realizar algunas manipulaciones especficas, despus de las cuales los datos
modificados se pueden enviar a otra localizacin similar.
Los dispositivos digitales donde se tiene este almacenamiento temporal se
conocen como registros de corrimiento o registros de desplazamiento. Dado que la
memoria y el desplazamiento de informacin son sus caractersticas bsicas, los
registros son circuitos secuenciales constituidos por flip-flops, donde cada uno de ellos
maneja un bit de la palabra binaria.
Por lo general se da el calificativo de registro a un conjunto de 8 o ms flip-
flops. Muchos registros usan flip-flops tipo D aunque tambin es comn el uso de flip-
flops JK. Ambos tipos pueden obtenerse sin dificultad como unidades comerciales. Son
muy populares los de 8 bits, ya que en los computadores con frecuencia manipulan
bytes de informacin.
Registro de Corrimiento Bsico
Un registro de corrimiento bsico es un conjunto de flip-flops conectados de
tal forma que los nmeros binarios almacenados en l son desplazados de un flip-flop
al siguiente con cada pulso de reloj aplicado.
Con cada flanco ascendente del reloj la informacin se va desplazando hacia la
derecha una posicin. En la siguiente figura se observan las formas de onda de las
salidas de cada flip-flop, donde se observa el desplazamiento de los datos de izquierda
a derecha.

Formas de onda de un registro de 4 bits

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 86


Tipos de Entradas y Salidas en los Registros de Corrimiento
Existen diversas formas de cargar o extraer informacin en un registro de
corrimiento. En la figura se muestran las distintas formas de mover la informacin en
un registro de corrimiento.

Tipos de Entradas y Salidas en los registros de corrimiento
Las combinaciones de Entrada/Salida ms comunes en los registros de
corrimiento son: Entrada Serie/Salida Paralelo y Entrada Paralelo/Salida Serie. A
continuacin se dar una descripcin sobre estos dos modos de funcionamiento.
Registros de corrimiento bidireccionales
Este tipo de registro tiene la opcin de elegir la direccin en que se transmiten
los datos. Estos registros tienen una seal de control que permite seleccionar el
sentido de desplazamiento de los datos. En la siguiente figura se observa el circuito
lgico de un registro bidireccional de 4 bits.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 87



Registro de corrimiento bidireccional de 4 bits
Para propsitos de entender el funcionamiento de este registro se ha
dispuesto de forma vertical, para mostrar como se desplazan los datos. Cuando la
entrada ABA/ARR' se encuentra en 1 lgico, los datos se desplazan hacia abajo y
cuando esta es 0 lgico los datos se desplazan hacia arriba.
Cuando la seal de control ABA/ARR' es 1, las compuertas marcadas con A se
activan, permitiendo que el dato de cualquier flip-flop pase al flip-flop inmediatamente
inferior despus de que ocurra una transicin positiva en la seal del reloj, de esta
forma la informacin de desplaza por las lneas marcadas en azul que se observan en la
figura.
Cuando la seal de control ABA/ARR' es 0, las compuertas marcadas con B se
activan y el dato de cualquier flip-flop se pasa al flip-flop inmediatamente superior. Las
lneas marcadas en rojo en la figura indican el canal de transmisin de los datos de un
flip-flop a otro para esta condicin.
Note que las compuertas marcadas como A y B se activan de forma
complementaria, es decir, mientras se activan aquellas marcadas como A las marcadas
como B se encuentran inactivas y viceversa.
Aplicaciones de los Registros de Corrimiento
Los registros de corrimiento tienen varias aplicaciones en la Electrnica Digital,
entre las cuales se pueden mencionar las siguientes:

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 88


Transmisin de datos.
Conversin de protocolo serie en paralelo y viceversa.
Puertos de salida de los microcomputadores.
Secuenciadores (luces y anuncios publicitarios).
Multiplicaciones y divisiones por 2, 4, 8, 16 bits.
Operaciones que se hacen en forma secuencial.
5.3. ENTRADA PARALELO / SALIDA SERIAL
En la siguiente figura se observa el esquema de un registro de este tipo. LOAD:
Las entradas en paralelo se almacenan en los flip-flops internos (entrada asincrnica),
SHIFT: Corrimiento del puerto hacia la derecha (entrada sincrnica), entrada serie por
el primer flip-flop y salida serial por el ltimo. Existen circuitos integrados como el
74HC165 que funcionan con base en este esquema.

5.4. ENTRADA SERIAL / SALIDA PARALELO
Es la forma ms usual del tipo de entrada y salida de datos en los registros de
corrimiento. En la siguiente figura se observa el esquema de un registro de esta clase.
La entrada asincrnica CLR que se observa, es usada para poner todos los bits del
registro en 0.
Existen circuitos integrados como el 74HC164 que funcionan de esta forma.

Registro de corrimiento Entrada serie - Salida paralelo












VI UNIDAD:
CIRCUITOS LGICOS MSI
Los circuitos lgicos se dividen en combinacionales y secuenciales. Los circuitos
combinacionales consisten en variables de entrada, compuertas lgicas y variables de salida. El
nivel de complejidad de los sistemas combinacionales puede llegar al caso de millones de
entradas, dispositivos, interconexiones y salidas. La comprensin de estos circuitos se hace por
medio de la divisin en subsistemas o estructuras ms simples. En este captulo se describen
estos subsistemas, tales como sumadores, restadores, decodificadores, codificadores,
multiplexores y demultiplexores.
6.1. DECODIFICADORES
Un decodificador es un circuito lgico cuya funcin es indicar la presencia de
cierto cdigo en sus lneas de entrada con un nivel predeterminado a la salida. El
procedimiento consiste en interpretar el cdigo de n lneas de entrada con el fin de
activar un mximo de 2
n
lneas a la salida. Si el cdigo de entrada tiene combinaciones
no usadas o de no importa, la salida tendr menos de 2
n
salidas. La caracterstica
predominante en los decodificadores es un mayor nmero de salidas con respecto al
nmero de entradas. El diagrama de bloques se muestra en la siguiente figura:


Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 90


Decodificador de 2 a 4 lneas (2 bits)
El Decodificador de 2 a 4 lneas tiene 2 lneas de entrada y 4 lneas de salida. En la
siguiente tabla, las entradas del decodificador son I
0
e I
1
y representan un entero de 0
a3 en cdigo decimal. G es la entrada de habilitacin y determina la activacin del
circuito de acuerdo a su valor lgico ("1" circuito activo, "0" circuito no activo). Segn
el valor binario presente en las 2 entradas se activa una de las 4 salidas al valor lgico
1. Por ejemplo, con el valor 1 en I
0
y el valor 0 en I
1
se activar la salida Y
1
.
G I
1
I
0
Y
3
Y
2
Y
1
Y
0

0 X X 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
Tabla de verdad del Decodificador de 2 bits
En la siguiente figura se muestra el circuito lgico del decodificador 2x4.

Diagrama lgico del decodificador 2 x 4 con entrada de habilitacin
Decodificador de 3 a 8 lneas (3 bits)
El decodificador de 3 a 8 lneas activa una sola de las 8 lneas de salida de acuerdo
con el cdigo binario presente en las 3 lneas de entrada. Las salidas son mutuamente
exclusivas ya que solamente una de las salidas es igual a 1 en cualquier momento.
Las entradas del decodificador son x, y, z y las salidas van de y0 a y7. La tabla de
verdad del decodificador se muestra en la siguiente tabla:

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 91



Entradas Salidas
X Y Z Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7

0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
Tabla de verdad para el Decodificador de 3 a 8 lneas.
Como la tabla anterior tiene 8 salidas, por lo tanto sera necesario dibujar ocho
mapas de karnaugh para simplificar cada una de las funciones de salida. Por tanto
procedimiento, se puede dibujar un solo mapa y reducir la funcin para cada trmino
por separado. La reduccin de cada trmino da como resultado la equivalencia entre
cada mintrmino de entrada y la salida correspondiente. Por ejemplo, la entrada 110
activar la salida Y6. En el circuito el mintrmino corresponder a una compuerta AND
de tres entradas con las variables ABC como entradas. De manera similar se
construye el circuito para el resto de entradas. El circuito lgico del decodificador de 3
a 8 lneas se representa en la siguiente figura:

Diagrama lgico de un Decodificador 3 x 8.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 92


Decodificador de 4 a 16 lneas (4 bits)
El decodificador de 4 a 16 lneas activa una sola de las 16 lneas de salida de
acuerdo con el cdigo binario presente en las 4 lneas de entrada. Las salidas son
mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en cualquier
momento.
Las entradas son w, x, y, z y las salidas son y0 a y15. La siguiente tabla muestra la
tabla de verdad para el decodificador.

Entradas Salidas
w x y z y
0
y
1
y
2
y
3
y
4
y
5
y
6
y
7
y
8
y
9
y
10
y
11
y
12
y
13
Y
14
y
15

0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
Tabla de verdad para el decodificador de 4 a 16 lneas

Similar al decodificador de 3 a 8, la salida correspondiente a cada cdigo es el
mintrmino correspondiente a cada entrada. La simplificacin de la funcin necesitara
de 16 mapas para la reduccin. En vez de construir 16 mapas, se construye solo uno,
en el cul se representa cada uno de los valores para cada combinacin de entrada.
Los mintrminos no se pueden asociar por la consideracin anterior, pero el ejemplo
sirve para mostrar la construccin del circuito lgico.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 93



Mapa de karnaugh de la funcin del decodificador de 4 a 16 lneas
En la tabla el trmino Y7 se obtiene del mintrmino m7 (WZYX). En la entrada,
los valores 0111 activarn la salida Y7. El resto del circuito lgico se construye de
manera similar. El diagrama de bloques del circuito lgico se representa en la siguiente
figura:

Diagrama de bloques del decodificador 4 a 16 lneas
Ejemplos de Aplicacin en los Computadores
En la comunicacin entre los diferentes dispositivos que conforman un
computador, se emplean puertos de E/S y memorias. Entre las aplicaciones ms
comunes de los decodificadores se encuentra la habilitacin de puertos de E/S en los
computadores.
Cada uno de los dispositivos dentro de un computador posee una direccin que es
codificada mediante un cdigo binario (direccin) y cuando es necesario comunicarse
con un dispositivo, la CPU del computador enva la direccin del puerto o posicin de
memoria al que se encuentra conectado el dispositivo. El cdigo binario de la direccin
es decodificado, activando la salida que habilita el dispositivo correspondiente.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 94


Los decodificadores tambin son utilizados internamente en los chips de memoria
para direccionar las posiciones de memoria de las palabras binarias almacenadas.
Como ejemplo, un computador que maneja direcciones de 16 bits, tiene la capacidad
de direccionar 216 = 65536 posiciones de memoria, o lo que equivale a 64 K.
6.2. DECODIFICADORES DE BCD A SIETE SEGMENTOS
El decodificador de BCD a siete segmentos es un circuito combinacional que
permite un cdigo BCD en sus entradas y en sus salidas activa un display de 7
segmentos para indicar un dgito decimal.
El display de siete segmentos
El display est formado por un conjunto de 7 leds conectados en un punto comn
en su salida. Cuando la salida es comn en los nodos, el display es llamado de nodo
comn y por el contrario, s la salida es comn en los ctodos, llamamos al display de
ctodo comn. En la siguiente figura, se muestran ambos tipos de dispositivos. En el
display de ctodo comn, una seal alta encender el segmento excitado por la seal.
La alimentacin de cierta combinacin de leds, dar una imagen visual de un dgito de
0 a 9.

Display de nodo comn y ctodo comn
Decodificador de BCD a Siete Segmentos
El decodificador requiere de una entrada en cdigo decimal binario BCD y siete
salidas conectadas a cada segmento del display. La siguiente figura representa en un
diagrama de bloques el decodificador de BCD a 7 segmentos con un display de ctodo
comn.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 95



Diagrama de bloques de un decodificador BCD a siete segmentos
Suponiendo que el visualizador es un display de ctodo comn, se obtiene una
tabla cuyas entradas en cdigo BCD corresponden a A, B, C y D y unas salidas
correspondientes a los leds que se encenderan en cada caso para indicar el dgito
decimal. La siguiente tabla muestra el caso:
Valor
decimal
Entradas Salidas
A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1
10 1 0 1 0 X X X X X X X
... .. .. .. .. X X X X X X X
15 1 1 1 1 X X X X X X X

Tabla de verdad del decodificador BCD a siete segmentos.

Los valores binarios 1010 a 1111 en BCD nunca se presentan, entonces las salidas
se tratan como condiciones de no importa.
La simplificacin de la informacin contenida en la tabla anterior requiere de siete
tablas de verdad, que se pueden separar para cada segmento. Por consiguiente, un 1
en la columna indica la activacin del segmento y varios de estos segmentos activados
indican visualmente el nmero decimal requerido.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 96



6.3. CODIFICADORES
Un codificador tiene 2n o menos lneas de entrada y n lneas de salida. Por
ejemplo, en una de las entradas se puede ingresar un dgito decimal u octal y
generarse un cdigo de salida en BCD o binario. La funcin de los codificadores es
inversa a la de los decodificadores. Los codificadores se utilizan tambin para codificar
smbolos diferentes y caracteres alfabticos.
Codificador Binario
El codificador binario tiene 2n entradas y n salidas. Slo, una sola de las entradas
puede estar activada. La salida suministra el valor binario correspondiente a la entrada
activada. Este tipo de decodificador opera en forma contraria a los decodificadores de
2 a 4, 3 a 8, estudiados antes.
Codificador de 8 a 3
El codificador 8 a 3 tiene 8 entradas (I0 a I7), una para cada uno de los ocho
dgitos y 3 salidas que conforman el nmero binario equivalente (A0 a A2). La siguiente
figura muestra en el diagrama de bloques del decodificador.

Codificador de 8 a 3
La tabla de verdad es:
Entradas Salidas
I
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
A
2
A
1
A
0

1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 97


0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Tabla de verdad de codificador de 8 a 3.
En la tabla de verdad, A0 tiene un 1 lgico para las columnas de entrada con
subndice impar. La salida A1 es 1 en las columnas I2, I3, I6 e I7 y la salida A2 es 1 en las
columnas I4, I5, I6 e I7. Las expresiones lgicas son las siguientes:
A
0
= I
1
+ I
3
+ I
5
+ I
7

A
1
= I
2
+ I
3
+ I
6
+ I
7

A
2
= I
4
+ I
5
+ I
6
+ I
7

Por ejemplo, s est activada la entrada 3, la salida es 011. El circuito se construye
con compuertas OR y se muestra en la siguiente figura:


Circuito lgico del codificador 8 a 3.
Codificador sin prioridad
Los circuitos codificadores pueden ser diseados con prioridad o sin ella. En los
codificadores sin prioridad con entradas activas altas, la activacin de ms de una
entrada simultneamente con valor 1, genera un cdigo errneo en la salida, de
acuerdo al nmero de entradas excitadas con el respectivo valor. La solucin de este
conveniente se logra empleando codificadores de prioridad.
Codificador de prioridad
Los codificadores de prioridad seleccionan la entrada de mayor prioridad cuando
se presentan varias entradas activas simultneamente.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 98


Codificador Decimal - BCD
El codificador decimal a BCD posee diez entradas, correspondientes cada una a un
dgito decimal y cuatro salidas en cdigo BCD (8421). El diagrama de bloques de la
siguiente figura muestra la disposicin de entradas y salidas del decodificador.

Diagrama de Bloques del codificador Decimal a BCD.
6.4. MULTIPLEXORES (SELECTORES DE DATOS)
Multiplexar es transmitir datos de una de n fuentes a la salida del circuito
combinacional. El demultiplexor desempea la funcin contraria.
Un multiplexor es un circuito combinacional que selecciona una de n lneas de
entrada y transmite su informacin binaria a la salida. La seleccin de la entrada es
controlada por un conjunto de lneas de seleccin. La relacin de lneas de entrada y
lneas de seleccin est dada por la expresin 2n, donde n corresponde al nmero de
lneas de seleccin y 2n al nmero de lneas de entrada.
Multiplexor de 2 entradas
El multiplexor se caracteriza por tener dos lneas de entrada, una lnea de
seleccin y una de salida.
En el multiplexor, las entradas son I0 e I1 y la seleccin viene dada por el valor de
la entrada S. El valor de la salida Y depende de los valores lgicos ingresados en los
cuadros de texto para las variables I0, I1 y S. Por ejemplo, s I0=0, I1=1 y S=0, entonces
Y=I0=0. La tabla de verdad es:
S Y
0 I
0

1 I
1

El circuito lgico se muestra en la siguiente figura:

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 99



Multiplexor 2 a 1
Multiplexor de 4 entradas
El multiplexor de 4 entradas es un multiplexor de 4 lneas a 1. La figura muestra el
diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la seleccin viene
dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lgicos
presentes en las entradas de datos y la seleccin.

Multiplexor 4 a 1
La tabla de verdad se muestra continuacin. Por ejemplo, s I0=1, I1=1, I2=0, I3=1
y S1=1, S0=0 entonces Y=I2=0.
Entrada de Seleccin de
datos
Entrada
Seleccionada
S
1
S
0
Y
0 0 I
0

0 1 I
1

1 0 I
2

1 1 I
3

Tabla de verdad de un multiplexor de cuatro entradas.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 100



Circuito Lgico de un multiplexor 4 a 1
6.5. DEMULTIPLEXORES (DISTRIBUIDORES DE DATOS)
Un demultiplexor es un circuito combinacional que recibe informacin en una sola
lnea y la transmite a una de 2n lneas posibles de salida. La seleccin de una lnea de
salida especfica se controla por medio de los valores de los bits de n lneas de
seleccin. La operacin es contraria al multiplexor. La figura muestra el diagrama de
bloques del demultiplexor.


Diagramade Bloques del Demultiplexor.
La siguiente figura muestra un demultiplexor de 1 a 4 lneas. Las lneas de
seleccin de datos activan una compuerta cada vez y los datos de la entrada pueden
pasar por la compuerta hasta la salida de datos determinada. La entrada de datos se
encuentra en comn a todas las AND.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 101



Circuito Lgico de un Demultiplexor de 1 a 4 lneas.
6.6. COMPARADORES DE MAGNITUD
Los circuitos comparadores son sistemas combinacionales que comparan la
magnitud de dos nmeros binarios de n bits e indican cul de ellos es mayor, menor o
s existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel
sencillo a uno ms complejo para determinar relaciones de magnitud.
6.7. CONVERTIDORES DE CDIGO
Sumador Medio
El circuito combinacional que realiza la suma de dos bits se denomina sumador
medio. La figura muestra el smbolo lgico de sumador medio. En el circuito las
entradas son A y B y la salida S corresponde a la suma y Cout al acarreo de salida.


Smbolo lgico del sumador medio

La tabla de verdad est dada por las reglas de la suma binaria.
X Y C
out
S

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 102


0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Tabla de verdad del sumador medio

La salida obtenida a partir de la tabla de verdad es:
X + Y = C
out
S
El bit de acarreo Cout es 1, slo cuando A y B tienen el valor de 1; por tanto entre
A y B se puede establecer una operacin AND:
C
out
= AB
El bit de suma S es 1, slo si las variables A y B son distintas. El bit de acarreo es 0
a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en
trminos de la operacin OR Exclusiva:
S = AB + AB = A B
El circuito se muestra en la figura:

Circuito Lgico del Sumador Medio.

Sumador Completo
El sumador completo acepta dos bits y un acarreo de entrada y genera una suma
de salida junto con el acarreo de salida. Se muestra la tabla de verdad del sumador
completo. Las entradas A, B y Cin denotan al primer sumando, el segundo sumando y
el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.
A B C
in
C
out
S
0 0 0 0 0
0 0 1 0 1

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 103


0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Tabla de verdad del sumador completo
La salida S en la tabla de verdad corresponde a la operacin OR- Exclusiva:
S = ABC
in
+ ABC
in
+ ABC
in
+ ABC
in

S = C
in
(AB + AB) + C
in
(AB + AB)
S = C
in
(AB + AB) + C
in
(AA + AB + AB + BB)
S = C
in
(AB + AB) + C
in
((A + B)(A + B))
S = C
in
(AB + AB) + C
in
((AB)(AB))
S = C
in
(AB + AB) + C
in
(AB + AB)
S = (A B) C
in

El mapa de karnaugh de la salida Cout se muestra en la figura


Mapa para la salida C
out
de un Sumador Completo.

La salida Cout est dada por: C
out
= AB + AC
in
+ BC
in

El circuito se muestra en la figura:

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 104



Circuito Lgico del Sumador Completo.
6.8. REGISTROS DE TRES ESTADOS
El principio bsico de un registro de estados es la presencia de tres estados para la
salida del dispositivo (0, 1 y alta impedancia) segn el valor de una entrada de control
predeterminada. El dispositivo ms bsico es el registro ("buffer") de tres estados. Este
registro posee una entrada de habilitacin ("entrada lateral al registro") para
determinar su comportamiento como amplificador, inversor ordinario o dispositivo de
alta impedancia. La siguiente figura muestra el smbolo lgico del registro. En los casos
1 y 3 se habilita con estado activo alto y en los casos 2 y 4 se habilita con estado activo
bajo. En estado de activacin la salida se comporta como amplificador o inversor.
Cuando la entrada de habilitacin se niega, la salida va a un estado de alta impedancia
(Z).

Registros de tres estados
Estos dispositivos permiten que varias fuentes puedan compartir una misma lnea
de comunicacin, siempre y cuando una sola fuente utilice la lnea a la vez. Un circuito
de este tipo se muestra en la siguiente figura. El circuito se configura con un
decodificador para seleccionar una de ocho lneas de salida. Por ejemplo, la seleccin
001 habilita la salida Y1 en estado bajo, activando el registro 2 y coloca la informacin
de entrada del registro en la lnea de comunicacin.

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 105



Circuito lgico para una lnea de comunicacin




Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 106


CIRCUITOS INTEGRADOS TTL
QUAD 2-INPUT OR GATE QUAD 2-INPUT AND GATE

74LS32

74LS08
HEX INVERTER QUAD 2-INPUT NAND GATE

74LS04

74LS00
QUAD 2-INPUT NOR GATE TRIPLE 3-INPUT AND GATE

74LS02

74LS11
QUAD 2-INPUT EXCLUSIVE OR GATE QUAD 2-INPUT EXCLUSIVE NOR GATE

74LS86

74LS266

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 107




BCD TO 7 SEGMENT DECODER DUAL D FLIP-FLOP WITH PRESET AND CLEAR


74LS74
DUAL J-K M/S FLIP-FLOP WITH PRESET AND CLEAR 4 BIT MAGNITUDE COMPARATOR


74LS85
DECADE COUNTER QUAD 3-STATE BUFFER

74LS90

74LS125



Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 108





3-LINE TO 8-LINE DECODER/DEMULTIPLEXER 8-LINE TO 1-LINE DATA SELECTOR/MULTIPLEXER


74LS151
8-BIT SERIAL-IN/PARALLEL-OUT SHIFT REGISTER
PRESETABLE SYNCHRONOUS 4-BIT BINARY
UP/DOWN COUNTER WITH DUAL CLOCKS


74LS164

74LS193

PIC 16F628A

Sistemas Digitales






Ing. Jorge A. Sifuentes
Lpez

Pgina | 109